JPH057858B2 - - Google Patents
Info
- Publication number
- JPH057858B2 JPH057858B2 JP60026181A JP2618185A JPH057858B2 JP H057858 B2 JPH057858 B2 JP H057858B2 JP 60026181 A JP60026181 A JP 60026181A JP 2618185 A JP2618185 A JP 2618185A JP H057858 B2 JPH057858 B2 JP H057858B2
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- waveform
- crystal layer
- semiconductor
- electron beam
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010894 electron beam technology Methods 0.000 claims description 46
- 238000000034 method Methods 0.000 claims description 35
- 239000004065 semiconductor Substances 0.000 claims description 33
- 239000013078 crystal Substances 0.000 claims description 27
- 238000000137 annealing Methods 0.000 claims description 19
- 238000004519 manufacturing process Methods 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 9
- 238000006243 chemical reaction Methods 0.000 claims 1
- 238000009826 distribution Methods 0.000 description 24
- 238000010586 diagram Methods 0.000 description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 229910052710 silicon Inorganic materials 0.000 description 12
- 239000010703 silicon Substances 0.000 description 12
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 4
- 238000002474 experimental method Methods 0.000 description 4
- 238000012886 linear function Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000012887 quadratic function Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/02433—Crystal orientation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02689—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02598—Microstructure monocrystalline
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02609—Crystal orientation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02691—Scanning of a beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/2636—Bombardment with radiation with high-energy radiation for heating, e.g. electron beam heating
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- High Energy & Nuclear Physics (AREA)
- Materials Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、絶縁体上に半導体単結晶層を形成す
る技術に係わり、特に疑似線状電子ビームを用い
た半導体単結晶層の製造方法に関する。
る技術に係わり、特に疑似線状電子ビームを用い
た半導体単結晶層の製造方法に関する。
近年、半導体工業の分野においては、電子ビー
ムアニール技術を用いたSOI（Silicon On
Insulator）膜の形成技術の研究開発が盛んとな
つている。この技術では、シリコン単結晶基板上
にシリコン酸化膜やシリコン窒化膜等の絶縁膜を
形成し、その上に多結晶シリコン膜や非晶質シリ
コン膜に堆積し、電子ビーム或いはレーザビーム
等のビーム照射により、上記シリコン膜を溶融再
結晶化させてシリコン単結晶層を成長させる方法
を採つている。
ムアニール技術を用いたSOI（Silicon On
Insulator）膜の形成技術の研究開発が盛んとな
つている。この技術では、シリコン単結晶基板上
にシリコン酸化膜やシリコン窒化膜等の絶縁膜を
形成し、その上に多結晶シリコン膜や非晶質シリ
コン膜に堆積し、電子ビーム或いはレーザビーム
等のビーム照射により、上記シリコン膜を溶融再
結晶化させてシリコン単結晶層を成長させる方法
を採つている。
ところで、従来の電子ビームアニール方法で
は、細く絞つた電子ビーム（ガウス分布）をＸ、
Ｙ方向に走査させて試料面内を均一にアニールし
ている。この場合、通常使用される電子ビームの
直径は10〜500［μｍ］程度であり、１回のビーム
走査で溶融できるシリコン膜の幅は大略上記ビー
ム径程度となるため、大面積単結晶層を得る目的
には不適当であつた。それは、走査線の重なり合
わせの部分での結晶粒界の発生を抑止することが
困難なためである。
は、細く絞つた電子ビーム（ガウス分布）をＸ、
Ｙ方向に走査させて試料面内を均一にアニールし
ている。この場合、通常使用される電子ビームの
直径は10〜500［μｍ］程度であり、１回のビーム
走査で溶融できるシリコン膜の幅は大略上記ビー
ム径程度となるため、大面積単結晶層を得る目的
には不適当であつた。それは、走査線の重なり合
わせの部分での結晶粒界の発生を抑止することが
困難なためである。
そこで、最近、第１６図に示す如く細く絞つた
電子ビームをその走査方向と直交する方向に高速
偏向することにより、電子ビームを疑似的に線状
化し、幅広い溶融領域を形成する技術が有望視さ
れている。この場合、線状化ビームの長さは高速
偏向の振幅により決定され、原理的にはその長さ
には制限はない。しかし、一定ビーム電流のスポ
ツトビームを高速偏向させた場合、振幅の増大に
伴い、第１７図に示すように電子ビーム照射され
た試料表面の温度は低下する。半導体結晶層を製
造するためには、半導体膜を十分に溶融する必要
がある。従つて、高速偏向振幅を増大させるに
は、ビーム電流を増大させなければならない。こ
のような事情から、実際には、ビーム電流の限界
（即ち電子銃の輝度特性）により、線状化ビーム
の長さは決定される。
電子ビームをその走査方向と直交する方向に高速
偏向することにより、電子ビームを疑似的に線状
化し、幅広い溶融領域を形成する技術が有望視さ
れている。この場合、線状化ビームの長さは高速
偏向の振幅により決定され、原理的にはその長さ
には制限はない。しかし、一定ビーム電流のスポ
ツトビームを高速偏向させた場合、振幅の増大に
伴い、第１７図に示すように電子ビーム照射され
た試料表面の温度は低下する。半導体結晶層を製
造するためには、半導体膜を十分に溶融する必要
がある。従つて、高速偏向振幅を増大させるに
は、ビーム電流を増大させなければならない。こ
のような事情から、実際には、ビーム電流の限界
（即ち電子銃の輝度特性）により、線状化ビーム
の長さは決定される。
一方、上記の疑似線状電子ビームによる単結晶
層の製造においては、ビーム照射された試料表面
の線状化ビームの長さ方向の温度分布の制御の問
題がある。元来、線状電子ビームエミツタを用
い、試料表面上に線状ビームを投影する線状電子
ビームを用いる方法に比べ、上記の疑似線状電子
ビームを用いる方法では、電子ビームの強度分布
の制御性は格段に優れているが、高速偏向に用い
る電圧波形によつて、電子ビームの強度分布は変
化する。第１８図は正弦波により高速偏向させた
場合の線状化方向のシリコン表面温度分布であ
る。正弦波の特性として振幅の両端付近に２つの
温度ピークが存在し、中央部はこれらの部分より
も温度は低くなる。そのため、試料に電子ビーム
照射した際に疑似線状ビームの両端付近を適切に
溶融させた場合、中央付近は溶融されない。この
ため、試料表面を均一にアニールすることが困難
である。
層の製造においては、ビーム照射された試料表面
の線状化ビームの長さ方向の温度分布の制御の問
題がある。元来、線状電子ビームエミツタを用
い、試料表面上に線状ビームを投影する線状電子
ビームを用いる方法に比べ、上記の疑似線状電子
ビームを用いる方法では、電子ビームの強度分布
の制御性は格段に優れているが、高速偏向に用い
る電圧波形によつて、電子ビームの強度分布は変
化する。第１８図は正弦波により高速偏向させた
場合の線状化方向のシリコン表面温度分布であ
る。正弦波の特性として振幅の両端付近に２つの
温度ピークが存在し、中央部はこれらの部分より
も温度は低くなる。そのため、試料に電子ビーム
照射した際に疑似線状ビームの両端付近を適切に
溶融させた場合、中央付近は溶融されない。この
ため、試料表面を均一にアニールすることが困難
である。
これを解決するためには、正弦波によらず、三
角波等の電子ビームの存在確率が振幅内の位置に
よらず一定な波形を用いる方法も考えられるが、
高速偏向周波数が高くなると、波形歪みが増大
し、正弦波の特性に近くなるため、上記の問題の
解決は困難である。高速偏向信号には、ＭHzオー
ダの周波数が必要である。それは、第１９図に示
すように瞬間的な電子ビームの存在位置（偏向波
形の位相）の違いにより試料表面温度の変動が大
きくなるためである。そして、この変動は〜２
［ＭHz］以上の周波数で無視し得る程小さくなる。
角波等の電子ビームの存在確率が振幅内の位置に
よらず一定な波形を用いる方法も考えられるが、
高速偏向周波数が高くなると、波形歪みが増大
し、正弦波の特性に近くなるため、上記の問題の
解決は困難である。高速偏向信号には、ＭHzオー
ダの周波数が必要である。それは、第１９図に示
すように瞬間的な電子ビームの存在位置（偏向波
形の位相）の違いにより試料表面温度の変動が大
きくなるためである。そして、この変動は〜２
［ＭHz］以上の周波数で無視し得る程小さくなる。
このように、従来の疑似線状ビーム技術には上
記のような問題があり、均一性の良い半導体単結
晶層を得ることは困難であつた。
記のような問題があり、均一性の良い半導体単結
晶層を得ることは困難であつた。
本発明の目的は、疑似線状ビームの長さ方向の
温度分布を平坦なものにすると共に、電子ビーム
照射部の外周部での温度分布をなだらかなものと
することができ、試料内に発生する熱歪みを最小
化し、良質な単結晶層を製造することができる半
導体単結晶層の製造方法を提供することにある。
温度分布を平坦なものにすると共に、電子ビーム
照射部の外周部での温度分布をなだらかなものと
することができ、試料内に発生する熱歪みを最小
化し、良質な単結晶層を製造することができる半
導体単結晶層の製造方法を提供することにある。
本発明の骨子は、電子ビームを一方向に高速偏
向させて疑似線状ビームを形成する際に、高速偏
向させる高周波電圧波形をそれよりも低い周波数
の波形で振幅変調（AM）させ、変調信号の制御
により線状ビームの強度分布を制御し、これによ
り均一で大面積の半導体単結晶層を形成すること
にある。
向させて疑似線状ビームを形成する際に、高速偏
向させる高周波電圧波形をそれよりも低い周波数
の波形で振幅変調（AM）させ、変調信号の制御
により線状ビームの強度分布を制御し、これによ
り均一で大面積の半導体単結晶層を形成すること
にある。
ビームの線状化方向のビーム強度分布を変化さ
せるには、第１図に示す如き変調信号の振幅Ｂと
基本波の振幅Ａとの大きさを制御することにより
実行することができる。第１図の波形は、 Ｙ＝（Ａ・sinω1t＋Ｂ）・sinω2t で表わされる。ω1とω2とはそれぞれ変調波及び
基本波の周波数である。Ａ／Ｂは変調度ｍを表わ
す。第２図は変調度ｍをパラメータとしたときの
電子ビームの存在確率密度分布を示す。ここで
は、Ｂ＝１としている。ｍ＝０の振幅変調しない
場合、ビーム位置Ｙ＝１の位置に存在確率密度の
巨大なピークが存在し、中央部に近付く程なだら
かな分布となつている。このような強度分布の電
子ビームを照射したときの試料表面の温度分布が
前記第１８図に示すものとなる。なお、第１８図
で温度のピークが小さくなつているのは、被アニ
ール試料上で熱の拡散が生じるためである。
せるには、第１図に示す如き変調信号の振幅Ｂと
基本波の振幅Ａとの大きさを制御することにより
実行することができる。第１図の波形は、 Ｙ＝（Ａ・sinω1t＋Ｂ）・sinω2t で表わされる。ω1とω2とはそれぞれ変調波及び
基本波の周波数である。Ａ／Ｂは変調度ｍを表わ
す。第２図は変調度ｍをパラメータとしたときの
電子ビームの存在確率密度分布を示す。ここで
は、Ｂ＝１としている。ｍ＝０の振幅変調しない
場合、ビーム位置Ｙ＝１の位置に存在確率密度の
巨大なピークが存在し、中央部に近付く程なだら
かな分布となつている。このような強度分布の電
子ビームを照射したときの試料表面の温度分布が
前記第１８図に示すものとなる。なお、第１８図
で温度のピークが小さくなつているのは、被アニ
ール試料上で熱の拡散が生じるためである。
また、第２図からｍ＝0.2、ｍ＝0.5とｍを大き
くするに従い、上記の電子ビーム存在確率密度の
ピークは小さくなり、中央部での値との差は小さ
くなる。ピーク小さくなり中央部の値との差が小
さくなると、上記した熱拡散も加わり、被アニー
ル試料表面の温度分布はより均一なものとなる。
さらに、ピークが小さくなると、アニール領域周
辺との温度勾配も小さくなることになる。従つ
て、第１８図に示すような温度分布の不均一性は
ｍの値を最適化することにより大幅に減少し、均
一な半導体層の溶融ができるようになる。ｍの値
は大略0.2〜0.8程度の間が適切な条件を与える
が、その最適値はアニール試料の構造、温度条件
等により変化する。
くするに従い、上記の電子ビーム存在確率密度の
ピークは小さくなり、中央部での値との差は小さ
くなる。ピーク小さくなり中央部の値との差が小
さくなると、上記した熱拡散も加わり、被アニー
ル試料表面の温度分布はより均一なものとなる。
さらに、ピークが小さくなると、アニール領域周
辺との温度勾配も小さくなることになる。従つ
て、第１８図に示すような温度分布の不均一性は
ｍの値を最適化することにより大幅に減少し、均
一な半導体層の溶融ができるようになる。ｍの値
は大略0.2〜0.8程度の間が適切な条件を与える
が、その最適値はアニール試料の構造、温度条件
等により変化する。
なお、上記の第２図に示す特性は、変調信号の
周波数が十分高いときに初めて得られるものであ
り、周波数が低くなるとこの特性は得られず、ｍ
＞０でピーク点がＹ＞１の位置に生じることもあ
る。本発明者等の実験によれば、線状化ビームが
そのビーム幅（移動方向の幅）程度移動する時
に、該移動距離内に変調波形のピーク点が１個以
上あれば第２図に示す特性が一応満足でき、さら
に10個以上であれば十分であることが判明した。
この結果から、ビーム径をｄ、走査速度をｖ、変
調周波数をＦ（＝ω1）とするとき、 Ｆ・（ｂ／ｖ）≧１ が成立するようにすればよいことが判る。
周波数が十分高いときに初めて得られるものであ
り、周波数が低くなるとこの特性は得られず、ｍ
＞０でピーク点がＹ＞１の位置に生じることもあ
る。本発明者等の実験によれば、線状化ビームが
そのビーム幅（移動方向の幅）程度移動する時
に、該移動距離内に変調波形のピーク点が１個以
上あれば第２図に示す特性が一応満足でき、さら
に10個以上であれば十分であることが判明した。
この結果から、ビーム径をｄ、走査速度をｖ、変
調周波数をＦ（＝ω1）とするとき、 Ｆ・（ｂ／ｖ）≧１ が成立するようにすればよいことが判る。
本発明はこのような点に着目し、絶縁基体上に
形成された多結晶若しくは非晶質の半導体膜に電
子ビームを走査してアニールする半導体単結晶層
の製造方法において、前記ビームを振幅変調させ
た電気信号により一方向に偏向すると共に、これ
と交差する方向に該ビームを走査し、且つビーム
径ｂ［mm］、走査速度ｖ［mm／sec］及び変調周波数
Ｆ［Hz］を Ｆ・（ｂ／ｖ）≧１ が成立するよう設定した方法である。
形成された多結晶若しくは非晶質の半導体膜に電
子ビームを走査してアニールする半導体単結晶層
の製造方法において、前記ビームを振幅変調させ
た電気信号により一方向に偏向すると共に、これ
と交差する方向に該ビームを走査し、且つビーム
径ｂ［mm］、走査速度ｖ［mm／sec］及び変調周波数
Ｆ［Hz］を Ｆ・（ｂ／ｖ）≧１ が成立するよう設定した方法である。
なお本発明者等は、電子ビームを振幅変調され
た高速偏向波形により一方向に高速偏向し、これ
と交差する方向にビーム走査してアニールする電
子ビームアニール装置を先に出願（特願昭59−
7337号）しているが、この先願発明は変調信号の
周波数を１［Hz］程度と極めて低くし、溶融幅の
変化によるネツキング効果を狙つたもので、本発
明は先願発明とは目的及び技術思想を明かに異に
している。
た高速偏向波形により一方向に高速偏向し、これ
と交差する方向にビーム走査してアニールする電
子ビームアニール装置を先に出願（特願昭59−
7337号）しているが、この先願発明は変調信号の
周波数を１［Hz］程度と極めて低くし、溶融幅の
変化によるネツキング効果を狙つたもので、本発
明は先願発明とは目的及び技術思想を明かに異に
している。
本発明によれば疑似線状ビームの長さ方向の温
度分布を制御（平坦なものに）することができ、
幅広い均一な半導体層の溶融・最凝固を達成する
ことができる。このため、残留熱歪みの小さな良
質な半導体単結晶層を大面積に亙つて製造するこ
とができる。
度分布を制御（平坦なものに）することができ、
幅広い均一な半導体層の溶融・最凝固を達成する
ことができる。このため、残留熱歪みの小さな良
質な半導体単結晶層を大面積に亙つて製造するこ
とができる。
以下、本発明の詳細を図示の実施例によつて説
明する。
明する。
第３図は本発明の第１の実施例方法に使用した
電子ビームアニール装置を示す概略構成図であ
る。図中３１は電子銃であり、この電子銃３１か
ら放射された電子ビームは集束レンズ３２及び対
物レンズ３３により集束されて試料３４上に照射
されると共に、走査コイル（第１の偏向器）３５
により試料３４上で走査される。走査コイル３５
は、実際にはビームをＸ方向（紙面左右方向）に
偏向するＸ方向偏向コイルと、ビームをＹ方向
（紙面表裏方向）に偏向するＹ方向偏向コイルと
から構成されている。また、レンズ３２の主面に
はアパーチヤマスク３６が配置され、電子銃３１
とレンズ３２との間にはビームをON−OFFする
ためのブランキング電極３７が配置されている。
電子ビームアニール装置を示す概略構成図であ
る。図中３１は電子銃であり、この電子銃３１か
ら放射された電子ビームは集束レンズ３２及び対
物レンズ３３により集束されて試料３４上に照射
されると共に、走査コイル（第１の偏向器）３５
により試料３４上で走査される。走査コイル３５
は、実際にはビームをＸ方向（紙面左右方向）に
偏向するＸ方向偏向コイルと、ビームをＹ方向
（紙面表裏方向）に偏向するＹ方向偏向コイルと
から構成されている。また、レンズ３２の主面に
はアパーチヤマスク３６が配置され、電子銃３１
とレンズ３２との間にはビームをON−OFFする
ためのブランキング電極３７が配置されている。
ここまでの構成は通常の電子ビームアニール装
置と同様であり、この装置がこれと異なる点は、
前記レンズ３２と走査コイル３５との間にビーム
を高速偏向するための偏向板（第２の偏向器）３
８を設けたことにある。即ち、偏向板３８は前記
第１６図に示す如くＹ方向に対向配置され、ビー
ムをＹ方向に高速偏向するものとなつている。ま
た、偏向板３８には後述する如く高周波電圧が印
加されるものとなつている。なお、上記説明では
偏向板３８を１組としたが、これに加えビームを
Ｘ方向に高速偏向する偏向器を設けるようにして
も良い。また、ワーキングデイスタンスが十分大
きい場合、偏向板３８の代りに偏向板３９を前記
偏向コイル３５の下方に設けることも可能であ
る。
置と同様であり、この装置がこれと異なる点は、
前記レンズ３２と走査コイル３５との間にビーム
を高速偏向するための偏向板（第２の偏向器）３
８を設けたことにある。即ち、偏向板３８は前記
第１６図に示す如くＹ方向に対向配置され、ビー
ムをＹ方向に高速偏向するものとなつている。ま
た、偏向板３８には後述する如く高周波電圧が印
加されるものとなつている。なお、上記説明では
偏向板３８を１組としたが、これに加えビームを
Ｘ方向に高速偏向する偏向器を設けるようにして
も良い。また、ワーキングデイスタンスが十分大
きい場合、偏向板３８の代りに偏向板３９を前記
偏向コイル３５の下方に設けることも可能であ
る。
第４図は上記偏向板３８に高周波電圧を印加す
るための駆動系の回路構成を示すブロツク図であ
る。この装置では、基本波を発生する第１の発振
器４１及び変調波を発生する第２の発振器４２の
各出力信号が変調器４３に供給される。変調器４
３で変調された信号は増幅器４４を介して偏向器
４５に供給され、この偏向器４５の出力電圧が前
記偏向板３８に供給されるものとなつている。
るための駆動系の回路構成を示すブロツク図であ
る。この装置では、基本波を発生する第１の発振
器４１及び変調波を発生する第２の発振器４２の
各出力信号が変調器４３に供給される。変調器４
３で変調された信号は増幅器４４を介して偏向器
４５に供給され、この偏向器４５の出力電圧が前
記偏向板３８に供給されるものとなつている。
次に、上記装置を用いたシリコン単結晶層の製
造方法について説明する。
造方法について説明する。
まず、前記偏向板３８に印加する信号として
は、50［ＭHz］の正弦波を10［ＫHz］の正弦波で振
幅変調させた波形を用いた。基本波と変調波の振
幅をそれぞれ60［Ｖ］、20［Ｖ］とした。この高速
偏向の条件下で、150［μｍ］径のスポツト電子ビ
ームを用い、ビーム電流12［ｍＡ］、走査速度100
［ｍ／sec］で電子ビームアニールの実験を行つ
た。なお、この条件下では、 Ｆ・（ｂ／ｖ）＝10×103×0.15／100＝15 となり、１より大きいと云う条件を十分に満足し
ている。
は、50［ＭHz］の正弦波を10［ＫHz］の正弦波で振
幅変調させた波形を用いた。基本波と変調波の振
幅をそれぞれ60［Ｖ］、20［Ｖ］とした。この高速
偏向の条件下で、150［μｍ］径のスポツト電子ビ
ームを用い、ビーム電流12［ｍＡ］、走査速度100
［ｍ／sec］で電子ビームアニールの実験を行つ
た。なお、この条件下では、 Ｆ・（ｂ／ｖ）＝10×103×0.15／100＝15 となり、１より大きいと云う条件を十分に満足し
ている。
実験試料としては、第５図に示す如く面方位
（100）、５インチ径の単結晶Si５１上に1.3［μｍ］
厚のSiO2膜（絶縁膜）５２を堆積し、その上部
に0.6［μｍ］厚の多結晶Si膜（半導体膜）５３を
堆積し、その上部にキヤツプ層としての１［μｍ］
厚のＷ膜５４及び0.2［μｍ］厚のSiN膜５５の２
層膜を付けたものを用いた。
（100）、５インチ径の単結晶Si５１上に1.3［μｍ］
厚のSiO2膜（絶縁膜）５２を堆積し、その上部
に0.6［μｍ］厚の多結晶Si膜（半導体膜）５３を
堆積し、その上部にキヤツプ層としての１［μｍ］
厚のＷ膜５４及び0.2［μｍ］厚のSiN膜５５の２
層膜を付けたものを用いた。
アニール後の試料では、幅５［mm］のシリコン
最結晶層が得られ、その表面状態も極めて平坦性
の優れたものであつた。また、多結晶シリコン膜
５３の下部のSiO2膜５２の一部を開口させた構
造の試料では、上記SiO2膜５２の開口部で基板
シリコンと直接接した多結晶シリコン膜５３の再
結晶時に基板から垂直にエピタキシヤル成長し、
次いでSiO2膜５２上のシリコン層も横方向にエ
ピタキシヤル成長する結果、この幅５［mm］の溶
融帯に含まれた領域中では、大面積の（100）方
位の単結晶層が得られた。
最結晶層が得られ、その表面状態も極めて平坦性
の優れたものであつた。また、多結晶シリコン膜
５３の下部のSiO2膜５２の一部を開口させた構
造の試料では、上記SiO2膜５２の開口部で基板
シリコンと直接接した多結晶シリコン膜５３の再
結晶時に基板から垂直にエピタキシヤル成長し、
次いでSiO2膜５２上のシリコン層も横方向にエ
ピタキシヤル成長する結果、この幅５［mm］の溶
融帯に含まれた領域中では、大面積の（100）方
位の単結晶層が得られた。
次に、本発明の第２の実施例方法について説明
する。
する。
この実施例では、変調波として三角波を用い
た。この場合の高速偏向波形を第６図に示す。実
験に用いた試料、電子ビームアニール装置及び電
子ビームアニール条件は、先の第１の実施例と同
様とした。そしてこの場合、アニール後の試料表
面には、幅4.8［mm］のシリコン再結晶層が得ら
れ、その平坦性も良好であつた。
た。この場合の高速偏向波形を第６図に示す。実
験に用いた試料、電子ビームアニール装置及び電
子ビームアニール条件は、先の第１の実施例と同
様とした。そしてこの場合、アニール後の試料表
面には、幅4.8［mm］のシリコン再結晶層が得ら
れ、その平坦性も良好であつた。
次に、本発明の第３の実施例方法について説明
する。
する。
この実施例方法では、変調波として、２種類の
振幅、周波数及び位相を変化させた正弦波を重畳
させた波形を用いた。ここでは、振幅15［Ｖ］、周
波数7.6［ＫHz］の正弦波と振幅20［Ｖ］、周波数10
［ＫHz］との２つの正弦波を重畳させた波形で50
［ＭHz］の基本波を変調させた。その結果、第７
図に示すような高速偏向波形が得られた。
振幅、周波数及び位相を変化させた正弦波を重畳
させた波形を用いた。ここでは、振幅15［Ｖ］、周
波数7.6［ＫHz］の正弦波と振幅20［Ｖ］、周波数10
［ＫHz］との２つの正弦波を重畳させた波形で50
［ＭHz］の基本波を変調させた。その結果、第７
図に示すような高速偏向波形が得られた。
上記第７図に示す高速偏向波形を用いて先の第
１の実施例と同様な実験を行つたところ、幅5.5
［mm］のシリコン再結晶層が得られた。しかし、
この場合には、第７図に示した高速偏向波形中の
小さい方の正弦波のピーク位置が常に一定である
ため、得られた再結晶層全体としては極めて均一
性、平坦性に優れたものであるが、その再結晶層
の外周付近に僅かに結晶欠陥の多い領域が見られ
た。
１の実施例と同様な実験を行つたところ、幅5.5
［mm］のシリコン再結晶層が得られた。しかし、
この場合には、第７図に示した高速偏向波形中の
小さい方の正弦波のピーク位置が常に一定である
ため、得られた再結晶層全体としては極めて均一
性、平坦性に優れたものであるが、その再結晶層
の外周付近に僅かに結晶欠陥の多い領域が見られ
た。
そこで、この問題を解決すために変調に用いた
２つの正弦波の間の位相をπ／16だけずらして得
られる波形を用い、第８図に示すような高速偏向
波形を得た。この場合には、図中に示された小さ
い方の正弦波によるピークの高さが周期的に変化
するため、電子ビーム存在確率密度の分布は第９
図に示すようになり、存在確率密度のピークはか
なり小さくなると共に、その幅が相当拡大された
ものとなつた。この結果により、シリコンの再結
晶化層は幅６［mm］まで拡大することができ、し
かもその全域が極めて平坦性に優れ、結晶性も均
質で良好なものが得られた。
２つの正弦波の間の位相をπ／16だけずらして得
られる波形を用い、第８図に示すような高速偏向
波形を得た。この場合には、図中に示された小さ
い方の正弦波によるピークの高さが周期的に変化
するため、電子ビーム存在確率密度の分布は第９
図に示すようになり、存在確率密度のピークはか
なり小さくなると共に、その幅が相当拡大された
ものとなつた。この結果により、シリコンの再結
晶化層は幅６［mm］まで拡大することができ、し
かもその全域が極めて平坦性に優れ、結晶性も均
質で良好なものが得られた。
次に、本発明の第４の実施例方法について説明
する。
する。
この実施例は、上記各実施例で述べたアナログ
的な変調方式でなく、より進んだ技術であるパル
ス変調方式を利用した方法である。その典型的な
例として、パルス符号変調（PCM）方式を応用
した場合の実施例について述べる。駆動系として
は、前記第４図に示す発振器４２の代りに、第１
０図に示す如く半導体メモリ（PROM）４６及
びＤ−Ａ変換器４７を用いた。この装置におい
て、まず任意の波形を量子化し、その強度を２進
数に変換したデータを半導体メモリ４６に格納さ
せた。次いで、このデータを読出し、Ｄ−Ａ変換
器４７に通してアナログ量とし、これを変調器４
３に入力させて、基本波を振幅変調させた。この
結果、前記のアナログ変調方式では困難であつ
た、任意の波形の変調波による高速偏向が可能と
なつた。従つて、電子ビーム存在確率分布を完全
に自由に制御することができ、線状化ビームの長
さ方向の温度分布を完全に平坦化することができ
た。
的な変調方式でなく、より進んだ技術であるパル
ス変調方式を利用した方法である。その典型的な
例として、パルス符号変調（PCM）方式を応用
した場合の実施例について述べる。駆動系として
は、前記第４図に示す発振器４２の代りに、第１
０図に示す如く半導体メモリ（PROM）４６及
びＤ−Ａ変換器４７を用いた。この装置におい
て、まず任意の波形を量子化し、その強度を２進
数に変換したデータを半導体メモリ４６に格納さ
せた。次いで、このデータを読出し、Ｄ−Ａ変換
器４７に通してアナログ量とし、これを変調器４
３に入力させて、基本波を振幅変調させた。この
結果、前記のアナログ変調方式では困難であつ
た、任意の波形の変調波による高速偏向が可能と
なつた。従つて、電子ビーム存在確率分布を完全
に自由に制御することができ、線状化ビームの長
さ方向の温度分布を完全に平坦化することができ
た。
一例として、第１１図にカスプ波形により変調
した高速偏向波形を示す。この波形による電子ビ
ームアニールの結果は、試料表面温度分布の均一
性が高まつたことにより、極めて均質で良好な半
導体単結晶が得られた。
した高速偏向波形を示す。この波形による電子ビ
ームアニールの結果は、試料表面温度分布の均一
性が高まつたことにより、極めて均質で良好な半
導体単結晶が得られた。
次に、本発明の第５の実施例方法について説明
する。
する。
この実施例は、変調波形を予めメモリに格納し
ておいて利用する上記第４の実施例方法に代つ
て、コンピユータ（CPU）を用いて任意波形を
作り出し、その波形（２進数で出力）をＤ−Ａ変
換器に入力させた後、振幅変調する方法である。
駆動系としては、前記第１０図に示すPROM４
６の代りに、第１２図に示す如くCPU４８を用
いればよい。
ておいて利用する上記第４の実施例方法に代つ
て、コンピユータ（CPU）を用いて任意波形を
作り出し、その波形（２進数で出力）をＤ−Ａ変
換器に入力させた後、振幅変調する方法である。
駆動系としては、前記第１０図に示すPROM４
６の代りに、第１２図に示す如くCPU４８を用
いればよい。
この場合、半導体結晶層の形成時（電子ビーム
アニールの最中）に、常時最適アニール条件を作
り出すように波形をオンラインで変化させながら
電子ビームアニールを行うことができる。例え
ば、第１３図に示す如く電子ビームアニール中の
試料表面温度を非接触温度センサ４９等により常
時モニタし、その出力の大小に応じて、CPU４
８で電子ビーム存在確率密度分布の最適解を計算
し、その結果に応じて変調波形を出力させるよう
にすればよい。
アニールの最中）に、常時最適アニール条件を作
り出すように波形をオンラインで変化させながら
電子ビームアニールを行うことができる。例え
ば、第１３図に示す如く電子ビームアニール中の
試料表面温度を非接触温度センサ４９等により常
時モニタし、その出力の大小に応じて、CPU４
８で電子ビーム存在確率密度分布の最適解を計算
し、その結果に応じて変調波形を出力させるよう
にすればよい。
この方式は、特にアニール領域の端部での周囲
への熱拡散による温度低下に対する補正や、線状
化ビームをラスタ走査させた時の走査の重なる部
分での過度な加熱の補正を実行できる点が、均一
な結晶成長を行う上で効果的である。
への熱拡散による温度低下に対する補正や、線状
化ビームをラスタ走査させた時の走査の重なる部
分での過度な加熱の補正を実行できる点が、均一
な結晶成長を行う上で効果的である。
第１４図は一次関数の組合わせによりCPU４
８で変調波形を作成した場合の例を示す。ここで
は、温度モニタの出力が設定よりも低い時、一次
関数の勾配を緩くし、逆の場合には急峻になるよ
うにする操作を繰返し行わせる。その結果、変調
波形は複雑な波形を数多くの微小な長さの直線で
表現した形となる。
８で変調波形を作成した場合の例を示す。ここで
は、温度モニタの出力が設定よりも低い時、一次
関数の勾配を緩くし、逆の場合には急峻になるよ
うにする操作を繰返し行わせる。その結果、変調
波形は複雑な波形を数多くの微小な長さの直線で
表現した形となる。
また、第１５図は二次関数の組合わせにより
CPU４８で変調波形を作成した場合の例である。
上記の一次関数による場合よりも、波形が遥かに
滑らかとなり、そのため温度分布の均一性も更に
改善されることになる。
CPU４８で変調波形を作成した場合の例である。
上記の一次関数による場合よりも、波形が遥かに
滑らかとなり、そのため温度分布の均一性も更に
改善されることになる。
なお、本発明は上述した各実施例方法に限定さ
れるものではない。例えば、前記基本波の周波数
は50［ＭHz］に限定されるものではなく、前記第
１８図に示したような試料表面温度の変動を小さ
くできるものであればよい。温度変動を小さくす
るためには、50［ＫHz］以上の周波数が望ましい。
変調波の周波数についても10［ＫHz］に何等限定
されるものではなく、基本波の周波数より低い周
波数であればよい。但し、前記説明したように
Ｆ・（ｂ／ｖ）≧１の条件を満足する必要がある。
れるものではない。例えば、前記基本波の周波数
は50［ＭHz］に限定されるものではなく、前記第
１８図に示したような試料表面温度の変動を小さ
くできるものであればよい。温度変動を小さくす
るためには、50［ＫHz］以上の周波数が望ましい。
変調波の周波数についても10［ＫHz］に何等限定
されるものではなく、基本波の周波数より低い周
波数であればよい。但し、前記説明したように
Ｆ・（ｂ／ｖ）≧１の条件を満足する必要がある。
また、電子ビームの偏向は、静電偏向に限ら
ず、電磁偏向であつてもよいのは勿論のことであ
る。さらに、基板材料としては、Siの代りに
GaAs、Ge、InP等の他の半導体材料を用いても
よい。また、絶縁膜としてのSiO2膜の厚みは適
宜変更可能であり、さらにSiO2膜の代りにSi−
Ｎ膜、Al2O3膜等の他の絶縁膜を用いることも可
能である。また、絶縁膜上に形成する半導体膜と
しては、多結晶シリコンの代りに非晶質シリコン
を用いることができ、さらにGe、GaAs、InP等
の他の半導体材料を用いることも可能である。そ
の他、本発明の要旨を逸脱しない範囲で、種々変
形して実施することができる。
ず、電磁偏向であつてもよいのは勿論のことであ
る。さらに、基板材料としては、Siの代りに
GaAs、Ge、InP等の他の半導体材料を用いても
よい。また、絶縁膜としてのSiO2膜の厚みは適
宜変更可能であり、さらにSiO2膜の代りにSi−
Ｎ膜、Al2O3膜等の他の絶縁膜を用いることも可
能である。また、絶縁膜上に形成する半導体膜と
しては、多結晶シリコンの代りに非晶質シリコン
を用いることができ、さらにGe、GaAs、InP等
の他の半導体材料を用いることも可能である。そ
の他、本発明の要旨を逸脱しない範囲で、種々変
形して実施することができる。
第１図及び第２図はそれぞれ本発明の概要を説
明するためのもので第１図は電子ビームを高速で
偏向するための電気信号として正弦波により振幅
変調された高速偏向波形を示す信号波形図、第２
図は振幅変調した高速偏向波形により形成した疑
似線状電子ビームのビーム長さ方向の電子ビーム
存在確率密度分布を示す特性図、第３図乃至第５
図はそれぞれ本発明の第１の実施例方法を説明す
るためのもので第３図は電子ビームアニール装置
を示す概略構成図、第４図はその駆動系の回路構
成を示すブロツク図、第５図は被アニール試料の
概略構造を示す断面図、第６図は第２の実施例方
法を説明するためのもので三角波により振幅変調
した高速偏向信号波形を示す信号波形図、第７図
及び第９図はそれぞれ第３の実施例方法を説明す
るためのもので第７図は２つの正弦波により振幅
変調した高速偏向信号波形を示す信号波形図、第
８図は２つの正弦波の位相を制御して振幅変調し
た高速偏向信号波形を示す信号波形図、第９図は
第８図に示した高速偏向波形で形成した疑似線状
化電子ビームの電子ビーム存在確率密度の分布を
示す特性図、第１０図及び第１１図はそれぞれ第
４の実施例方法を説明するためのもので第１０図
は駆動系の回路構成を示すブロツク図、第１１図
はカスプ波形により変調した高速偏向信号波形を
示す信号波形図、第１２図乃至第１５図はそれぞ
れ第５の実施例方法を説明するためのもので第１
２図は駆動系の回路構成を示すブロツク図、第１
３図は試料表面温度をモニタする例を示す概略構
成図、第１４図は一次関数の組合せによりCPU
で変調波形を作成した場合の高速偏向波形を示す
信号波形図、第１５図は二次関数の組合せにより
CPUで変調波形を作成した場合の高速偏向波形
を示す信号波形図、第１６図乃至第１９図はそれ
ぞれ従来方法の問題点を説明するためのもので第
１６図は疑似線状ビーム形成原理を示す模式図、
第１７図は疑似線状ビームの長さと試料表面温度
との関係を示す特性図、第１８図はビーム高速偏
向中心からの距離と試料表面温度との関係を示す
特性図、第１９図は基本波周波数をパラメータと
した時のビーム高速偏向中心からの距離と試料表
面温度との関係を示す特性図である。 ３１……電子銃、３２……集束レンズ、３３…
…対物レンズ、３４……被アニール試料、３５…
…偏向コイル（第１の偏向器）、３６……アパー
チヤマスク、３７……ブランキング電極、３８，
３９……偏向板（第２の偏向器）、４１……第１
の発振器、４２……第２の発振器、４３……変調
器、４４……増幅器、４５……偏向器、４６……
PROM、４７……Ｄ−Ａ変換器、４８……CPU、
４９……温度センサ、５１……単結晶Si基板、５
２……SiO2膜（絶縁膜）、５３……多結晶Si膜
（半導体膜）、５４，５５……キヤツプ層。
明するためのもので第１図は電子ビームを高速で
偏向するための電気信号として正弦波により振幅
変調された高速偏向波形を示す信号波形図、第２
図は振幅変調した高速偏向波形により形成した疑
似線状電子ビームのビーム長さ方向の電子ビーム
存在確率密度分布を示す特性図、第３図乃至第５
図はそれぞれ本発明の第１の実施例方法を説明す
るためのもので第３図は電子ビームアニール装置
を示す概略構成図、第４図はその駆動系の回路構
成を示すブロツク図、第５図は被アニール試料の
概略構造を示す断面図、第６図は第２の実施例方
法を説明するためのもので三角波により振幅変調
した高速偏向信号波形を示す信号波形図、第７図
及び第９図はそれぞれ第３の実施例方法を説明す
るためのもので第７図は２つの正弦波により振幅
変調した高速偏向信号波形を示す信号波形図、第
８図は２つの正弦波の位相を制御して振幅変調し
た高速偏向信号波形を示す信号波形図、第９図は
第８図に示した高速偏向波形で形成した疑似線状
化電子ビームの電子ビーム存在確率密度の分布を
示す特性図、第１０図及び第１１図はそれぞれ第
４の実施例方法を説明するためのもので第１０図
は駆動系の回路構成を示すブロツク図、第１１図
はカスプ波形により変調した高速偏向信号波形を
示す信号波形図、第１２図乃至第１５図はそれぞ
れ第５の実施例方法を説明するためのもので第１
２図は駆動系の回路構成を示すブロツク図、第１
３図は試料表面温度をモニタする例を示す概略構
成図、第１４図は一次関数の組合せによりCPU
で変調波形を作成した場合の高速偏向波形を示す
信号波形図、第１５図は二次関数の組合せにより
CPUで変調波形を作成した場合の高速偏向波形
を示す信号波形図、第１６図乃至第１９図はそれ
ぞれ従来方法の問題点を説明するためのもので第
１６図は疑似線状ビーム形成原理を示す模式図、
第１７図は疑似線状ビームの長さと試料表面温度
との関係を示す特性図、第１８図はビーム高速偏
向中心からの距離と試料表面温度との関係を示す
特性図、第１９図は基本波周波数をパラメータと
した時のビーム高速偏向中心からの距離と試料表
面温度との関係を示す特性図である。 ３１……電子銃、３２……集束レンズ、３３…
…対物レンズ、３４……被アニール試料、３５…
…偏向コイル（第１の偏向器）、３６……アパー
チヤマスク、３７……ブランキング電極、３８，
３９……偏向板（第２の偏向器）、４１……第１
の発振器、４２……第２の発振器、４３……変調
器、４４……増幅器、４５……偏向器、４６……
PROM、４７……Ｄ−Ａ変換器、４８……CPU、
４９……温度センサ、５１……単結晶Si基板、５
２……SiO2膜（絶縁膜）、５３……多結晶Si膜
（半導体膜）、５４，５５……キヤツプ層。
Claims (1)
- 【特許請求の範囲】 １ 絶縁基体上に形成された多結晶若しくは非晶
質の半導体膜に電子ビームを走査してアニールす
る半導体単結晶層の製造方法において、前記ビー
ムを振幅変調させた電気信号により一方向に偏向
すると共に、これと交差する方向に該ビームを走
査し、且つビーム径ｂ［mm］、走査速度ｖ［mm／
sec］及び変調周波数Ｆ［Hz］を Ｆ・（ｂ／ｖ）≧１ が成立するよう設定したことを特徴とする半導体
単結晶層を製造方法。 ２ 前記電気信号の変調波として、正弦波若しく
は三角波を用いたことを特徴とする特許請求の範
囲第１項記載の半導体単結晶層の製造方法。 ３ 前記電気信号の変調波として、複数の波形信
号を合成したものを用いたことを特徴とする特許
請求の範囲第１項記載の半導体単結晶層の製造方
法。 ４ 前記電気信号の変調波として、半導体メモリ
に記憶された波形データをＤ−Ａ変換したものを
用いたことを特徴とする特許請求の範囲第１項記
載の半導体単結晶層の製造方法。 ５ 前記半導体膜のアニール時の温度を非接触温
度センサで検出し、この検出温度に基づいて前記
電気信号の変調波形を変えることを特徴とする特
許請求の範囲第１項記載の半導体単結晶層の製造
方法。 ６ 前記絶縁基体は、単結晶半導体基板上に絶縁
膜が形成されたものであることを特徴とする特許
請求の範囲第１項記載の半導体単結晶層の製造方
法。 ７ 前記絶縁膜は、その一部に開口が形成された
ものであることを特徴とする特許請求の範囲第６
項記載の半導体単結晶層の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60026181A JPS61187222A (ja) | 1985-02-15 | 1985-02-15 | 半導体単結晶層の製造方法 |
| US06/762,374 US4662949A (en) | 1985-02-15 | 1985-08-05 | Method of forming a single crystal semiconductor layer from a non-single crystalline material by a shaped energy beam |
| US06/904,942 US4746803A (en) | 1985-02-15 | 1986-09-08 | Method of forming a single crystal semiconductor layer from a non-single-crystalline material and apparatus for forming the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60026181A JPS61187222A (ja) | 1985-02-15 | 1985-02-15 | 半導体単結晶層の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61187222A JPS61187222A (ja) | 1986-08-20 |
| JPH057858B2 true JPH057858B2 (ja) | 1993-01-29 |
Family
ID=12186347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60026181A Granted JPS61187222A (ja) | 1985-02-15 | 1985-02-15 | 半導体単結晶層の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61187222A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0726755A (ja) * | 1993-07-07 | 1995-01-27 | Inax Corp | 壁パネルと天井パネルの接合方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2653033B2 (ja) * | 1987-12-19 | 1997-09-10 | 工業技術院長 | 半導体単結晶層の製造方法 |
| JP3948486B1 (ja) | 2006-07-10 | 2007-07-25 | 石川島播磨重工業株式会社 | 揮発性有機化合物の処理方法、吸着・脱着装置及び揮発性有機化合物の処理システム |
-
1985
- 1985-02-15 JP JP60026181A patent/JPS61187222A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0726755A (ja) * | 1993-07-07 | 1995-01-27 | Inax Corp | 壁パネルと天井パネルの接合方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61187222A (ja) | 1986-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4662949A (en) | Method of forming a single crystal semiconductor layer from a non-single crystalline material by a shaped energy beam | |
| JPH057858B2 (ja) | ||
| JPH0339379B2 (ja) | ||
| JPH0440320B2 (ja) | ||
| JPH0351288B2 (ja) | ||
| Hamasaki et al. | Highly controllable pseudoline electron‐beam recrystallization of silicon on insulator | |
| US5322589A (en) | Process and apparatus for recrystallization of semiconductor layer | |
| JPH0779081B2 (ja) | 半導体単結晶層の製造方法 | |
| JPH0249534B2 (ja) | ||
| JP2653033B2 (ja) | 半導体単結晶層の製造方法 | |
| JPH0241899B2 (ja) | ||
| JPH0136688B2 (ja) | ||
| JPH0136974B2 (ja) | ||
| JPH0354849B2 (ja) | ||
| JPS58123717A (ja) | 半導体装置の製造方法 | |
| Ishiwara et al. | Recrystallization of silicon-on-insulator structures by sinusoidally-scanned electron beams | |
| GB2153700A (en) | Crystal growth | |
| JPH07118446B2 (ja) | 半導体単結晶層の製造方法 | |
| JP2692138B2 (ja) | 単結晶薄膜の製造方法 | |
| JPH0132628B2 (ja) | ||
| JPS58197816A (ja) | 薄膜結晶の製造方法 | |
| JPH02299222A (ja) | 半導体装置の製造方法 | |
| JPH0779082B2 (ja) | 半導体単結晶層の製造方法 | |
| JPH02101735A (ja) | 半導体単結晶層の製造方法 | |
| JPH0834179B2 (ja) | 半導体単結晶薄膜の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |