JPH02101735A - 半導体単結晶層の製造方法 - Google Patents

半導体単結晶層の製造方法

Info

Publication number
JPH02101735A
JPH02101735A JP25375488A JP25375488A JPH02101735A JP H02101735 A JPH02101735 A JP H02101735A JP 25375488 A JP25375488 A JP 25375488A JP 25375488 A JP25375488 A JP 25375488A JP H02101735 A JPH02101735 A JP H02101735A
Authority
JP
Japan
Prior art keywords
silicon
single crystal
layer
silicon layer
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP25375488A
Other languages
English (en)
Other versions
JP2500315B2 (ja
Inventor
Shigeru Kanbayashi
神林 茂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP63253754A priority Critical patent/JP2500315B2/ja
Publication of JPH02101735A publication Critical patent/JPH02101735A/ja
Application granted granted Critical
Publication of JP2500315B2 publication Critical patent/JP2500315B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、絶縁膜上にシリコンの単結晶層を形成する技
術に係わり、特に酸素の混入の少ないシリコン単結晶層
を製造する半導体単結晶層の製造方法に関する。
(従来の技術) 従来、絶縁膜上にシリコンの単結晶層を製造するには、
絶縁膜上に堆積した多結晶若しくは非晶質のシリコン層
をエネルギービームによりアニルして単結晶化する方法
が採用されている。第5図はこの方法を説明するための
断面図である。まず、単結晶シリコン基板51上に5i
n2等の絶縁膜52を形成し、この絶縁膜52上に多結
晶シリコン層54を堆積し、さらにこのシリコン層化し
、シリコン再結晶化層(シリコン単結晶層)57を形成
する。ここで、保護膜55はシリコン再結晶化層の均一
性を確保するために用いられる。
また、図中53は横方向エピタキシャル成長のシード部
となる開口部、58は溶融部を示している。
しかしながら、この種の方法にあっては次のような問題
があった。即ち、絶縁膜52及び保護膜55として酸化
膜(SiO2)を用いているので、ビームアニール時に
シリコン再結晶層57に酸素59が不純物として混入し
、結晶品質が低下する。
この結晶品質の低下は、シリコン再結晶層571;形成
する素子の特性悪化を招くことになる。
(発明が解決しようとする課題) このように従来、絶縁膜上にシリコン単結晶層を製造す
る場合、ビームアニールによるシリコン再結晶化層に酸
素が混入し、この酸素が結晶品質を低下させる要因とな
っていた。
本発明は、上記事情を考慮してなされたもので、その目
的とするところは、シリコン再結晶化層に(課題を解決
するための手段) 本発明の骨子は、低酸素の単結晶層を得るために、シリ
コン層とその上下の酸化膜との界面の酸素を低減するこ
とにあり、この低減するための手段としてイオン注入を
行うことにある。
即ち本発明は、単結晶シリコン基板上に形成された絶縁
膜上に多結晶若しくは非晶質のシリコン層を形成したの
ち、このシリコン層上に保護膜を形成し、次いでエネル
ギービームの照射によりシリコン層を溶融再結晶化する
半導体単結晶層の製造方法において、前記溶融再結晶化
する工程の前に、前記シリコン層と絶縁膜との界面及び
前記シリコン層と保護膜との界面にそれぞれ不純物イオ
ンを注入するようにした方法である。
(作 用) 絶縁膜上にシリコン単結晶層を製造する際、下部絶縁膜
及び上部保護膜に酸化膜を用いてシリコン層をエネルギ
ービームにより溶融再結晶化すると、酸素がシリコンへ
の固溶限界lX1019明者等の実験によれば、シリコ
ン再結晶化層の酸素の混入をI X 1019atoI
ls/cm3以下にすることが可能となった。
(実施例) 以下、本発明の詳細を図示の実施例によって説明する。
第1図は本発明の一実施例に係わるシリコン単結晶層の
製造工程を示す断面図である。まず、第1図(a)に示
す如く、面方位(100)の単結晶シリコン基板11上
にCVD法により厚さ2μmの5in2膜(絶縁膜)1
2を堆積し、さらに後述するシリコンのエピタキシャル
成長のシードとなる部分として開口部13を弗化アンモ
ニウム水ン層と接する酸化膜の酸素を低減することが効
果的である。そこで本発明では、イオン注入法を用い、
シリコン層と酸化膜との界面に酸素以外の元素、例えば
シリコンを注入している。これにより、界面における酸
素の量を相対的に低減し、酸素の混入を減少させること
が可能となる。実際、本発り厚さ0.5μmのSiO□
膜(保護膜)15を堆積した。
次いで、第1図(b)に示す妬く、5in2膜15の上
方からイオン注入を行った。このとき、注入する不純物
イオン20としてはシリコンを用い、第1の加速電圧8
70KeV、注入量I X 1016atoa+s/c
II12、第2の加速電圧480KeV、注入量1x1
016atoIAs/em2の2つの条件で2回に分け
てイオン注入を行った。ここで、加速電圧を変え2回に
分けてイオン注入を行うのは、シリコン層14とSiO
2膜12.15とのそれぞれの界面にシリコンを十分に
イオン注入させるためである。即ち、第2図に示す如く
、第1の加速電圧でシリコン層14と5in2膜12と
の界面にドーズ量のピークを生じさせ、第2の加速電圧
でシリコン層14とSin、、膜15との界面にドーズ
量のピークを生じさせている。なお、これらの加速電圧
は、表面からイオン注入すべき界面までの距離、さらに
界面までの膜の材質等により求められる。
次いで、第1図(e)に示す如く、電子ビーム込1ヮ−
M’JW14iよ、□。2よ□21ユッ1.え□。11
3をシードとして横方向エピタキシャル成長により単結
晶化した。また、図中18は電子ビームアニールにより
溶融している部分を示している。
なお、電子ビーム16としては、例えば文献(T、Ha
masakl et a!、、 J、Appl、Phy
s、59(198B)2971、)による方法を用いた
。即ち、38MHzの振幅変調した正弦波により半値幅
約150μmのスポットビームを一方向に高速偏向する
ことにより、長さ約5■に疑似的に線状化したものを用
い、振幅変調には周波数10KHzで線状化ビームの長
さ方向の強度分布を均一化するために計算機制御された
波形を持つ変調波を用いた。この線状化されたビームを
ビーム加速電圧]、 2 K V 、  ビーム電流9
.5+nA s走査速度10011m/Sで線状化ビー
ムの長手方向と直交する方向に走査した。
このようにして得られたシリコン単結晶層17は、酸素
の混入量がI X 10 ”atoms/cm3以下と
従来よりも1桁以上のオーダで少ないものであった。ま
た、この結晶の転位密度を調べたところ、X 10 ”
 〜I X 1017atoms/cm2の範囲が望ま
しい。シリコンの場合は不純物とはならないので、上記
範囲よりも多くしても同等問題とならない。
くなり、注入量が7 X 10 ”atoms/cm’
以上となると転位密度が108個/Cl112以下と十
分少なくなることが判った。この転位密度108個/c
112以下は、形成する素子の特性向上を十分に期待で
きる値である。
また、不純物イオンとしてシリコンの代わりに窒素を用
い、加速電圧として700KV、240KVの2種を選
択し、先と同じ注入量で窒素をイオン注入しても、酸素
濃度がI X 1019atoms/cm’以下のシリ
コン単結晶層を形成することができた。さらに、転位密
度とイオン注入量との関係も第3図と略同様の特性を示
した。但し、不純物イオンが窒素の場合、窒素自身がシ
リコン層中での不純物となるので、形成する素子によっ
ては窒素の量をあまり増やす(I X 10 ”ato
ms/cm2以上)ことは望ましくない。従って、窒素
のイオン注入量は4再結晶化されたシリコン単結晶層1
7における酸素を少なくすることができ、結晶品質の向
上をはかることができる。このため、シリコン単結晶層
17に形成する素子の特性向上に寄与することが可能と
なる。また、従来方法にイオン注入工程を付加するのみ
でよく、簡易に実現し得る等の利点もある。
第4図は他の実施例を示す工程断面図である。
なお、第1図と同一部分には同一符号を付してその詳し
い説明は省略する。
この実施例が先に説明した実施例と異なる点は、1回目
のイオン注入を保護膜を形成する前に行ったことにある
。即ち、第4図(a)に示す如く、多結晶シリコン層1
4を形成した後、加速電圧500KV 、注入量I X
 1016atoms’/am2の条件でシリコンイオ
ン21を注入した。次いで、第4図(b)に示す如く、
シリコン層14上に保護膜としての5in2膜15を形
成した後、加速電圧460KV 、注入ff11×10
16atoIlls/c112の条件でシン単結晶層1
7は、酸素の混入量がI X 1019ato■S/C
113以下と少ないものであった。また、1回目のイオ
ン注入として窒素を加速電圧889KV 。
注入ffi I X 1016atoIlls/cm2
の条件で、2回目のイオン注入として窒素を加速電圧2
40KV 、注入量I X 1016atones/c
m2の条件でイオン注入しても、酸素の混入量がI X
 1019atoms/cm’以下のシリコン単結晶層
17を形成することができた。
なお、本発明は上述した各実施例に限定されるものでは
ない。例えば、イオン注入の加速電圧は実施例で示した
値に限るものではなく、シリコン層、保護膜の膜厚及び
材料等により最適な値を選択、すればよい。この最適な
値とは、シリコン層と保護膜及び絶縁膜との界面にそれ
ぞれ不純物イオンのドーズピークが生じる加速電圧であ
る。また、多結晶シリコン層の代わりに非晶質シリコン
層を用いることもでき、さらに電子ビームの代わりにレ
ーザビームを用いることも可能である。その他、本発明
の要旨を逸脱しない範囲で、種々変形して実施すること
ができる。
界面にそれぞれ不純物イオンを注入するようにしている
ので、シリコン再結晶化層に混入する酸素の量を減らす
ことができ、シリコン再結晶化層の結晶品質向上をはか
り得る。
【図面の簡単な説明】
第1図は本発明の一実施例に係わるシリコン単結晶層の
製造工程を示す断面図、第2図及び第3図はそれぞれ同
実施例の作用を説明するためのもので第2図は深さ位置
によるドーズ量の変化を示す模式図、第3図はドーズ量
と転位密度との関係を示す特性図、第4図は本発明の他
の実施例を示す工程断面図、第5図は従来方法を説明す
るための断面図である。 11・・・単結晶シリコン基板、12・・・SiO2膜
(絶縁膜)、13・・・開口部、14・・・多結晶シリ
コン層、15・・・5in2膜(保護膜)、16・・・
電子ビーム、17・・・シリコン単結晶層、18・・・
溶融部、20.21.22・・・不純物イオン。 出願人 工業技術院長 飯塚幸三 第1図 第 図

Claims (4)

    【特許請求の範囲】
  1. (1)単結晶シリコン基板上に形成された絶縁膜上に多
    結晶若しくは非晶質のシリコン層を形成したのち、この
    シリコン層上に保護膜を形成し、次いでエネルギービー
    ムの照射によりシリコン層を溶融再結晶化する半導体単
    結晶層の製造方法において、 前記溶融再結晶化する工程の前に、前記シリコン層と絶
    縁膜との界面及び前記シリコン層と保護膜との界面にそ
    れぞれ不純物イオンを注入することを特徴とする半導体
    単結晶層の製造方法。
  2. (2)前記不純物イオンとして、シリコンを用いたこと
    を特徴とする請求項1記載の半導体単結晶層の製造方法
  3. (3)前記イオン注入する工程として、前記シリコン層
    と絶縁膜との界面にイオン注入によるドーズのピークが
    生じる第1の加速電圧、前記シリコン層と保護膜との界
    面にイオン注入によるドーズのピークが生じる第2の加
    速電圧を選択し、第1及び第2の加速電圧でそれぞれイ
    オン注入を行うことを特徴とする請求項1記載の半導体
    単結晶層の製造方法。
  4. (4)前記絶縁膜及び保護膜としてSiO_2を用いた
    ことを特徴とする請求項1記載の半導体単結晶層の製造
    方法。
JP63253754A 1988-10-11 1988-10-11 半導体単結晶層の製造方法 Expired - Lifetime JP2500315B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63253754A JP2500315B2 (ja) 1988-10-11 1988-10-11 半導体単結晶層の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63253754A JP2500315B2 (ja) 1988-10-11 1988-10-11 半導体単結晶層の製造方法

Publications (2)

Publication Number Publication Date
JPH02101735A true JPH02101735A (ja) 1990-04-13
JP2500315B2 JP2500315B2 (ja) 1996-05-29

Family

ID=17255678

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63253754A Expired - Lifetime JP2500315B2 (ja) 1988-10-11 1988-10-11 半導体単結晶層の製造方法

Country Status (1)

Country Link
JP (1) JP2500315B2 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61174621A (ja) * 1985-01-28 1986-08-06 Nippon Telegr & Teleph Corp <Ntt> 半導体薄膜結晶の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61174621A (ja) * 1985-01-28 1986-08-06 Nippon Telegr & Teleph Corp <Ntt> 半導体薄膜結晶の製造方法

Also Published As

Publication number Publication date
JP2500315B2 (ja) 1996-05-29

Similar Documents

Publication Publication Date Title
US5436175A (en) Shallow SIMOX processing method using molecular ion implantation
JPH0656887B2 (ja) 半導体装置およびその製法
KR19980079536A (ko) 비결정화와 재결정화에 의해 트레딩 전위를 감소시키는 방법
US4319119A (en) Process for gettering semiconductor components and integrated semiconductor circuits
JPH02101735A (ja) 半導体単結晶層の製造方法
JPH0319218A (ja) Soi基板の作成方法及び作成装置
JP2000294793A (ja) 薄膜トランジスターの製法
JPH0361335B2 (ja)
JP2536472B2 (ja) 多結晶半導体膜の固相成長方法
JPH0136970B2 (ja)
JPH0732121B2 (ja) 半導体装置の製造方法
JPH0635360B2 (ja) 単結晶窒化アルミニウム膜の作製方法
JPH0810669B2 (ja) Soi膜の形成方法
JP2023138469A (ja) 4h-sic物質と直接コンタクトする3c-sic層を形成するために4h-sic物質のウエハを処理するプロセス
JPS5856408A (ja) シリコン単結晶膜の成長方法
JPS61187222A (ja) 半導体単結晶層の製造方法
JPS59228713A (ja) 半導体装置の製造方法
JP2699587B2 (ja) 半導体基板への不純物注入方法
JPH0525384B2 (ja)
JP3345639B2 (ja) アニール方法
JPH01162321A (ja) 半導体単結晶層の製造方法
JPH04314325A (ja) 半導体装置の製造方法
JPS6011453B2 (ja) 半導体装置の製造方法
Sigmon et al. Pulsed x‐ray annealing of ion‐implanted silicon
JPH0379023A (ja) シリコン単結晶膜の改善方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term