JPH0241782B2 - - Google Patents
Info
- Publication number
- JPH0241782B2 JPH0241782B2 JP60253431A JP25343185A JPH0241782B2 JP H0241782 B2 JPH0241782 B2 JP H0241782B2 JP 60253431 A JP60253431 A JP 60253431A JP 25343185 A JP25343185 A JP 25343185A JP H0241782 B2 JPH0241782 B2 JP H0241782B2
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- timer
- timer interrupt
- interrupt
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims description 15
- 238000012544 monitoring process Methods 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 230000001174 ascending effect Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
- Multi Processors (AREA)
Description
【発明の詳細な説明】
〔概要〕
複数のCPUで並行して複数のタイマ監視を実
施している場合、監視時間を経過してもタイマ完
了通知を行なえないCPUが生じる場合がある。
この場合他のCPUが先行するCPUのタイマ監視
を代行し、完了通知処理の順序性を保証する。
施している場合、監視時間を経過してもタイマ完
了通知を行なえないCPUが生じる場合がある。
この場合他のCPUが先行するCPUのタイマ監視
を代行し、完了通知処理の順序性を保証する。
本発明は、複数のCPUにより並行処理を行な
うマルチCPUシステムにおけるタイマ監視制御
方式に関する。
うマルチCPUシステムにおけるタイマ監視制御
方式に関する。
複数のCPUからなり、そのときどきで処理す
べきジヨブを各CPUに割当て、あるいは空きの
CPUが個々に獲得して並行処理を行なうマルチ
CPUシステムにおいて、時系列上に配置された
一連の複数の時刻の到来を別々のCPUで監視し、
それぞれの時刻に対応する処理を順序性を保つて
実行する場合がある。
べきジヨブを各CPUに割当て、あるいは空きの
CPUが個々に獲得して並行処理を行なうマルチ
CPUシステムにおいて、時系列上に配置された
一連の複数の時刻の到来を別々のCPUで監視し、
それぞれの時刻に対応する処理を順序性を保つて
実行する場合がある。
第３図にその１例を示す。図において、１ない
し４はそれぞれマルチCPUを構成するCPU−１
ないしCPU−４である。また５ないし１０はそ
れぞれタイマ要求を管理するタイマ要求制御テー
ブル（TQE：タイマ・キユー・エレメント）で
あり、TQE−１ないしTQE−６で表わされる。
これらTQE−１ないしTQE−４のそれぞれは、
タイマ割込み時刻と、割込み後に処理するサービ
スの種類を管理するOSの制御テーブルである。
し４はそれぞれマルチCPUを構成するCPU−１
ないしCPU−４である。また５ないし１０はそ
れぞれタイマ要求を管理するタイマ要求制御テー
ブル（TQE：タイマ・キユー・エレメント）で
あり、TQE−１ないしTQE−６で表わされる。
これらTQE−１ないしTQE−４のそれぞれは、
タイマ割込み時刻と、割込み後に処理するサービ
スの種類を管理するOSの制御テーブルである。
ここで、TQE−１ないしTQE−４は、現時点
でそれぞれCPU−１ないしCPU−４に処理が割
当てられており、各CPUは、対応するTQEを管
理するTOD形式の未来時刻を、自CPUのクロツ
クコンパレータ（時刻検出部）に設定し、また
TQEのアドレスを自CPUのメモリに記憶する。
でそれぞれCPU−１ないしCPU−４に処理が割
当てられており、各CPUは、対応するTQEを管
理するTOD形式の未来時刻を、自CPUのクロツ
クコンパレータ（時刻検出部）に設定し、また
TQEのアドレスを自CPUのメモリに記憶する。
このように、各CPUへのTQEの割当てが行な
われた後は、各CPUは、対応するTQEのタイマ
割込みが発生し、その受付け処理が完了するま
で、TQEを解放することはない。
われた後は、各CPUは、対応するTQEのタイマ
割込みが発生し、その受付け処理が完了するま
で、TQEを解放することはない。
したがつて、たとえばCPU−１がTQE−１の
割込み発生時刻からTQE−２の割込み発生時刻
にまたがつて、タイマ割込みがサスペンド状態
（割込み受付け待ち状態）にあると、CPU−２は
TQE−１の解放を待たずにTQE−２の割込み処
理を実行することになる。割込みのサスペンド状
態は、システムLRU（バツフアからの古いデータ
の追い出し処理）走行中や割込み禁止中に生じ
る。
割込み発生時刻からTQE−２の割込み発生時刻
にまたがつて、タイマ割込みがサスペンド状態
（割込み受付け待ち状態）にあると、CPU−２は
TQE−１の解放を待たずにTQE−２の割込み処
理を実行することになる。割込みのサスペンド状
態は、システムLRU（バツフアからの古いデータ
の追い出し処理）走行中や割込み禁止中に生じ
る。
上述したように、従来のマルチCPUシステム
では、連係して一連の時刻の各々を監視する処理
を行なう場合、先行する時刻のタイマ割込みがそ
のCPUにおいてサスペンド状態となつた場合、
その時間が長くなると、次のCPUにおいて後続
のタイマ割込みが行なわれ、その割込み処理が先
に実行される可能性がある。そのような場合、時
刻監視の順序性が保たれなくなるという不都合が
あつた。
では、連係して一連の時刻の各々を監視する処理
を行なう場合、先行する時刻のタイマ割込みがそ
のCPUにおいてサスペンド状態となつた場合、
その時間が長くなると、次のCPUにおいて後続
のタイマ割込みが行なわれ、その割込み処理が先
に実行される可能性がある。そのような場合、時
刻監視の順序性が保たれなくなるという不都合が
あつた。
本発明は、マルチCPUシステムにおけるタイ
マ割込みの順序性を保証するため、未来時刻の昇
順につながれているTQEの順序で割込み処理を
行なうものである。
マ割込みの順序性を保証するため、未来時刻の昇
順につながれているTQEの順序で割込み処理を
行なうものである。
すなわち、タイマ割込みを受付けたCPUは、
自CPUに割当てられたTQEよりも先行する割込
み待ちのTQEがあるとき、そのTQEから割込み
処理を始めて自己のTQEの割込み処理までを実
行する。
自CPUに割当てられたTQEよりも先行する割込
み待ちのTQEがあるとき、そのTQEから割込み
処理を始めて自己のTQEの割込み処理までを実
行する。
しかしこの後、先行する割込み待ちのTQEの
CPUが割込みを受付けた場合、二重処理となる
ので、そのCPUに割込み処理を実行させないよ
うに無処理（No Operation）とする。
CPUが割込みを受付けた場合、二重処理となる
ので、そのCPUに割込み処理を実行させないよ
うに無処理（No Operation）とする。
第１図は、本発明によるタイマ制御方式の原理
図である。
図である。
図において、１１はCPU−１、１２はCPU−
２、である。また１３，１４はそれぞれCPU−
１とCPU−２に割当てられたタイマ要求制御テ
ーブル、１５は未割当てのタイマ要求制御テーブ
ルである。これらのテーブルは時刻順にキユーに
つながれている。１６，１７はそれぞれCPU−
１とCPU−２に割当てられたタイマ要求制御テ
ーブルに基づく割込み処理が終了したか否かを示
すステータス表示である。
２、である。また１３，１４はそれぞれCPU−
１とCPU−２に割当てられたタイマ要求制御テ
ーブル、１５は未割当てのタイマ要求制御テーブ
ルである。これらのテーブルは時刻順にキユーに
つながれている。１６，１７はそれぞれCPU−
１とCPU−２に割当てられたタイマ要求制御テ
ーブルに基づく割込み処理が終了したか否かを示
すステータス表示である。
またCPU−１、CPU−２において、１１１，
１２１はそれぞれ割当てられたタイマ要求制御テ
ーブル１３，１４により指定される時刻（未来時
刻）の到来を監視し、その時刻にタイマ割込み要
求を発生する時刻検出部であり、１１２，１２２
はそれぞれ時刻検出部に生じたタイマ割込み要求
を受付け処理するタイマ割込みハンドラである。
１２１はそれぞれ割当てられたタイマ要求制御テ
ーブル１３，１４により指定される時刻（未来時
刻）の到来を監視し、その時刻にタイマ割込み要
求を発生する時刻検出部であり、１１２，１２２
はそれぞれ時刻検出部に生じたタイマ割込み要求
を受付け処理するタイマ割込みハンドラである。
タイマ割込みハンドラ１１２，１２２は、それ
ぞれ自CPU内の時刻検出部に生じたタイマ割込
み要求を受付けたとき、まず自CPUに割当てら
れているタイマ要求制御テーブルよりも時間的順
序で先行するタイマ要求制御テーブルがサスペン
ド状態（割込み要求保留状態）で残つているかど
うかを調べ、残つていればその割込み処理を先に
実行させ、その処理終了後に、本来その処理を割
当てられているCPUのステータス表示を処理済
に設定する。このようにして先行する全てのタイ
マ要求制御テーブルの処理が完了してから自
CPUのタイマ割込み要求を処理させる。またサ
スペンド状態を解除された後にタイマ割込み要求
を受付けたタイマ割込みハンドラは、自CPUの
ステータス表示が未処理である場合にのみ、その
割込み処理を実行させる。
ぞれ自CPU内の時刻検出部に生じたタイマ割込
み要求を受付けたとき、まず自CPUに割当てら
れているタイマ要求制御テーブルよりも時間的順
序で先行するタイマ要求制御テーブルがサスペン
ド状態（割込み要求保留状態）で残つているかど
うかを調べ、残つていればその割込み処理を先に
実行させ、その処理終了後に、本来その処理を割
当てられているCPUのステータス表示を処理済
に設定する。このようにして先行する全てのタイ
マ要求制御テーブルの処理が完了してから自
CPUのタイマ割込み要求を処理させる。またサ
スペンド状態を解除された後にタイマ割込み要求
を受付けたタイマ割込みハンドラは、自CPUの
ステータス表示が未処理である場合にのみ、その
割込み処理を実行させる。
第１図を参照して、本発明方式の動作を説明す
る。図中のないしは、動作例の制御手順を示
している。
る。図中のないしは、動作例の制御手順を示
している。
CPU−１は、タイマ要求キユーを検索し、
未割当ての先頭タイマ要求制御テーブル１３を
獲得し、そのタイマ割込み時刻（t1とする）
を、時刻検出部１１１に設定する。
未割当ての先頭タイマ要求制御テーブル１３を
獲得し、そのタイマ割込み時刻（t1とする）
を、時刻検出部１１１に設定する。
CPU−２は、同様にして次の未割当てのタ
イマ要求制御テーブル１４を獲得し、そのタイ
マ割込み時刻（t2とする）を、時刻検出部１２
１に設定する。
イマ要求制御テーブル１４を獲得し、そのタイ
マ割込み時刻（t2とする）を、時刻検出部１２
１に設定する。
CPU−１の時刻検出部１１１は、時刻t1が到
来するとタイマ割込み要求を上げる。このと
き、CPU−１はたとえば割込み禁止状態にあ
り、そのためこのタイマ割込み要求は受付けら
れずサスペンド状態となる。
来するとタイマ割込み要求を上げる。このと
き、CPU−１はたとえば割込み禁止状態にあ
り、そのためこのタイマ割込み要求は受付けら
れずサスペンド状態となる。
CPU−１でt1のタイマ割込み要求がサスペン
ド状態になつている間に次のタイマ割込み時刻
t2が到来し、CPU−２の時刻検出部１２１がタ
イマ割込み要求を上げる。この場合割込み要求
は受付けられ、タイマ割込みハンドラ１２２が
起動される。
ド状態になつている間に次のタイマ割込み時刻
t2が到来し、CPU−２の時刻検出部１２１がタ
イマ割込み要求を上げる。この場合割込み要求
は受付けられ、タイマ割込みハンドラ１２２が
起動される。
CPU−２のタイマ割込みハンドラ１２２は、
自CPUのタイマ割込み制御テーブル１４より
も先行するタイマ割込み時刻をもつタイマ要求
制御テーブルの有無を調べ、テーブル１３を検
出して、そのサービス類別に基づくその割込み
処理を先に行なわせる。テーブル１３の処理が
終了したとき、′CPU−１のステータス表示
１６を処理済に設定する。
自CPUのタイマ割込み制御テーブル１４より
も先行するタイマ割込み時刻をもつタイマ要求
制御テーブルの有無を調べ、テーブル１３を検
出して、そのサービス類別に基づくその割込み
処理を先に行なわせる。テーブル１３の処理が
終了したとき、′CPU−１のステータス表示
１６を処理済に設定する。
タイマ割込みハンドラ１２２は、次に自
CPUの時刻検出部１２１からの割込み要求を
同様に処理し、′ステータス表示１７を処理
済に設定する。
CPUの時刻検出部１２１からの割込み要求を
同様に処理し、′ステータス表示１７を処理
済に設定する。
時刻t2の後に、CPU−１の割込み禁止状態が
解除される。そのため、時刻検出部１１１から
上げられている時刻t1についての割込み要求
は、受付けられ、タイマ割込みハンドラ１１２
が起動される。
解除される。そのため、時刻検出部１１１から
上げられている時刻t1についての割込み要求
は、受付けられ、タイマ割込みハンドラ１１２
が起動される。
タイマ割込みハンドラ１１２は、自CPUの
ステータス表示１６を参照し、それが処理済と
なつていることを識別すると、割込み処理を実
行せず、次のタイマ監視処理のために、未割当
てのタイマ要求制御テーブル１５を検索させ
る。
ステータス表示１６を参照し、それが処理済と
なつていることを識別すると、割込み処理を実
行せず、次のタイマ監視処理のために、未割当
てのタイマ要求制御テーブル１５を検索させ
る。
第２図に、本発明の１実施例構成を示す。
図において、２１はCPU−１、２２はCPU−
２、２３はシステムメモリ、２４はバス、２１
１，２２１は時刻検出部、２１２，２２２はタイ
マ割込みハンドラ、２１３，２２３は割込み処理
ルーチン、２３１ないし２３４はタイマ要求制御
テーブル（TQE−１〜TQE−４で表わす）、２
３５，２３６はCPU−１とCPU−２のステータ
ス領域を表わす。
２、２３はシステムメモリ、２４はバス、２１
１，２２１は時刻検出部、２１２，２２２はタイ
マ割込みハンドラ、２１３，２２３は割込み処理
ルーチン、２３１ないし２３４はタイマ要求制御
テーブル（TQE−１〜TQE−４で表わす）、２
３５，２３６はCPU−１とCPU−２のステータ
ス領域を表わす。
各CPUにおいて、時刻検出部２１１，２２１
は、TQEから取出されたタイマ割込み時刻（た
とえばt1，t2）と、CPU内に設けられている時計
装置（図示せず）から供給される実時刻とを比較
する比較器（クロツクコンパレータ）で構成され
る。比較器は、一致を検出した後別途リセツトさ
れるまでタイマ割込み要求を上げる。
は、TQEから取出されたタイマ割込み時刻（た
とえばt1，t2）と、CPU内に設けられている時計
装置（図示せず）から供給される実時刻とを比較
する比較器（クロツクコンパレータ）で構成され
る。比較器は、一致を検出した後別途リセツトさ
れるまでタイマ割込み要求を上げる。
タイマ割込み要求は、CPU内の制御により、
割込み要求をマスクされる場合があり、その場
合、割込み要求か受付けられず、サスペンド状態
が発生する。
割込み要求をマスクされる場合があり、その場
合、割込み要求か受付けられず、サスペンド状態
が発生する。
タイマ割込みハンドラ２１２，２２２は、タイ
マ割込み要求が受付けられた場合、特に図示の
Ａ，Ｂの制御を実行する。Ａは、TQEキユーを
先頭から調べ、サスペンド状態のTQEを検出し
たときその割込み処理を代行する制御である。Ｂ
は、自CPUが割込み要求をサスペンド状態にし
ていた後、サスペンド状態を解除した場合に、自
CPUのステータス領域２３５，２３６から、自
CPUが受持つている時刻監視処理が終了してい
るか否かを認識し、処理済の場合には、割込み処
理ルーチン２１３，２２３の実行をスキツプさせ
る制御である。その他の場合には、対応する割込
み処理ルーチンの処理、すなわちTQEにより指
定されているサービス種類に基づく処理を実行さ
せる。
マ割込み要求が受付けられた場合、特に図示の
Ａ，Ｂの制御を実行する。Ａは、TQEキユーを
先頭から調べ、サスペンド状態のTQEを検出し
たときその割込み処理を代行する制御である。Ｂ
は、自CPUが割込み要求をサスペンド状態にし
ていた後、サスペンド状態を解除した場合に、自
CPUのステータス領域２３５，２３６から、自
CPUが受持つている時刻監視処理が終了してい
るか否かを認識し、処理済の場合には、割込み処
理ルーチン２１３，２２３の実行をスキツプさせ
る制御である。その他の場合には、対応する割込
み処理ルーチンの処理、すなわちTQEにより指
定されているサービス種類に基づく処理を実行さ
せる。
TQEキユー（TQE−１〜TQE−４）および各
CPUのステータス領域２３５，２３６は、シス
テムメモリ２３上に設けられ、各CPUにより任
意にアクセス可能にされる。
CPUのステータス領域２３５，２３６は、シス
テムメモリ２３上に設けられ、各CPUにより任
意にアクセス可能にされる。
本発明によれば、先行する時刻の監視を受持つ
CPUの状態に関係なく、複数の監視時刻の順序
性を確実に保つたタイマ制御が可能となり、処理
の効率化を図ることができる。
CPUの状態に関係なく、複数の監視時刻の順序
性を確実に保つたタイマ制御が可能となり、処理
の効率化を図ることができる。
第１図は本発明の原理的構成図、第２図は本発
明の１実施例の構成図、第３図は従来のマルチ
CPUシステムにおけるタイマ制御の説明図であ
る。 第１図中、１１：CPU−１、１２：CPU−２、
１３〜１５：タイマ要求制御テーブル、１１１，
１２１：時刻検出部、１１２，１２２：タイマ割
込みハンドラ。
明の１実施例の構成図、第３図は従来のマルチ
CPUシステムにおけるタイマ制御の説明図であ
る。 第１図中、１１：CPU−１、１２：CPU−２、
１３〜１５：タイマ要求制御テーブル、１１１，
１２１：時刻検出部、１１２，１２２：タイマ割
込みハンドラ。
Claims (1)
- 【特許請求の範囲】 １ 複数のCPU１１，１２からなり、一連の監
視時刻を各CPUに割当てて、時刻の到来により
タイマ割込みを行なわせる時刻監視機能を有する
マルチCPUシステムにおいて、 各CPU１１，１２は、それぞれ時刻検出部１
１１，１２１と、タイマ割込みハンドラ１１２，
１２２と、ステータス表示１６，１７とをそな
え、 各CPU１１，１２のタイマ割込みハンドラ１
１２，１２２は、自CPUの時刻検出部１１１，
１２１からのタイマ割込み要求を受付けたとき、
まず先行する監視時刻のタイマ割込み要求が保留
状態にあるかどうかを調べ、保留状態にあれば、
そのCPUの割込み処理を自CPUで代行し、その
後で自CPUのタイマ割込み要求についての割込
み処理を行なわせ、さらに上記各割込み処理が終
了したとき対応するCPUのステータス表示を処
理済に設定し、 また上記タイマ割込み要求の保留状態が解除さ
れたとき、当該CPUのタイマ割込みハンドラは、
まず自CPUのステータス表示を参照し、それが
処理済を表示している場合には本来の割込み処理
を行なわないことを特徴とするマルチCPUシス
テムにおけるタイマ監視制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60253431A JPS62113260A (ja) | 1985-11-12 | 1985-11-12 | マルチｃｐｕシステムにおけるタイマ監視制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60253431A JPS62113260A (ja) | 1985-11-12 | 1985-11-12 | マルチｃｐｕシステムにおけるタイマ監視制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62113260A JPS62113260A (ja) | 1987-05-25 |
| JPH0241782B2 true JPH0241782B2 (ja) | 1990-09-19 |
Family
ID=17251301
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60253431A Granted JPS62113260A (ja) | 1985-11-12 | 1985-11-12 | マルチｃｐｕシステムにおけるタイマ監視制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62113260A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3334695B2 (ja) * | 1999-10-29 | 2002-10-15 | 日本電気株式会社 | クラスタ型計算機システム |
| JP4605191B2 (ja) * | 2007-07-19 | 2011-01-05 | 日本電気株式会社 | 割込み処理同期装置、割込み処理同期方法及びプログラム |
-
1985
- 1985-11-12 JP JP60253431A patent/JPS62113260A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62113260A (ja) | 1987-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0644487B1 (en) | Scalable system interrupt structure for a multiprocessing system | |
| JPH0695898A (ja) | 仮想計算機の制御方法および仮想計算機システム | |
| JPS5812611B2 (ja) | デ−タテンソウセイギヨホウシキ | |
| JPH1097490A (ja) | スケーラブル対称型マルチプロセッサにおいてバス幅またはバス・プロトコルを変更せずに割り込みを分散する方法および装置 | |
| EP0644489A2 (en) | Method and apparatus for signalling interrupt information in a data processing system | |
| JPH1097509A (ja) | 対称型マルチプロセッサ・システムにおいて割り込みを分散する方法および装置 | |
| US9367349B2 (en) | Multi-core system and scheduling method | |
| JPH0241782B2 (ja) | ||
| JP2845616B2 (ja) | マルチプロセッサシステム | |
| JPS62226236A (ja) | トランザクシヨン処理システムにおける資源待ちの状態の中断と再開始処理方式 | |
| JPH0666060B2 (ja) | バス優先権制御方式 | |
| JPS5839343B2 (ja) | マルチプロセツサシステム ノ ユウセンセイギヨホウシキ | |
| JPH0833833B2 (ja) | オペレーティングシステムにおけるプロセス消滅方式 | |
| JPH01305461A (ja) | バス使用権制御方式 | |
| JPH03244040A (ja) | 並列走行型デバグ方式 | |
| JPH03116335A (ja) | 非特権ｃｐｕから特権ｃｐｕヘの乗り移り方式 | |
| JPH06187312A (ja) | マルチｃｐｕシステムにおける処理方法および装置 | |
| JPS58115569A (ja) | マルチプロセツサ方式 | |
| JP3050131B2 (ja) | アービトレーション方式 | |
| JPS6330659B2 (ja) | ||
| JPH0679284B2 (ja) | 分散デ−タベ−スシステムのデツドロツク防止方式 | |
| JPS61245244A (ja) | 仮想計算機システムにおける入出力割込通知方式 | |
| JPH04160667A (ja) | タスク間通信方式 | |
| JPH0869382A (ja) | 半導体装置 | |
| JPH064320A (ja) | タイマ管理方式 |