JPH024008A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 従来の技術　　　　　　　　（第３〜５図）発明が解決
しようとする課題 課題を解決するための手段 作用 実施例 本発明の一実施例　　　　（第１．２図）発明の効果 ［概要］ 半導体装置に関し、 高速動作と低リンギングノイズを同時に実現することの
できるノイズ低減回路を有する半導体装置を提供するこ
とを目的とし、 出力バッファ部を構成するＣＭＯＳインバータと、言亥
ＣＭＯＳインノマータのＮチャネルＭＯＳトランジスタ
のソースと低電位側電源との間に接続された第１のＮチ
ャネルＭＯＳトランジスタと、該第１ＯＮチヤネルＭＯ
Ｓトランジスタに並列に接続された第２のＮチャネルＭ
ＯＳトランジスタとを具備し、該第１のＮチャネルＭＯ
Ｓトランジスタのゲートは３ｉ　ＣＭ　ＯＳインバータ
のＮチャネルＭＯＳトランジスタのゲートに接続され、
該第２のＮチャネルＭＯＳトランジスタのゲートは該Ｃ
〜４０Ｓインバータの出力端γ−に１ｉ続されているよ
うに構成する。

〔産業上の利用分野］ 本発明は、半導体装置に係り、詳しくはＭＯ３型トラン
ジスタの動作上、回路の誤動作の原因となるリンギング
ノイズを抑え、がっ高速化を図る回路に関する。

近年のＭＯ３型トランジスタの高速化に伴いリンギング
ノイズの発生が問題となっている。このため、リンギン
グノイズを抑えるために、スピードをある程度犠牲にす
る必要があった。

〔従来の技術］ 近時、ＣＭＯ３半導体装置なども大容量化、高速化の傾
向にあり、大駆動の出力バッファも使用されるようにな
ってきた。ところが、高速バッファ（大容量のバッファ
）には出力のリンギングが発生することがある。リンギ
ングは大容量のバッファについて発生し易く、第３図（
ｂ）に示すように出力波形が大きくマイナスにぶれてま
た持ち上がる状態を繰り返す。また、このように出力が
動くと出力と同じようにグランドも変動しく同図（Ｃ）
参照）、このリンギングノイズがバス等に重畳するとＬ
ＳＩの内部にも影客を及ぼして回路誤動作の原因となる
。ＣＭＯ３でリンギングが発生し易い理由としては、Ｃ
ＭＯ３は電源電圧のフルスイングで出力波形が動くこと
（例えば、５Ｖから０■まで急峻に変化すること）、ま
た、電流が一気に流れて電流の逃げ道がないこと等が挙
げられる。特に、ＭＯ３型トランジスタの高速化を図る
際にはこのリンギングノイズの発生が大きな問題となっ
てきており、このようなリンギングノイズを低減するた
めに、例えば第５図に示すようなノイズ低減回路を出力
バッファに挿入することがある。第４図に示すものはリ
ンギング対策を施していない出力バッファ１を示す。出
力バッファ１はＰチャネルＭＯＳトランジスタ（以下、
単にＰＭＯ３という）２およびＮチャネルＭＯＳトラン
ジスタ（以下、単にＮＭＯ３という）３からなるＣＭＯ
Ｓインバータ４とＰＭＯ３５およびＮＭ０３６からなる
Ｃ　Ｍ　ＯＳインバータ７とを２段カスケード接続する
ことにより構成される。出カバソファ１の出力信号の時
間変化は第２図破線で示され、なまりは非常に小さいこ
とがわかる。したがって、このような出力バッファｌで
は上述したようなリンギングが発生し易い。

次に、リンギングノイズ低減回路を加えたＬＯＷ　　Ｎ
０ＩＳＥタイプの出力バッファ８を第５図に示す。ＬＯ
Ｗ　　Ｎ０ＩＳＥタイプ出力バツフア８は以下に述べる
各素子により構成される。すなわち、入力電圧Ｖｌ１１
は入力側インバータ９および入力側インバータ１０に入
力されており、入力側インバータ９はＰＭＯＳＩＩ、Ｎ
ＭＯ３１２およびゲートを所定の高電位電源■、。に共
通化しＮＭＯ３１２と直列に接続されたＮＭＯ３１３〜
１５により構成される。また、入力端インバータ１０は
ＰＭＯ３１６、ＮＭＯ３１７およびゲートを所定の低電
位電源ＶＳＳに共通化しＰＭＯ３１８〜２０により構成
される。入力側インバータ９の出力は出力側インバータ
２１のＰＭＯ３２２のゲートに入力され、入力側インバ
ータ１０の出力は出力側インバータ２１のＮＭＯ３２３
のゲートに人力される。このような構成によれば、ＮＭ
Ｏ３１２のソース側の電位はＮＭＯ３１３〜１５により
Ｖ８．′に引き上げられており（Ｖｓｓ’　＞Ｖｓ、）
、またＰＭＯ３１６のソース側の電位はＮＭＯ３１８〜
２０により■、′に引き下げられている（■■く■。９
′）。したがって、入力端子に加えられた人力信号が、
例えば“Ｌ　ＩＩ→“Ｈ“に変化する場合、ＮＭＯ３１
２のスレッショルド電圧の電位がｖＤＤ側にシフトして
いるため、ＰＭＯＳＩＩおよびＮＭＯ３１２のみからな
る通常のインバータよりも高い所定のスレッショルド電
圧になるまではＮＭ０Ｓ１２はオンしない。そして、入
力電圧ＶＩＮが通常のインバータより高い所定のスレッ
ショルド電圧を超えると、ＮＭＯ３１２はオン（ＰＭＯ
３ＩＩはオフ）し、ＰＭＯ３２２のベースは■３．′　
となり、ＰＭＯ３２２がオンして出力電圧■。、は■。

０となる。一方、入力信号が“Ｈ“→“Ｌ”に変化する
場合、ＰＭＯ３１６のスレッショルド電位がｖｓｓ側に
シフトしているため、ＰＭＯ３１６およびＮＭＯ３１７
のみからなる通常のインバータよりも低い所定のスレッ
ショルド電圧になるまではＰＭＯ３１６はオンせず、入
力電圧ＶＩＮが通常のインバータより低い所定のスレッ
ショルド電圧になるとＰＭＯ３１６はオン（ＮＭＯ３１
７はオフ）してＮＭＯ３２３のベースは■。′となりＮ
ＭＯ３２３がオンして出力電圧■。、は■５３となる。

したがって、ＬＯＷＮＯＩＳＥタイプ出力バッファ８は
入力端子■Ｉにノイズが重畳することがあっても、ノイ
ズによる誤動作を防止することができる。ＬＯＷ　　Ｎ
０１ＳＥタイプ出力バツフア８の出力信号の時間変化は
第２図のように示され、入力波形がなまることによって
リンギングが抑制される。

〔発明が解決しようとする課題］ しかしながら、このような従来の出力バッファにあって
は、リンギングノイズを低減させるための出カバソファ
への入力波形をなまらせる構成となっていたため、リン
ギングノイズは抑制することができるものの、第２図の
ＬＯＷ　　Ｎ０ＩＳＥタイプ出力バツフア８の出力波形
に示すように出力バッファへの入力波形をなまらせるこ
とは結局遅延時間の増加させることにつながるため高速
化が図れなくなるという問題点があった。すなわち、従
来例ではＭＯ３型トランジスタを高速で動作させ、かつ
低リンギングノイズを同時に実現させることは不可能で
あった。

そこで本発明は、高速動作と低リンギングノイズを同時
に実現することのできる出力バッファを提供することを
目的としている。

〔課題を解決するための手段］ 本発明による半導体装置は上記目的達成のため、出カバ
ソファ部を構成するＣＭＯＳインバータと、該ＣＭ　Ｏ
ＳインバータのＮチャネルＭＯ５）ランジスタのソース
と低電位側電源との間に接続された第１のＮチャネルＭ
ＯＳトランジスタと、該第１のＮチャネルＭＯＳトラン
ジスタに並列に接続された第２のＮチャネルＭＯＳトラ
ンジスタとを具備し、該第１のＮチャネルＭＯＳトラン
ジスタのゲートは該ＣＭＯＳインバータのＮチャネルＭ
ＯＳトランジスタのゲートに接続され、該第２のＮチャ
ネルＭＯＳトランジスタのゲートは該ＣＭＯＳインバー
タの出力端子に接続されている。

〔作用］ 本発明では、ＣＭＯＳインバータのＮチャネルＭＯＳト
ランジスタのソースと低電位側電源との間に第１のＮチ
ャネルＭＯＳトランジスタが接続され、該第１のＮチャ
ネルＭＯＳトランジスタと並列に第２のＮチャネルＭＯ
Ｓトランジスタが接続される。また、該第１のＮチャネ
ルＭＯＳトランジスタのゲートはＨｇ　ＣＭ　ＯＳイン
バータのＮチャネルＭＯ３！−ランジスタのゲートに接
続され、該第２のＮチャネルＭＯＳトランジスタのゲー
トは該ＣＭＯＳインバータの出力端子に接続されている
。そして、ｉＣＭＯＳインバータの出力信号のレベル変
化に対して変化の途中で該第２のＮＭＯ３はオフする。

したがって、出力信号は変化途中までは通常のインバー
タと同様に象、峻に変化し、途中からは急激になまるこ
とになり、高速化が図られつつ、リンギングノイズが適
切に防止される。

（実施例〕 以下、本発明を図面に基づいて説明する。

第１．２図は本発明に係る半導体装置の一実施例を示す
図である。まず、構成を説明する。第１図において、３
１は出力バッファのノイズ低減回路であり、ノイズ低減
回路３１はＰチャネルＭＯＳトランジスタＱ１、Ｎチャ
ネルＭＯＳトランジスタＱ２〜Ｑ４およびキャパシタＣ
により構成される。

ＰチャネルＭＯＳトランジスタＱ１およびＮチャネルＭ
ＯＳトランジスタＱ２はインバータ３２を構成しており
、入力信号ＩＮに対し逆相の出力信号ＯＵＴを出力する
。ＮチャネルＭＯＳトランジスタＱ、のソースにはＮチ
ャネルＭＯＳトランジスタＱ、（第１のＮチャネルトラ
ンジスタ）とＮチャネルＭＯＳトランジスタＱ４　（第
２のＮチャネルＭＯＳトランジスタ）とが接続され、Ｑ
、のゲートはインバータ３２の入力端子に、Ｑ４のゲー
トはインバータ３２の出力端子にそれぞれ接続される。

したがって、出力端子ＯＵＴはＱ４のゲート入力信号と
なる。

次に、作用を説明する。

入力信号ＩＮが低レベルから高レベルに変化するとＮチ
ャネルＭＯＳトランジスタＱ２、Ｑ３が次第にオン状態
となり、Ｑ２からＱ、かつＱ２からＱ４を通して電流が
流れ、それまで高レベルにあった出力信号ＯＵＴが低レ
ベルに変化する。ここで、Ｑ、　、Ｑ３は入力信号ＩＮ
が高レベルにある限り、オンの状態であり、出力信号Ｏ
ＵＴのレベルがグランドレベルと等しくなるまで電流が
流れようとする。ところが、Ｑ４のトランジスタは出力
信号ＯＵＴのレベルが下がり、Ｑ４の論理スレッショル
ド電圧まで下がると、オフすることになる。結局、出力
信号ＯＵＴがＱ４の論理スレッショルド電圧以下では電
流はＱ２からＱ３を通してのみ流れることになり、出力
信号ＯＵＴの波形が急激になまる結果となる。ここに、
Ｑ、　、Ｑ、、Ｑ４のＮチャネルＭＯＳトランジスタの
サイズを変更することによって波形のなまりを調節する
ことができる。例えば、Ｑ、、Ｑ、のトランジスタサイ
ズを大きくし、それと比べてＱ３のトランジスタサイズ
を小さくすることによって、かなり低レベルまで高速に
電圧を下げ、それより低いレベルでなまらせるという理
想的な波形を得ることができる。

このように、本実施例では、出力信号を低レベルと見な
す判定レベルまでは、高速動作し、さらにレベルが下が
ると波形が急激になまり、その効果によってリンギング
ノイズを抑え、高速かつ低リンギングを実現することが
できる。例えば、本実施例の回路の波形は第２図に示す
ように、変化途中までは第４図の波形とほぼ等しく、途
中から急激になまる。また、第５図の従来回路と比べる
と、高速を実現していることがわかる。

〔効果〕

本発明によれば、ＣＭＯＳインバータのＮチャネルＭＯ
Ｓトランジスタのソースと低電位側電源との間に第１Ｏ
ＮチヤネルＭＯＳトランジスタを、該第１のＮチャネル
ＭＯＳトランジスタと並列に第２のＮチャネルＭＯＳト
ランジスタをそれぞれ接続するとともに、該第１のＮチ
ャネルＭＯＳトランジスタのゲートは該ＣＭ　ＯＳイン
バータのＮチャネルＭＯＳトランジスタのゲートに接続
し、該第２のＮチャネルＭＯＳトランジスタのゲートは
該ＣＭＯＳインバータの出力端子に接続するようにして
いるので、出力信号は変化途中からは急激になまること
になり、高速化を図りつつ、リンギングノイズを適切に
防止することができる。

【図面の簡単な説明】

第１．２図は本発明に係る半導体装置の一実施例を示す
図であり、 第１図はその構成図、 第２図はその出力波形の時間変化を示す図、第３〜５図
は従来の半導体装置を示す図であり、第３図はそのリン
ギングノイズを説明するための波形図、 第４図はそのリンギング対策を施していない回路図、 第５図はそのリンギングノイズ低減回路である。 ３１・・・・・・ノイズ低減回路、 ３２・・・・・・インバータ、 Ｑ、・・・・・・ＰチャネルＭＯＳトランジスタ、Ｑ２
・・・・・・ＮチャネルＭＯＳトランジスタ、Ｑ３・・
・・・・ＮチャネルＭＯＳトランジスタ（第１のＮチャ
ネルＭＯＳトランジスタ）、 Ｑ４・・・・・・ＮチャネルＭＯＳトランジスタ（第２
のＮチャネルＭＯＳトランジスタ）。

Claims (1)

1. 【特許請求の範囲】 出力バッファ部を構成するＣＭＯＳインバータと、 該ＣＭＯＳインバータのＮチャネルＭＯＳトランジスタ
   のソースと低電位側電源との間に接続された第１のＮチ
   ャネルＭＯＳトランジスタと、該第１のＮチャネルＭＯ
   Ｓトランジスタに並列に接続された第２のＮチャネルＭ
   ＯＳトランジスタとを具備し、 該第１のＮチャネルＭＯＳトランジスタのゲートは該Ｃ
   ＭＯＳインバータのＮチャネルＭＯＳトランジスタのゲ
   ートに接続され、 該第２のＮチャネルＭＯＳトランジスタのゲートは該Ｃ
   ＭＯＳインバータの出力端子に接続されていることを特
   徴とする半導体装置。