JPH0239484A - プリント回路基板 - Google Patents
プリント回路基板Info
- Publication number
- JPH0239484A JPH0239484A JP63190411A JP19041188A JPH0239484A JP H0239484 A JPH0239484 A JP H0239484A JP 63190411 A JP63190411 A JP 63190411A JP 19041188 A JP19041188 A JP 19041188A JP H0239484 A JPH0239484 A JP H0239484A
- Authority
- JP
- Japan
- Prior art keywords
- lead terminal
- conductor pattern
- pattern
- width
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004020 conductor Substances 0.000 claims abstract description 30
- 229910000679 solder Inorganic materials 0.000 claims abstract description 25
- 239000006071 cream Substances 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 abstract description 4
- 238000004806 packaging method and process Methods 0.000 abstract 2
- 230000018109 developmental process Effects 0.000 abstract 1
- 230000007261 regionalization Effects 0.000 abstract 1
- 238000005476 soldering Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3485—Applying solder paste, slurry or powder
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
各種電子機器の構成に広く使用されるプリント回路基板
に関し、 電子部品実装時に半田ブリフジの発生を防止することを
目的とし、 電子部品のそれぞれリード端子と対向する位置に、該リ
ード端子と略等しい幅で微小長さを有する広幅部と、該
リード端子より狭幅で所定長さを有する狭幅部とからな
る丁字形の導体パターンを、前記広幅部がそれぞれ内側
で対向するように配列して、該導体パターンに該リード
端子より狭幅のクリーム半田を印刷したフットパターン
を形成する。
に関し、 電子部品実装時に半田ブリフジの発生を防止することを
目的とし、 電子部品のそれぞれリード端子と対向する位置に、該リ
ード端子と略等しい幅で微小長さを有する広幅部と、該
リード端子より狭幅で所定長さを有する狭幅部とからな
る丁字形の導体パターンを、前記広幅部がそれぞれ内側
で対向するように配列して、該導体パターンに該リード
端子より狭幅のクリーム半田を印刷したフットパターン
を形成する。
本発明は、各種電子機器の構成に広く使用されるプリン
ト回路基板に関する。
ト回路基板に関する。
最近、各種電算機等のプリント板に実装される半導体チ
ップ（以下電子部品と略称する）はますます高集積化と
小型化されてリード端子が高密度で配設され、その半導
体チップの高密度実装を図るためにプリント回路基板に
表面実装されている。
ップ（以下電子部品と略称する）はますます高集積化と
小型化されてリード端子が高密度で配設され、その半導
体チップの高密度実装を図るためにプリント回路基板に
表面実装されている。
それに伴ってプリント回路基板には電子部品のす−ド端
子と接合する導体パターンをファインピッチで配列した
フットパターンが印刷されており、その導体パターンの
隣接隙間が非常に狭いことにより、半田短絡が生じて接
合の信頼性が低下させているので、接合時に半田の短絡
を防止することができるフットパターンを形成した新し
いプリント回路基板が要求されている。
子と接合する導体パターンをファインピッチで配列した
フットパターンが印刷されており、その導体パターンの
隣接隙間が非常に狭いことにより、半田短絡が生じて接
合の信頼性が低下させているので、接合時に半田の短絡
を防止することができるフットパターンを形成した新し
いプリント回路基板が要求されている。
従来広く使用されているプリント回路基板は、第２図＋
ａ）に示すように実装する電子部品２のそれぞれ側面よ
り、微小１例えば約０．６１ピツチで突出した各リード
端子２−１ と対向するように、Ｃｂ１図に示すリード
端子２−１と略等しい幅“Ｗ”例えば０．４鰭幅の長方
形導体パターン１−１ａをそれぞれ平行に配している。
ａ）に示すように実装する電子部品２のそれぞれ側面よ
り、微小１例えば約０．６１ピツチで突出した各リード
端子２−１ と対向するように、Ｃｂ１図に示すリード
端子２−１と略等しい幅“Ｗ”例えば０．４鰭幅の長方
形導体パターン１−１ａをそれぞれ平行に配している。
その導体パターン１−１ａに電子部品２のリード端子２
−１を接合させるクリーム半田３を、電子部品２の実装
時に実装装置が導体パターン１−１８を光学的に認識さ
せるために、リード端子２−１の接合側端辺より先端方
向へ“Ｓ”例えば約１鰭離れた位置から、前記“Ｗ”よ
り狭い例えば０．３鰭幅で他辺の外部にまで印刷したフ
ットパターン１−１を、第３図の斜視図に示すように絶
縁基板１の主面に形成されている。
−１を接合させるクリーム半田３を、電子部品２の実装
時に実装装置が導体パターン１−１８を光学的に認識さ
せるために、リード端子２−１の接合側端辺より先端方
向へ“Ｓ”例えば約１鰭離れた位置から、前記“Ｗ”よ
り狭い例えば０．３鰭幅で他辺の外部にまで印刷したフ
ットパターン１−１を、第３図の斜視図に示すように絶
縁基板１の主面に形成されている。
以上説明した従来のプリント回路基板で問題となるのは
、電子部品のリード端子と対向するように約０．６ ｍ
のピッチで平行に形成された導体パターンは、それぞれ
隣接する導体パターンとの間隔が約０．２ ｍｍと非常
に狭く、且つその導体パターンに印刷するクリーム半田
の塗布量が一定とならないので、赤外線、或いはベーパ
雰囲気によるリフロー半田付は時において、塗布量が多
い場合は溶融した半田が隣接する導体パターンとの間に
ブリッジが形成されるという問題が生じている。
、電子部品のリード端子と対向するように約０．６ ｍ
のピッチで平行に形成された導体パターンは、それぞれ
隣接する導体パターンとの間隔が約０．２ ｍｍと非常
に狭く、且つその導体パターンに印刷するクリーム半田
の塗布量が一定とならないので、赤外線、或いはベーパ
雰囲気によるリフロー半田付は時において、塗布量が多
い場合は溶融した半田が隣接する導体パターンとの間に
ブリッジが形成されるという問題が生じている。
また、ブリッジの発生を抑えるためにクリーム半田の塗
布幅を狭くすると、導体パターンの全表面に半田が流れ
てリード端子との接合用半田が少なくなって半田付けの
信頼性が悪化する。
布幅を狭くすると、導体パターンの全表面に半田が流れ
てリード端子との接合用半田が少なくなって半田付けの
信頼性が悪化する。
本発明は上記のような問題点に鑑み、電子部品実装時に
半田ブリッジの発生を防止することができるフットパタ
ーンを形成した新しいプリント回路基板の提供を目的と
する。
半田ブリッジの発生を防止することができるフットパタ
ーンを形成した新しいプリント回路基板の提供を目的と
する。
本発明は、第１図に示すように電子部品２の各リード端
子２−１ と対向する位置に、そのリード端子２−１
と略等しい幅“Ｗ”で微小長さ“Ｓｌ”の広幅部、他方
側が前記“Ｗ”に対して約半分の狭幅Ｗ”で所定長さの
狭幅部を有する丁字形をした導体パターン１１−１ ａ
を、その丁字形の広幅部がそれぞれ内側となるようにリ
ード端子２−１のピッチで平行四辺径に配列し、その各
導体バクーン１ｌ−１ａにリード端子２−１を接合する
前記“Ｗ”より狭い幅のクリーム半田３を、電子部品２
の実装時に導体パターン１−１ａを光学的に認識する寸
法“Ｓ”を露出させて、斜線で示すように印刷したフッ
トパターン１１−■を、絶縁基板主面の電子部品２実装
位置に形成される。
子２−１ と対向する位置に、そのリード端子２−１
と略等しい幅“Ｗ”で微小長さ“Ｓｌ”の広幅部、他方
側が前記“Ｗ”に対して約半分の狭幅Ｗ”で所定長さの
狭幅部を有する丁字形をした導体パターン１１−１ ａ
を、その丁字形の広幅部がそれぞれ内側となるようにリ
ード端子２−１のピッチで平行四辺径に配列し、その各
導体バクーン１ｌ−１ａにリード端子２−１を接合する
前記“Ｗ”より狭い幅のクリーム半田３を、電子部品２
の実装時に導体パターン１−１ａを光学的に認識する寸
法“Ｓ”を露出させて、斜線で示すように印刷したフッ
トパターン１１−■を、絶縁基板主面の電子部品２実装
位置に形成される。
〔作 用］
本発明では、リード端子２−１の配列ピッチ５即ち０．
６鰭に対して導体パターン１１−１２の広幅部はＱ、４
ｍｍ、狭幅部が０．２ ｍｍであるので、その導体パタ
ーン１１−１３の隣接間隔は、微小長さの広幅部におい
ては従来と等しい０．２ ｗの間隔となるが、狭幅部は
広幅部に比して約２倍の０．４ ｕとなり、電子部品２
を載置するとリード端子２−１により広幅部と狭幅部の
一部が覆われる。そのため、リフロー時に溶融した半田
は導体パターン１１−１３の表面に流れて、広幅部では
リード端子２−１表面とその接合部の方に流れ、狭幅部
においては隣接する導体パターン１１−１ ａとの間隔
が大きいので蒲鉾状となって、導体パターン１ｌ−１ａ
間の半田ブリッジを防止することが可能となる。
６鰭に対して導体パターン１１−１２の広幅部はＱ、４
ｍｍ、狭幅部が０．２ ｍｍであるので、その導体パタ
ーン１１−１３の隣接間隔は、微小長さの広幅部におい
ては従来と等しい０．２ ｗの間隔となるが、狭幅部は
広幅部に比して約２倍の０．４ ｕとなり、電子部品２
を載置するとリード端子２−１により広幅部と狭幅部の
一部が覆われる。そのため、リフロー時に溶融した半田
は導体パターン１１−１３の表面に流れて、広幅部では
リード端子２−１表面とその接合部の方に流れ、狭幅部
においては隣接する導体パターン１１−１ ａとの間隔
が大きいので蒲鉾状となって、導体パターン１ｌ−１ａ
間の半田ブリッジを防止することが可能となる。
以下図面に示した実施例に基づいて本発明の詳細な説明
する。
する。
第１図は本実施例によるプリント回路基板のフットパタ
ーンの図を示し、図中において、第２図と同・一部材に
は同一記号が付しであるが、その他の１１−１は電子部
品のリード端子を半田付は結合するフットパターンであ
る。
ーンの図を示し、図中において、第２図と同・一部材に
は同一記号が付しであるが、その他の１１−１は電子部
品のリード端子を半田付は結合するフットパターンであ
る。
フットパターン１１−１は、第１図ｆａ）に示すように
電子部品２の側面よりファインピッチで突出した各リー
ド端子２−１と対向させ、（ｂ）図に示すように電子部
品のリード端子２−１と接合する側が、そのリード端子
２−１と略等しい幅“Ｗ”例えばＱ、４ ｍｍの長さ“
Ｓｌ”例えば０．５ｆｌで、他方側は“Ｗ”例えば０．
２鰭幅の丁字形を有する導体パターン１ｌ−１ａを、例
えば約０．６鰭の微小ピッチでそれぞれを平行に配して
いる。その導体パターン１−１ａにリード端子接合用の
クリーム半田３を、従来と同じように電子部品２の実装
時に実装装置が導体パターン１−１ａを光学的に認識さ
せる寸法“Ｓ”例えば約１ｍｌの位置より他方へ、前記
“Ｗ”より狭い２例えば０．３ ｍｌで斜線で示す範囲
に印刷したものである。そして、本発明のプリント回路
基板は、第３図の斜視図に示すように上記のフットパタ
ーン１１＝１を絶縁基板１の主面に形成している。
電子部品２の側面よりファインピッチで突出した各リー
ド端子２−１と対向させ、（ｂ）図に示すように電子部
品のリード端子２−１と接合する側が、そのリード端子
２−１と略等しい幅“Ｗ”例えばＱ、４ ｍｍの長さ“
Ｓｌ”例えば０．５ｆｌで、他方側は“Ｗ”例えば０．
２鰭幅の丁字形を有する導体パターン１ｌ−１ａを、例
えば約０．６鰭の微小ピッチでそれぞれを平行に配して
いる。その導体パターン１−１ａにリード端子接合用の
クリーム半田３を、従来と同じように電子部品２の実装
時に実装装置が導体パターン１−１ａを光学的に認識さ
せる寸法“Ｓ”例えば約１ｍｌの位置より他方へ、前記
“Ｗ”より狭い２例えば０．３ ｍｌで斜線で示す範囲
に印刷したものである。そして、本発明のプリント回路
基板は、第３図の斜視図に示すように上記のフットパタ
ーン１１＝１を絶縁基板１の主面に形成している。
その結果、リフロー時に溶融して導体パターン１１−１
３の表面に流れてクリーム半田３は、広幅部においては
リード端子２−１表面とその接合部の方に流れ、狭幅部
では隣接する導体パターン１１−１３との間隔が大きい
ので蒲鉾状となるため半田ブリッジの発生を防止するこ
とができる。
３の表面に流れてクリーム半田３は、広幅部においては
リード端子２−１表面とその接合部の方に流れ、狭幅部
では隣接する導体パターン１１−１３との間隔が大きい
ので蒲鉾状となるため半田ブリッジの発生を防止するこ
とができる。
以上の説明から明らかなように本発明によれば極めて簡
単な形状のフットパターン形成で、電子部品実装時に半
田ブリッジの発生がなくなる等の利点があり、著しい経
済的及び、信頼性向上の効果が期待できるプリント回路
基板を提供することができる。
単な形状のフットパターン形成で、電子部品実装時に半
田ブリッジの発生がなくなる等の利点があり、著しい経
済的及び、信頼性向上の効果が期待できるプリント回路
基板を提供することができる。
第１図は本発明の一実施例によるプリント回路基板のフ
ットパターンを示す図、 第２図は従来のフットパターンを示す図、第３図は従来
のプリント回路基板を示す斜視図である。 図において、 ２は電子部品、 ２−１はリード端子、 ３はクリーム半田、 １１−１はフットパターン、 １１〜１ａは導体パターン、 を示す。 １本 （Ｑｌ （ｂ＞ ＄ｅ’ｌＴ−％ＺｉＪ’：ｂｚｚｓ〕・す＞Ｉ−［ＩＭ
！、、ス、ト／伜＞ｌ５７−Ｔ［ｎ第 １ 図 （ＣＩ） （ｂ） 了りへ７°リシトロざ翫、ｔＵ々０ヌ７トバ７−ソ−１
国第２図 ７”／＞Ｉ−＠ゴｇミ融１４ミＦＬ Ｅ ｔ ｔｌ’ｆ
−ＰＱ Ｍ第３図
ットパターンを示す図、 第２図は従来のフットパターンを示す図、第３図は従来
のプリント回路基板を示す斜視図である。 図において、 ２は電子部品、 ２−１はリード端子、 ３はクリーム半田、 １１−１はフットパターン、 １１〜１ａは導体パターン、 を示す。 １本 （Ｑｌ （ｂ＞ ＄ｅ’ｌＴ−％ＺｉＪ’：ｂｚｚｓ〕・す＞Ｉ−［ＩＭ
！、、ス、ト／伜＞ｌ５７−Ｔ［ｎ第 １ 図 （ＣＩ） （ｂ） 了りへ７°リシトロざ翫、ｔＵ々０ヌ７トバ７−ソ−１
国第２図 ７”／＞Ｉ−＠ゴｇミ融１４ミＦＬ Ｅ ｔ ｔｌ’ｆ
−ＰＱ Ｍ第３図
Claims (1)
- 電子部品（２）のそれぞれリード端子（２−１）と対
向する位置に、該リード端子（２−１）と略等しい幅（
Ｗ）で微小長さを有する広幅部と、該リード端子（２−
１）より狭幅（ｗ）で所定長さを有する狭幅部とからな
るＴ字形の導体パターン（１１−１ａ）を、前記広幅部
がそれぞれ内側で対向するように配列して、該導体パタ
ーン（１１−１ａ）に該リード端子（２−１）より狭幅
のクリーム半田（３）を印刷したフットパターン（１１
−１）を形成してなることを特徴とするプリント回路基
板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63190411A JPH0828556B2 (ja) | 1988-07-28 | 1988-07-28 | プリント回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63190411A JPH0828556B2 (ja) | 1988-07-28 | 1988-07-28 | プリント回路基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0239484A true JPH0239484A (ja) | 1990-02-08 |
| JPH0828556B2 JPH0828556B2 (ja) | 1996-03-21 |
Family
ID=16257697
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63190411A Expired - Lifetime JPH0828556B2 (ja) | 1988-07-28 | 1988-07-28 | プリント回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0828556B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4232634A1 (de) * | 1992-09-29 | 1994-03-31 | Siemens Ag | Verfahren zum Beloten einer Leiterplatte mit Bauelementen und Leiterplatte |
| EP1263273A2 (en) * | 2001-06-01 | 2002-12-04 | Nec Corporation | A structure comprising a printed circuit board with electronic components mounted thereon and method for manufacturing the same |
-
1988
- 1988-07-28 JP JP63190411A patent/JPH0828556B2/ja not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4232634A1 (de) * | 1992-09-29 | 1994-03-31 | Siemens Ag | Verfahren zum Beloten einer Leiterplatte mit Bauelementen und Leiterplatte |
| EP0590628A1 (de) * | 1992-09-29 | 1994-04-06 | Siemens Aktiengesellschaft | Verfahren zum Beloten einer Leiterplatte mit Bauelementen und Leiterplatte |
| EP1263273A2 (en) * | 2001-06-01 | 2002-12-04 | Nec Corporation | A structure comprising a printed circuit board with electronic components mounted thereon and method for manufacturing the same |
| EP1263273A3 (en) * | 2001-06-01 | 2004-06-02 | Nec Corporation | A structure comprising a printed circuit board with electronic components mounted thereon and method for manufacturing the same |
| US7057293B2 (en) | 2001-06-01 | 2006-06-06 | Nec Corporation | Structure comprising a printed circuit board with electronic components mounted thereon and a method for manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0828556B2 (ja) | 1996-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6229711B1 (en) | Flip-chip mount board and flip-chip mount structure with improved mounting reliability | |
| JP2568748B2 (ja) | 半導体装置 | |
| JP2907168B2 (ja) | 半導体装置および半導体装置と基板の接合構造 | |
| JPH0239484A (ja) | プリント回路基板 | |
| JPH02224389A (ja) | プリント配線基板 | |
| JPH0563346A (ja) | チツプ型電子部品を搭載した装置 | |
| JPH0744043Y2 (ja) | プリント配線板 | |
| JPH11307678A (ja) | インターポーザ | |
| JPH0810192Y2 (ja) | 半導体の実装構造 | |
| JPH0751794Y2 (ja) | 半導体の実装構造 | |
| JPH0611531Y2 (ja) | 回路基板装置 | |
| JPH03296236A (ja) | 半導体装置 | |
| JPH0945808A (ja) | 電子部品 | |
| JPH09199819A (ja) | 基板上の配線端子間の接続構造 | |
| JPH0629443A (ja) | 混成集積回路の製造方法 | |
| JPH0766524A (ja) | プリント基板 | |
| JPH0430590A (ja) | 配線基板 | |
| JPH02281648A (ja) | 混成集積回路部品の構造 | |
| JPS63187692A (ja) | 回路装置の製造方法 | |
| JPS63291490A (ja) | 電子部品搭載用基板 | |
| JPH0936158A (ja) | パッケージ型半導体装置の構造 | |
| JPH0239493A (ja) | プリント回路基板のクリーム半田印刷方法 | |
| JPS62140381A (ja) | 電子部品用接続導体 | |
| JPH03132091A (ja) | 面実装用印刷配線基板 | |
| JPS58102533A (ja) | 混成集積回路装置の製造方法 |