JPH0236541A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0236541A
JPH0236541A JP18564688A JP18564688A JPH0236541A JP H0236541 A JPH0236541 A JP H0236541A JP 18564688 A JP18564688 A JP 18564688A JP 18564688 A JP18564688 A JP 18564688A JP H0236541 A JPH0236541 A JP H0236541A
Authority
JP
Japan
Prior art keywords
paste
pellet
package base
die pad
parts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18564688A
Other languages
English (en)
Inventor
Toshihiro Tsuboi
敏宏 坪井
Masahiko Nishiuma
雅彦 西馬
Atsushi Honda
厚 本多
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi ULSI Engineering Corp
Hitachi Ltd
Original Assignee
Hitachi ULSI Engineering Corp
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi ULSI Engineering Corp, Hitachi Ltd filed Critical Hitachi ULSI Engineering Corp
Priority to JP18564688A priority Critical patent/JPH0236541A/ja
Publication of JPH0236541A publication Critical patent/JPH0236541A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特に、当該装置組立の際の
ペレット付技術に関する。
〔従来の技術〕
パッケージベース上に半導体ペレット（以下、単にペレ
ットいう）を固着させて種付（ペレット付）するに、Ａ
ｕ−８ｉ共晶を利用する方法やエポキシ樹脂にλｇ粉を
混入しペースト状としたＡｇペーストを利用する方法が
ある。
一方、金属粉を混入したポリイミド樹脂ペーストを利用
する方法もある（特開昭５７−１３８１４５号公報）。
このポリイミド樹脂ペーストを用いる方法によれば、耐
熱温度が上昇し、低融点ガラスなどの封止材による気密
封止時に、高温条件下に曝されても当該ペーストの溶融
が回避され、しかも、ペレットの固着強度を高いものに
維持することができるなどの利点がある。
〔発明が解決しようとする課題〕
しかし、当該樹脂ペーストを用いてぺＬ／−、）付を行
なう場合、加熱硬化時に、当該ペースト中に含まれてい
る溶媒が揮発して、ガスとなり、ペレットを持ち上げし
、ペレット付における位置精度を悪化させるという欠点
があった。
また、位置精度を向上させるために、ペレットをコレッ
トで押圧すると、ペーストがはみ出して当該コレットに
付着するということが起り、ペレット付の作業性を悪化
させるという欠点があった。
さらに、ペースト内にガスによる気泡（ボイド）が含ま
れているときにはペレットの固着強度を劣化させる。
そこで、本発明は、ガスによりペレットが持ち上げされ
たり、その位置がずれたりすることを防止して、ペレッ
ト付時の位置精度を向上させることのできる技術を提供
することを目的とする。
本発明は、また、ペレットをコレクトにより押圧しても
、ペーストがはみ出ししてコレットに付着するというよ
うなことが起こらないようにする技術を提供することを
目的とする。
本発明は、さらに、ボイドの混入を回避して、ペレット
の固着強度を向上させる技術を提供することを目的とす
る。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
〔課題を解決するための手段〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
すなわち、本発明では、パッケージベースのペレット取
付部上に、例えば格子状のメタライズ層を設けることに
より凹凸を形成して、当該凹部なガス抜き用の溝となす
ようにする。
〔作用〕
このように、凹凸を形成することにより、ペレット付時
にペーストからガスが発生しても、ガスは、当該凹部な
ガス抜き用の溝として逃げ、その為に、当該ペースト中
にボイドとして残存しないようにすることができる。
ペレットを持ち上げしたり、その位置をずらしたりする
のはペースト中にボイドが含まれているためであり、ボ
イドが残存していないので、かかるペレットの浮きやず
れを防止することができる。
また、ボイドが残存していないので、コレットによりペ
レットを押圧してもペーストがペレット取付部外部にふ
き出しすることが回避される。従って、コレクトに当該
ふき出しによる付着がなく、作業性も良好になり、位置
精度も向上させることができる。さらに、ペースト中に
ボイドが含まれていないので、ペレットの固着強度も向
上させることができる。
〔実施例〕
次に、本発明の実施例を、図面に基づいて説明する。
第１図は、パッケージベース上のペレット取付部に凹凸
を形成してなる本発明の実施例を示す斜視図、第２図は
本発明の実施例を示す半導体装置の断面図である。
また、第３図は同装置の要部断面図で、コレットによる
ペレット付時の様子を示しである。これら図において、
１はキャップ、２はパッケージベース上の配線、３は封
止用ガラス、４はベース内配線、５はパッケージベース
、６はリード、７はペレット、８はペースト、９はコネ
クタ用ワイヤ、１０は凹部、１１は凸部、１２はコレク
トである。
第１図に示すように、パッケージベース５上のペレット
取付部に、格子状に四辺形の凸部１１を複数適宜間隔を
置いて凹部１０を介在させて配設する。
当該凹凸の形成は、例えば、配線２と同一材料を用いて
、当該配線２の形成と同時に行うことができる。
配線２の材料は、例えばＷ−りＭＯなどの高融点金属（
合金）より成り、凸部１１も同様のメタライズ層により
形成することが製造工程も簡略化され好ましい。
ペレット付に際しては、例えばボッティング技術により
、ペースト８を当該凹凸１０．１１の形成されたペレッ
ト取付部に塗布する。
第３図に示すように、当該ペレット取付部に、ペレット
７を載置し、加熱炉により、ペースト８を加熱硬化させ
る。
ペースト８は、樹脂ペーストにより構成される。
Ａｇ粉などの金属粉を混入して導電性をもたせるとよい
。
樹脂の例としては、ＰＩＱ樹脂（日立化成社製）が挙げ
られる。
ペーストにするために、Ｎ−メチルスピロリドン（ＮＭ
Ｐ）、ジメチルア七ドアミド（ＤＭＡ）などの溶媒によ
り、ポリイミド樹脂は希釈される。
当該ポリイミド樹脂は、当該溶媒を揮発させ、熱硬化（
キュア）による重合を行させることにより、ペレット７
をパッケージベース５上に強固に接合させることができ
る。
本発明では、当該加熱硬化時に、ペレット７を；レット
１２により押圧しておくことができ、コレット１２にペ
ースト８が吹き出しして、付着するということがない。
＠２図や第３図に示すように、パッケージベース５上の
配線２は、ベース内配線４を介して、リード６と電気的
に接続される。
また、ペレット７と上記配線２とは、コネクタ用ワイヤ
９により電気的に接続されている。
パッケージベース５上には、封止用ガラス３により、キ
ャップ１が取付けられ、気密封止が行われている。
キャップ１は、例えばセラミック材により構成される。
封止用ガラス３には、例えば低融点ガラスが使用される
。
パッケージベース５は、例えばセラミック基板により構
成される。
リード６は、例えば金属により構成される。
ペレット（チップ）７は、例えばシリコン単結晶基板か
ら成り、周知の技術によってこのチップ内には多数の回
路素子が形成され、１つの回路機能が与えられている。
回路素子の具体例は、例えばＭＯＳトジンジスタから成
り、これらの回路素子によって、例えば論理回路および
メモリの回路機能が形成されている。
本発明によれば、パッケージベース５・上に凹凸１０．
１１が設けられ、当該凹部１０がガス抜き用の溝となり
、ペレット付時にペースト８中の揮発溶媒（ガス）を、
ペレット取付部外部に逃がすことができるので、ペレッ
ト７を持ち上げしたり、その位置をずらしたりすること
がなくなり、位置精度を向上させることができた。
また、コレット１２によりペレット７を押圧しておくこ
とができるので、より一層位置精度を向上させることが
できるし、このようにペレット７を押圧していても、ペ
ースト８のコレット１２への付着がないので、作業性を
従来に比して良好にすることができた。
さらに、ペースト８中へのボイドの混入が低減されるの
で、パッケージベース５とペレット７との接着強度を向
上させることができた。
以上不発者によりてなされた発明を実施例にもとづき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で徨々変更可能
であることはいうまでもなｌｖｌ。
例えば、前記実施例では、凹凸を格子状に設けた例を示
したが、ガス抜き用の道を有するようにする限りは他の
形態であってもよい。
以上の説明では主として不発明者によってなされた発明
をその背景となった利用分野であるガラス封止型半導体
装置に適用した場合について説明したが、それに限定さ
れるものではなく、他の半導体装置にも適用できる。
【図面の簡単な説明】
第１図は本発明の実施例を示す斜視図、第２図は本発明
の実施例を示す要部断面図、第３図は本発明の実施例を
示す半導体装置の断面図である。 １・・・キャップ、２・・・配線、３・・・封止用ガラ
ス、４・・・ペース内配線、５・・・パッケージベース
、６・・・ＩＪ−１’、７・・・ペレット、８・・・ペ
ースト、９・・・コネクタ用ワイヤ、１０・・・凹部、
１１・・・凸部、１２・・・コレット。

Claims (1)

  1. 【特許請求の範囲】 １、パッケージベースの半導体ペレット取付部上に、溶
    媒を含む樹脂ペーストを塗布し、半導体ペレットを当該
    ペーストに押圧し、当該ペーストを加熱硬化させて、前
    記パッケージベース上に当該半導体ペレットを取付して
    成る半導体装置において、当該パッケージベースの半導
    体ペレット取付部上に、凹凸を形成して、当該凹部を、
    前記ペーストに含まれる溶媒が加熱硬化時にガスとなっ
    て揮発する際の当該半導体ペレット取付部外部へのガス
    抜け用の溝となしたことを特徴とする半導体装置。 ２、凹凸をパッケージベース上の配線と同一材料のメタ
    ライズにより格子状に形成して成ることを特徴とする請
    求項１の半導体装置。
JP18564688A 1988-07-27 1988-07-27 半導体装置 Pending JPH0236541A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18564688A JPH0236541A (ja) 1988-07-27 1988-07-27 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18564688A JPH0236541A (ja) 1988-07-27 1988-07-27 半導体装置

Publications (1)

Publication Number Publication Date
JPH0236541A true JPH0236541A (ja) 1990-02-06

Family

ID=16174412

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18564688A Pending JPH0236541A (ja) 1988-07-27 1988-07-27 半導体装置

Country Status (1)

Country Link
JP (1) JPH0236541A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04131931U (ja) * 1991-05-28 1992-12-04 株式会社三社電機製作所 半導体装置
JP2013084960A (ja) * 2011-10-11 2013-05-09 Led Engin Inc はんだ接合のための溝付き板
JP2013229561A (ja) * 2012-03-30 2013-11-07 Mitsubishi Materials Corp 接合体の製造方法、パワーモジュールの製造方法、パワーモジュール用基板及びパワーモジュール

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04131931U (ja) * 1991-05-28 1992-12-04 株式会社三社電機製作所 半導体装置
JP2013084960A (ja) * 2011-10-11 2013-05-09 Led Engin Inc はんだ接合のための溝付き板
JP2013229561A (ja) * 2012-03-30 2013-11-07 Mitsubishi Materials Corp 接合体の製造方法、パワーモジュールの製造方法、パワーモジュール用基板及びパワーモジュール

Similar Documents

Publication Publication Date Title
JP3010784B2 (ja) 低温紫外線硬化型エポキシ封止を有する半導体デバイスとその製法
JPH11260856A (ja) 半導体装置及びその製造方法並びに半導体装置の実装構造
CN111276447B (zh) 双侧冷却功率模块及其制造方法
JPH0528906B2 (ja)
JP2959480B2 (ja) 半導体装置及びその製造方法
US5134462A (en) Flexible film chip carrier having a flexible film substrate and means for maintaining planarity of the substrate
JP2708309B2 (ja) マルチチップ型半導体装置
JPS58207645A (ja) 半導体装置
JPH0236541A (ja) 半導体装置
JPS62241355A (ja) 半導体装置
JPH1050770A (ja) 半導体装置及びその製造方法
JP2736161B2 (ja) 半導体装置
JPS6313337A (ja) 半導体素子の実装方法
JP3045940B2 (ja) 半導体装置およびその製造方法
TWI231590B (en) Window-type semiconductor package and fabrication method thereof
KR100279252B1 (ko) 세라믹패키지
JP3232954B2 (ja) 電子部品の製造方法
JPH0582586A (ja) 半導体装置及びその製造方法
JP4151207B2 (ja) 半導体装置
JP2799321B2 (ja) 半導体装置の製造方法
JP4573472B2 (ja) 混成集積回路装置
JPH02202042A (ja) 樹脂封止型半導体装置
JPS6221244A (ja) 半導体装置
JP3298627B2 (ja) 半導体装置と接続用はんだボール基部補強方法
JPS6151852A (ja) プリント基板およびその製造方法