JPH0235732A - 金属薄膜の形成方法及び形成装置 - Google Patents

金属薄膜の形成方法及び形成装置

Info

Publication number
JPH0235732A
JPH0235732A JP18595088A JP18595088A JPH0235732A JP H0235732 A JPH0235732 A JP H0235732A JP 18595088 A JP18595088 A JP 18595088A JP 18595088 A JP18595088 A JP 18595088A JP H0235732 A JPH0235732 A JP H0235732A
Authority
JP
Japan
Prior art keywords
substrate
thin film
chamber
contact hole
center
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP18595088A
Other languages
English (en)
Other versions
JP2720464B2 (ja
Inventor
Tetsuya Ueda
哲也 上田
Kosaku Yano
矢野 航作
Naoki Suzuki
直樹 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP63185950A priority Critical patent/JP2720464B2/ja
Publication of JPH0235732A publication Critical patent/JPH0235732A/ja
Application granted granted Critical
Publication of JP2720464B2 publication Critical patent/JP2720464B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は薄膜形成後の後処理に関するものである。
従来の技術 近年の超LSIの高密度集積化にともなって多層の配線
化技術が必要不可欠となってきている。
この高密度化された多層配線では下層と上層の金属配線
の接続が必要であり、アスペクト比(コンタクトホール
の直径に対する深さ)の大きいコンタクトホールを接続
することができる薄膜形成方法が開発されつつある。
この薄膜形成方法の一例の従来例として、バイアススパ
ンタ法を第6図をもとに説明する。
チェンバー101内にはアノード電極104とカソード
電極102があり、カソード電極1.02はAl−3i
(2%)ターゲット、アノード電極には基板105が置
かれる。また二つの電極にはコンデンサー107を介し
てRF主電源1)103とRF主電源(2)106が接
続されており、一般にはカソード電極102の方に大き
い電力が印加される。
堆積方法は通常、チェンバー内101にArガスを導入
し、数mToorぐらいに真空度を保ち放電を行う。R
Fバイアスの印加された画電極には自己負バイアスが誘
発されて、電極表面のシースではAtイオンによるスパ
ッタリングが起き、ターゲット側ではAl削られること
になり、スパッタリングされたAI原子はアノード電極
104側で基板105に堆積する。またアノード電極1
04では堆積上スパッタリングが同時に行われる為、基
板105上のAIは削られては堆積し、平坦化しながら
堆積することになる。
この方法によれば0.8μmφのコンタクトホールの金
属薄膜の埋め込みが可能であるため、高密度集積化され
た将来のVLS Iの技術として使われる可能性がある 発明が解決しようとする課題 しかしながら、上記の従来のバイアススパッタ法では薄
膜の堆積中に基板105を直接にプラズマ内のイオンで
叩くために、予め基板に形成したトランジスタにダメー
ジを与え、その特性を変動させてしまうこと、また、バ
イアススパッタで堆積させたAI薄膜は粒子の安定性が
悪く、そのAj配線は熱処理後に断線することが多いこ
とや、フォトリソグラフィーの工程においてアライメン
トが取りにくいこと等の問題点を抱えている。
本発明は前記問題点を鑑み、より微細なコンタクトホー
ルに薄膜を形成する形成方法を提供することを提案する
ものである。
課題を解決するための手段 本発明は、微細なコンタクトホールが形成された基板に
薄膜を堆積し、この薄膜を堆積した基板を保持台に固定
し、この保持台を所定の点を中心に、前記基板の基板表
面を中心に向けて円運動を行なわせ、遠心力により前記
コンタクI・ホールに前記薄膜を埋め込むことを特徴と
する薄膜の形成方法である。
作用 遠心力により、高アスペクl比を持つコンタクトホール
に薄膜の一部を流動させ金属配線の層間接続を可能とす
る。
実施例 以下、本発明の一実施例についC1図面に基すいて説明
する。
まず、本発明に用いられる−・例の装置の構成外観上面
図を第2図に、第3図には同装置の構成外観正面図を示
す。
同図において、チェンバー10は円筒形のステンレス製
容ムで作られており、脚19の上に設置されている。チ
ェンバー10の上部端面の一部にふた11が備えられて
おり、ここを通じて試料の交換が行なわれる。また、チ
ェンバー10には排気系12とガス導入系13がつなが
れており、チェンバー内は各種のガス雰囲気を保つこと
ができる。チェンバー10の中心の中心軸14からは十
字にアーム15が4本延び、アーム15の先には基板搬
器16が取り付けられている。中心軸14はチェンバー
10の下に位置するダイレクトドライブモーターI7に
接続され、基板搬器16を任意速度で回転させることが
できる。系の加熱機構としてチェンバー10の回りには
ヒーター18が取り囲んであり、チェンバー10内を4
50°Cまで一様に加熱できる。
さらに同装置のアーム15と基板搬器16の詳細につい
て、第4図と第5図に示す。第4図は静止時における 基板搬器16とアーム15の側面図である。アーム15
と基板搬器16は延長アーム20によって接続されてお
り、延長アーム20にある可動軸21によって基板搬器
16は可動軸21を中心にして動く。回転時には図中矢
印の方向に動き、アーム15は基板搬器16の底に対し
て放線方向となる。
第5図は回転時における基板搬器16とアーム15の上
面図である。基板搬器16内にはウェハーカセット22
が入っている。このウェハーカセット22は基板搬器1
6内に脱着可能であり、ウェハーを準備するときにセラ
)・される。
次にこの装置用いた本発明の薄j1へ形成方法の一例を
第1図を用いて説明する。
サンプルとしては6インチSi基板上に熱酸化M!X3
0を堆積後、第1アルミ配線(0,8μm厚)を形成す
る。次にエッチバック法を用いたプラズマ5io2膜3
2による平坦化膜を形嘘し、フ1 )グラフィーとドラ
イエツチングを用いてコンタクトールール33を所望の
第1アルミ配線31」二のプラズマ5102膜32に開
口する。その後スパッタ法をもちいて堆積したAIをフ
ォトグラフィーとドライエツチングを用いて第2アルミ
配線34とする。
第1図(a)にこのサンプルの断面形状を示す。
左の1.2μmφのコンタクトホール内には側壁にわず
かのAIの堆積は認められるものの、0.7μInφコ
ンタクトホールにはAIの付着は判別し堅い。
上記のサンプルを、上記装置によって処理する。
装置は使用前にチェンバー10内を450°Cの一定雰
囲気に保ち、ガス導入系13よりN2ガスを21/mi
n流しておく。ウェハーカセット22内に前記サンプル
をいれ、ふた11を開け、ノ、(仮搬器16内に挿入す
る。バランスをとるために他の基板搬器16にあらかじ
めウェハーカセット22を入れておく。ふた11を締め
排気系12についたロータリーポンプをオン(ON)L
、チャンバー10内を真空排気する。回転は30秒で2
00rpm上げたあと、2分30秒で800Orpmま
であげる。13000rpm保ったままで30分間運転
を続ける。この時ウェハー面上にかかる重力加速度は a = ω” r = (2ff X6000/G(1
) 2XO,5= 32800m / s ’ a:重力加速度   ω:角速度 r:アームの長さ となり、すなわち3350gの重力が加わることになる
次に5分間で減速し、ロータリーポンプをオフ(OFF
)t、て系を大気圧に戻し、ふた11を開いてウェハー
カセット22を取り出し、ウェハーを取り出す。以上の
処理をしたウェハーのSEMの断面構造図を第1図(b
)に示す。素子の構造は(a)と同じである。1.2μ
mφ、0. 7μmφのどちらのコンタクトホール内に
もAIが完全に陥没し、空洞は生じていない。
これは、回転時における重力加速度がAIの自重の約3
350倍の重さになることと、雰囲気がA1の融点(6
63°(Aに近い450°Cであるため、AIのダレイ
ンは流動的なモードになり、コンタクトホールにマイグ
レーション(移動)を起こす事が原因と考えられる。
このコンタクトホールを電気的に測定した結果Ujj 
0. 7 u m φにおいて、第1アルミと第27.
ルミ間の抵抗は処理前と比較して、0.8Ωから0.0
!Ωに変化した。また、このあとパツシベーシヨン膜と
してP−8iN膜(ストレス5 X 109dyn/a
m)を堆積し、熱ストレス試験(150℃500時間)
を行った後も、コンタクト接続における断線発生はみら
れなかった。
特に前述したバイアススパッタ法とのLt 較ニオいて
優位である点は、 1、下地トランジスタに対してダメージがまったくない
こと。
2、膜処理時において熱的な安定度が晶いこと3、本発
明の処理をおこなった後においても、AL裏表面荒れは
まったくなく、後のフォトリソグラフィーにおけるアラ
イメントの合わせが極めて容易であること。
4、AI配線のダレインの成長は450℃の高温放置と
同等であり、バイアススパッタの時にみられる様な異常
な断線は起こらない。
5、Al配線後に必要なシンターのプロセスを同時に行
うことができる 発明の効果 本発明による薄膜の形成方法を用いることにより以上の
効果をもたらす 1、高アスペクト比を持つコンタクトホール内に所定の
金属を完全に埋め込み、かつ」二層と下層の金属配線間
を低抵抗で接続可能である。
2、基板に予め形成されたトランジスタの特性に変動を
与えない。
3、金属薄膜の処理の後で金属配線の信頼性が落ちるこ
とはない。
4、本発明におけるこの処理はプロセス進行中であって
も、終了後であっても、行なうことができる。
【図面の簡単な説明】
第1図は本発明の薄膜形成方法をしめす工程断面図、第
2図は本発明に関する装置の構成外観上面図、第3図は
同装置の構成外観正面図、第4図は同装置の静止時にお
ける基板様搬器とアームの側面図、第5図は同装置の回
転時における基板様搬器とアームの側面図、第6図は一
般的なパイアススバック装置の構成概念図である。 30・・・熱酸化膜、31・・・第1アルミ、32・・
・5102.33・・・コンタクトホール、34・・・
第2アル代理人の氏名 弁理士 栗野重孝 11力11
名第 図

Claims (1)

    【特許請求の範囲】
  1. 微細なコンタクトホールが形成された基板に薄膜を堆積
    し、この薄膜を堆積した基板を保持台に固定し、この保
    持台を所定の点を中心に、前記基板の基板表面を中心に
    向けて円運動を行なわせ、遠心力により前記コンタクト
    ホールに前記薄膜を埋め込むことを特徴とする薄膜の形
    成方法。
JP63185950A 1988-07-26 1988-07-26 金属薄膜の形成方法及び形成装置 Expired - Fee Related JP2720464B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63185950A JP2720464B2 (ja) 1988-07-26 1988-07-26 金属薄膜の形成方法及び形成装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63185950A JP2720464B2 (ja) 1988-07-26 1988-07-26 金属薄膜の形成方法及び形成装置

Publications (2)

Publication Number Publication Date
JPH0235732A true JPH0235732A (ja) 1990-02-06
JP2720464B2 JP2720464B2 (ja) 1998-03-04

Family

ID=16179716

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63185950A Expired - Fee Related JP2720464B2 (ja) 1988-07-26 1988-07-26 金属薄膜の形成方法及び形成装置

Country Status (1)

Country Link
JP (1) JP2720464B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2721946A1 (fr) * 1994-06-30 1996-01-05 Agency Ind Science Techn Procede de procuction de pellicule mince et appareil pour mettre en oeuvre le procede
JPH08222564A (ja) * 1995-02-15 1996-08-30 Yamaha Corp 半導体装置の製造方法および半導体製造装置
KR100802302B1 (ko) * 2003-12-31 2008-02-11 동부일렉트로닉스 주식회사 헤드 컵 로딩 언로딩 시스템

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5249769A (en) * 1975-10-20 1977-04-21 Hitachi Ltd Process for production of semiconductor device
JPS58115835A (ja) * 1981-12-28 1983-07-09 Fujitsu Ltd 半導体装置の埋込配線形成方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5249769A (en) * 1975-10-20 1977-04-21 Hitachi Ltd Process for production of semiconductor device
JPS58115835A (ja) * 1981-12-28 1983-07-09 Fujitsu Ltd 半導体装置の埋込配線形成方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2721946A1 (fr) * 1994-06-30 1996-01-05 Agency Ind Science Techn Procede de procuction de pellicule mince et appareil pour mettre en oeuvre le procede
JPH08222564A (ja) * 1995-02-15 1996-08-30 Yamaha Corp 半導体装置の製造方法および半導体製造装置
US6130158A (en) * 1995-02-15 2000-10-10 Yamaha Corporation Filling connection hole with wiring material by using centrifugal force
US6375687B1 (en) 1995-02-15 2002-04-23 Yamaha Corporation Filling connection hole with wiring material by using centrifugal force
KR100802302B1 (ko) * 2003-12-31 2008-02-11 동부일렉트로닉스 주식회사 헤드 컵 로딩 언로딩 시스템

Also Published As

Publication number Publication date
JP2720464B2 (ja) 1998-03-04

Similar Documents

Publication Publication Date Title
EP0157052B1 (en) Low resistivity tungsten silicon composite film
JPH0750699B2 (ja) 高密度集積回路におけるチタン・窒化チタン二重層の製造方法
AU577953B2 (en) Ion beam construction of i/c memory device
JP2001524261A (ja) 窒化チタン基体へのタングステンの化学蒸着
JPS6217026B2 (ja)
JP3373320B2 (ja) 銅配線製造方法
JPH0677216A (ja) 蒸着薄膜の障壁特性を高めるプラズマアニーリング法
JPH0235732A (ja) 金属薄膜の形成方法及び形成装置
JPS58209111A (ja) プラズマ発生装置
US3934059A (en) Method of vapor deposition
JPH01202700A (ja) X線ミラー及びその製造方法
US6375687B1 (en) Filling connection hole with wiring material by using centrifugal force
JP3125048B2 (ja) 薄膜平面構造体の製造方法
US7229669B2 (en) Thin-film deposition methods and apparatuses
JPH01108723A (ja) 金属の選択堆積方法及びその装置
JPH03225829A (ja) 半導体装置の製造方法
JP3853453B2 (ja) 気相成長用縦型サセプター
US4876224A (en) Silicon wafer for a semiconductor substrate and the method for making the same
JPH08181047A (ja) 開口部埋没装置およびこれを利用した半導体素子 製造方法
JPS58102521A (ja) 半導体装置の製造方法
US6071831A (en) Method of reducing spiral defects by adding an isopropyl alcohol rinse step before depositing sog
JP2590438B2 (ja) 薄膜形成方法および薄膜形成装置
Tisone et al. Interdiffusion and compound formation in Ta–Au thin‐film couples
JPH07292474A (ja) 薄膜製造方法
JPH0714839A (ja) 半導体装置の製造方法およびその製造装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees