JPH0235718A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0235718A JPH0235718A JP63185961A JP18596188A JPH0235718A JP H0235718 A JPH0235718 A JP H0235718A JP 63185961 A JP63185961 A JP 63185961A JP 18596188 A JP18596188 A JP 18596188A JP H0235718 A JPH0235718 A JP H0235718A
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- contact hole
- silicon oxide
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 24
- 239000010703 silicon Substances 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims abstract description 19
- 238000005530 etching Methods 0.000 claims description 11
- 230000003647 oxidation Effects 0.000 claims description 10
- 238000007254 oxidation reaction Methods 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 7
- 230000002265 prevention Effects 0.000 claims description 7
- 238000010438 heat treatment Methods 0.000 claims description 5
- 230000001590 oxidative effect Effects 0.000 claims description 5
- 230000000903 blocking effect Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 abstract description 26
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 26
- 229920005591 polysilicon Polymers 0.000 abstract description 26
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 23
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 22
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 10
- 238000009792 diffusion process Methods 0.000 abstract description 9
- 239000011229 interlayer Substances 0.000 abstract description 8
- 239000000758 substrate Substances 0.000 abstract description 8
- 239000010408 film Substances 0.000 abstract 6
- 239000010409 thin film Substances 0.000 abstract 1
- 239000011521 glass Substances 0.000 description 14
- 229910052581 Si3N4 Inorganic materials 0.000 description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 10
- 229910021332 silicide Inorganic materials 0.000 description 8
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 5
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- KCBJDDCXBCEDRU-UHFFFAOYSA-N 3,4-dihydro-2h-borole Chemical compound C1CB=CC1 KCBJDDCXBCEDRU-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 210000004709 eyebrow Anatomy 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体装置の製造方法、特に層間絶縁膜の平坦
化を容易にし、眉間リーク及びショートをなくしたコン
タクト形成工程を備えた半導体装置の製造方法に関する
ものである。
化を容易にし、眉間リーク及びショートをなくしたコン
タクト形成工程を備えた半導体装置の製造方法に関する
ものである。
従来の技術
従来のＤＲＡＭのセルファライン・コンタクト形状を第
３図で説明する。
３図で説明する。
まず、シリコン基板１上に、シリコン酸化膜２、ポリシ
リコン膜３からなるゲート、ゲートと配線間を分離する
ＣＶＤシリコン酸化膜Ａ４、ｎ＋拡散層５、サイドウオ
ールを形成するＣＶＤシリコン酸化膜Ｂ６を有するＭＯ
Ｓトランジスタを形成する。
リコン膜３からなるゲート、ゲートと配線間を分離する
ＣＶＤシリコン酸化膜Ａ４、ｎ＋拡散層５、サイドウオ
ールを形成するＣＶＤシリコン酸化膜Ｂ６を有するＭＯ
Ｓトランジスタを形成する。
そして、シリコン窒化膜７、ポリシリコン酸化膜８、ボ
ロンリンガラス膜９を用いてコンタクトホール以外の箇
所を平坦化した後、配線材料であるｎ＋ポリシリコン膜
１０及びシリサイド膜１１を堆積するものである。
ロンリンガラス膜９を用いてコンタクトホール以外の箇
所を平坦化した後、配線材料であるｎ＋ポリシリコン膜
１０及びシリサイド膜１１を堆積するものである。
発明が解決しようとする課題
しかしながら上記のような構成では、コンタクトホール
部分の平坦化がなされていないため、ｎ＋ポリシリコン
膜１０及びシリサイド膜１１からなる１層目の配線と後
工程で堆積する２層目の配線とを分離すめためのＣＶＤ
シリコン酸化膜Ｃ１２を堆積し、平坦化を行っても、コ
ンタクトホールの段差部で、ＣＶＤシリコン酸化１１５
１Ｃ１２に膜厚の薄い部分が生じる。
部分の平坦化がなされていないため、ｎ＋ポリシリコン
膜１０及びシリサイド膜１１からなる１層目の配線と後
工程で堆積する２層目の配線とを分離すめためのＣＶＤ
シリコン酸化膜Ｃ１２を堆積し、平坦化を行っても、コ
ンタクトホールの段差部で、ＣＶＤシリコン酸化１１５
１Ｃ１２に膜厚の薄い部分が生じる。
その結果、ＣＶＤシリコン酸化膜Ｃ１２の膜厚の薄い部
分を通じて、１層目と２層目の配線間にリークが生じた
り、段差部分でエッチ残りを生じてショートが起こる。
分を通じて、１層目と２層目の配線間にリークが生じた
り、段差部分でエッチ残りを生じてショートが起こる。
課題を解決するための手段
本発明は、上記課題を解決するため、コンタクトホール
に選択的にシリコンエピタキシャル成長する工程と、酸
化阻止膜、半導体、絶縁体膜を堆積する工程と、前記半
導体膜をストッパーとして前記絶縁体膜の所定の箇所を
エツチングする工程と、前記絶縁体膜をマスクとし、前
記半導体膜をエツチグする工程と、酸化性雰囲気まで熱
処理することによって前記絶縁膜をリフローすると同時
に前記半導体を酸化する工程と、前記酸化阻止膜をエツ
チングする工程を備えている。
に選択的にシリコンエピタキシャル成長する工程と、酸
化阻止膜、半導体、絶縁体膜を堆積する工程と、前記半
導体膜をストッパーとして前記絶縁体膜の所定の箇所を
エツチングする工程と、前記絶縁体膜をマスクとし、前
記半導体膜をエツチグする工程と、酸化性雰囲気まで熱
処理することによって前記絶縁膜をリフローすると同時
に前記半導体を酸化する工程と、前記酸化阻止膜をエツ
チングする工程を備えている。
作 用
本発明は前記した構成により、コンタクトホール部分の
段差をシリコンエピタキシャル成長層で埋めることによ
って平坦化を容易とし、その結果、１層目と２層目の配
線間リークをなくし、また、段差部が生じないため配線
の断切れをなくすことができる。
段差をシリコンエピタキシャル成長層で埋めることによ
って平坦化を容易とし、その結果、１層目と２層目の配
線間リークをなくし、また、段差部が生じないため配線
の断切れをなくすことができる。
実施例
本発明を利用した、セルファライン・コンタクト形成工
程の第１の実施例を第１図で説明する。
程の第１の実施例を第１図で説明する。
第１図の（ａ）から（ｉ）は、セルファライン・コンタ
クト形成工程フローに沿ったトランジスタ形成領域の断
面図である。
クト形成工程フローに沿ったトランジスタ形成領域の断
面図である。
まず、第１図（ａ）に示すように、周知の技術を用いて
、シリコン基板１３上に、シリコン酸化膜Ｉ４、ポリシ
リコン膜１５から成るゲート、ゲートと配線間を分離す
るＣＶＤシリコン酸化膜Ａ１６、ｎ＋拡散！１７、サイ
ドウオールを形成するＣＶＤシリコン酸化膜Ｂ１８を有
するＭＯＳトランジスタを形成する。
、シリコン基板１３上に、シリコン酸化膜Ｉ４、ポリシ
リコン膜１５から成るゲート、ゲートと配線間を分離す
るＣＶＤシリコン酸化膜Ａ１６、ｎ＋拡散！１７、サイ
ドウオールを形成するＣＶＤシリコン酸化膜Ｂ１８を有
するＭＯＳトランジスタを形成する。
そして、第１図（ｂ）に示すように、ホトレジスト１９
によるパターンを形成した後、コンタクトホール２０の
部分のシリコン酸化膜１４をエツチングする。
によるパターンを形成した後、コンタクトホール２０の
部分のシリコン酸化膜１４をエツチングする。
次に、ホトレジスト１９を除去した後、第１図（Ｃ）に
示すように、ｎ＋拡散層１７の露出したコンタクトホー
ル２０にのみ１選択的にシリコンエピタキシャル成長層
２１を成長させ、コンタクトホール２０の断差を埋める
。
示すように、ｎ＋拡散層１７の露出したコンタクトホー
ル２０にのみ１選択的にシリコンエピタキシャル成長層
２１を成長させ、コンタクトホール２０の断差を埋める
。
このような選択的エピタキシャル成長方法については、
例えば、イクステンディッド・アブストラクツ・オブ１
８・コンフェレンス・オン・ソリッド・ステートデバイ
スイーズ・アンド・マテリアルズ（１９８６年）第７１
３頁がら第７１４頁（Ｌ、に八ＲＡＰＩＰＥＲＩＳ ｅ
ｔ ａｌ、、Ｅｘｔｅｎｄｅｄ Ａｂｓｔｒａｃｔｓｏ
ｆ ｔｈｅ １８ｔｈ （１９８６Ｉｎｔｅｒｎａ
ｔｉｏｎａｌ） Ｃｏｎｆｅｒｅｎｃｅｏｎ ５ｏｌｉ
ｄ ５ｔａｔｅ Ｄｅｖｉｃｅｓ ａｎｄ Ｍａｔｅｒ
ｉａｌｓ、Ｔｏｋｙｏ、１９８６、ρｐ７１３−７１４
＞に発表されている。
例えば、イクステンディッド・アブストラクツ・オブ１
８・コンフェレンス・オン・ソリッド・ステートデバイ
スイーズ・アンド・マテリアルズ（１９８６年）第７１
３頁がら第７１４頁（Ｌ、に八ＲＡＰＩＰＥＲＩＳ ｅ
ｔ ａｌ、、Ｅｘｔｅｎｄｅｄ Ａｂｓｔｒａｃｔｓｏ
ｆ ｔｈｅ １８ｔｈ （１９８６Ｉｎｔｅｒｎａ
ｔｉｏｎａｌ） Ｃｏｎｆｅｒｅｎｃｅｏｎ ５ｏｌｉ
ｄ ５ｔａｔｅ Ｄｅｖｉｃｅｓ ａｎｄ Ｍａｔｅｒ
ｉａｌｓ、Ｔｏｋｙｏ、１９８６、ρｐ７１３−７１４
＞に発表されている。
次に、第１図（ｄ）に示すように、シリコン窒化膜２２
、ポリシリコン膜２３及びボロンリンガラス膜２４を堆
積した後、第１図（ｅ）に示すようにホトレジスト２５
によるパターン形成後、ポリシリコン膜２３をエツチン
グのストッパー形成後、ポリシリコン膜２３をエツチン
グのストッパーとしてボロンリンガラス膜２４をエツチ
ングする。
、ポリシリコン膜２３及びボロンリンガラス膜２４を堆
積した後、第１図（ｅ）に示すようにホトレジスト２５
によるパターン形成後、ポリシリコン膜２３をエツチン
グのストッパー形成後、ポリシリコン膜２３をエツチン
グのストッパーとしてボロンリンガラス膜２４をエツチ
ングする。
そして、ホトレジスト２５を除去した後、第１図げ）に
示すように、ボロンリンガラス膜２４をマスクとし、シ
リコン窒化膜２２をエツチングのストッパーとして、ポ
リシリコン膜２３をエツチングする。
示すように、ボロンリンガラス膜２４をマスクとし、シ
リコン窒化膜２２をエツチングのストッパーとして、ポ
リシリコン膜２３をエツチングする。
次に、第１図（ｇ）に示すように、酸化性雰囲気で熱処
理を行って、ポリシリコン膜２３をポリシリコン酸化膜
２６へと酸化してしまうが、ポリシリコン酸化膜２６の
下には酸化阻止膜であるシリコン窒化膜２２があるので
、シリコンエビタキシャル成長層２１、ポリシリコン膜
１５およびシリコン基板１３は酸化されない。またこの
際、ボロンリンガラスがリフローされるので、居間絶縁
膜の平坦化と同時に、ポリシリコン膜２３の酸化に伴う
熱膨脹によるストレスの緩和が起こる。その結果、後工
程でアルミニウム配線を行う時に、ショートや段切れの
生じにくい形状となる。
理を行って、ポリシリコン膜２３をポリシリコン酸化膜
２６へと酸化してしまうが、ポリシリコン酸化膜２６の
下には酸化阻止膜であるシリコン窒化膜２２があるので
、シリコンエビタキシャル成長層２１、ポリシリコン膜
１５およびシリコン基板１３は酸化されない。またこの
際、ボロンリンガラスがリフローされるので、居間絶縁
膜の平坦化と同時に、ポリシリコン膜２３の酸化に伴う
熱膨脹によるストレスの緩和が起こる。その結果、後工
程でアルミニウム配線を行う時に、ショートや段切れの
生じにくい形状となる。
次に、第１図（ｈ）に示すように、シリコン窒化膜２２
をシリコンエピタキシャル成長層２１が現れるまでエツ
チングする。
をシリコンエピタキシャル成長層２１が現れるまでエツ
チングする。
そして、第１図（ｉ）に示すように、シリサイド膜２７
を堆積するが、上述したように、コンタクトホール２０
の段差は、シリコンエピタキシャル成長層２１で埋めら
れているため、シリサイド膜２７を堆積した後の形状は
きわめて平坦となっており、後工程で層間絶縁体膜を堆
積しても、膜厚の薄い部分及び段差の大きな部分が生じ
ない。その結果、眉間リークやショートは完全に防止で
きている。
を堆積するが、上述したように、コンタクトホール２０
の段差は、シリコンエピタキシャル成長層２１で埋めら
れているため、シリサイド膜２７を堆積した後の形状は
きわめて平坦となっており、後工程で層間絶縁体膜を堆
積しても、膜厚の薄い部分及び段差の大きな部分が生じ
ない。その結果、眉間リークやショートは完全に防止で
きている。
なお、上述した第１の実施例においては、絶縁体膜とし
てボロンリンガラス膜２４を用いたが、リンガラスを用
いた場合にも同様の効果が得られている。また、ポリシ
リコン膜２３を用いるかわりに、リン、ヒ素、ポウ素な
どの不純物をドープしたポリシリコン膜を用いると、不
純物をドープしたポリシリコン膜は、不純物をドープし
ないポリシリコン膜よりも酸化レートが速いので、酸化
性雰囲気での熱処理時間を短縮することが可能である。
てボロンリンガラス膜２４を用いたが、リンガラスを用
いた場合にも同様の効果が得られている。また、ポリシ
リコン膜２３を用いるかわりに、リン、ヒ素、ポウ素な
どの不純物をドープしたポリシリコン膜を用いると、不
純物をドープしたポリシリコン膜は、不純物をドープし
ないポリシリコン膜よりも酸化レートが速いので、酸化
性雰囲気での熱処理時間を短縮することが可能である。
次に、本発明を利用したセルファライン・コンタクト形
成工程の第２の実施例を第２図で説明する。第２図の（
ａ）から（ｇ）は、セルファライン・コンタクト形成工
程フローに沿ったトランジスタ形成領域の断面図である
。
成工程の第２の実施例を第２図で説明する。第２図の（
ａ）から（ｇ）は、セルファライン・コンタクト形成工
程フローに沿ったトランジスタ形成領域の断面図である
。
まず、第２図（ａ）に示すように、周知の技術を用いて
、シリコン基板２８上に、シリコン酸化膜２９、ポリシ
ンコン膜３０から成るゲート、ゲートと配線間を分離す
るＣＶＤシリコン酸化膜Ａ３１、ｎ＋拡散層３２．サイ
ドウオールを形成するＣＶＤシリコン酸化膜Ｂ３３を有
するＭＯＳトランジスタを形成する。
、シリコン基板２８上に、シリコン酸化膜２９、ポリシ
ンコン膜３０から成るゲート、ゲートと配線間を分離す
るＣＶＤシリコン酸化膜Ａ３１、ｎ＋拡散層３２．サイ
ドウオールを形成するＣＶＤシリコン酸化膜Ｂ３３を有
するＭＯＳトランジスタを形成する。
そして、第２図（ｂ）に示すように、ホトレジスト３４
によるパターンを形成した後、コンタクトポール３５の
部分のシリコン酸化膜２９をエツチングする。
によるパターンを形成した後、コンタクトポール３５の
部分のシリコン酸化膜２９をエツチングする。
次に、ホトレジスト３４を除去した後、第２図（Ｃ）に
示すように、ｎ＋拡散層３２の露出したコンタクトホー
ル３５にのみ、選択的にシリコンエピタキシャル成長層
３６を成長させ、コンタクトホール３６の段差を埋める
。
示すように、ｎ＋拡散層３２の露出したコンタクトホー
ル３５にのみ、選択的にシリコンエピタキシャル成長層
３６を成長させ、コンタクトホール３６の段差を埋める
。
そして、第２図（ｄ）に示すように、シリコン窒化膜３
７及びボロンリンガラス膜３８を堆積した後、第２図（
ｅ）に示すように熱処理を行い、ボロリンガラス膜３８
をリフローさせ平坦化を行う。このとき、ボロンリンガ
ラスＩ！１３８の下には、酸化阻止膜であるシリコン窒
化膜３７があるので、シリコンエピタキシャル成長層３
６、ポリシリコン膜３０、およびシリコン基板２８は酸
化されない。
７及びボロンリンガラス膜３８を堆積した後、第２図（
ｅ）に示すように熱処理を行い、ボロリンガラス膜３８
をリフローさせ平坦化を行う。このとき、ボロンリンガ
ラスＩ！１３８の下には、酸化阻止膜であるシリコン窒
化膜３７があるので、シリコンエピタキシャル成長層３
６、ポリシリコン膜３０、およびシリコン基板２８は酸
化されない。
次に、第２図（ｆ）に示すように、ボロンリンガラス膜
３８およびシリコン窒化膜３７を、シリコンエピタキシ
ャル成長層３６が現れるまでエツチングする。
３８およびシリコン窒化膜３７を、シリコンエピタキシ
ャル成長層３６が現れるまでエツチングする。
そして、第２図（ｇ）に示すように、シリサイド膜３９
を堆積するが、上述したように、コンタクトホール３５
の段差は、シリコンエピタキシャル成長層３６で埋めら
れているため、シリサイド膜３９を堆積した後の形状は
きわめて平坦となっており、後工程で層間絶縁膜を堆積
しても、膜厚の薄い部分及び段差の大きな部分は生じな
い。その結果、層間リークやショートは完全に防止でき
ている。
を堆積するが、上述したように、コンタクトホール３５
の段差は、シリコンエピタキシャル成長層３６で埋めら
れているため、シリサイド膜３９を堆積した後の形状は
きわめて平坦となっており、後工程で層間絶縁膜を堆積
しても、膜厚の薄い部分及び段差の大きな部分は生じな
い。その結果、層間リークやショートは完全に防止でき
ている。
なお、上述した第２の実施例においては、絶縁体膜とし
てボロンリンガラス膜３８を用いたが、ノンガラス膜を
用いた場合にも同様の効果が得られている。
てボロンリンガラス膜３８を用いたが、ノンガラス膜を
用いた場合にも同様の効果が得られている。
発明の詳細
な説明したように、本発明の製造方法によれば、層間絶
縁膜の平坦化が容易に行えるので、眉間リーク及びショ
ートが完全に防止でき、製品の歩留まりの向上を得るこ
とができた。
縁膜の平坦化が容易に行えるので、眉間リーク及びショ
ートが完全に防止でき、製品の歩留まりの向上を得るこ
とができた。
第１図の（ａ）から（ｉ）、および第２図の（ａ）から
（ｇ）は、それぞれ本発明の第１の実施例および第２の
実施例の製造方法に沿ったトランジスタ形成領域の製造
工程断面図、第３図は従来の製造方法によるコンタクト
形成領域の断面構成図である。 １・・・・・・シリコン基板、２・・・・・・シンコン
酸化膜、３・・・・・・ポリシリコン膜、４・・・・・
・ＣＶＤシリコン酸化膜Ａ、５・・・・・・ｎ＋拡散層
、６・・・・・・ＣＶＤシリコン酸化膜Ｂ、７・・・・
・・シリコン窒化膜、８・・・・・・ポリシリコン酸化
膜、９・・・・・・ボロンリンガラス膜、１０・・・・
・・ｎ＋ポリシリコン膜、１１・・・・・・シリサイド
膜、１２・・・・・・ＣＶＤシリコン酸化膜Ｃ１１３・
・・・・・シリコン基板、１４・・・・・・シリコン酸
化膜、１５・・・・・・ポリシリコン膜、１６・・・・
・・ＣＶＤシリコン酸化膜Ａ、１７・・・・・・ｎ＋拡
散層、１８・・・・・・ＣＶＤシリコン酸化膜Ｂ、１９
・・・・・・ホトレジスト、２０・・・・・・コンタク
トホール、２１・・・・・・シリコンエピタキシャル層
、２２・・・・・・シリコン窒化膜、２３・・・・・・
ポリシリコン膜、２４・・・・・・ボロンリンガラス膜
、２５・・・・・・ホトレジスト、２６・・・・・・ポ
リシリコン酸化膜、２７・・・・・・シリサイド膜。 代理人の氏名 弁理士 粟野重孝 ほか１名１図 第１図 第 第 図 図 ２７ シリすイド庸 第 図 礪 図
（ｇ）は、それぞれ本発明の第１の実施例および第２の
実施例の製造方法に沿ったトランジスタ形成領域の製造
工程断面図、第３図は従来の製造方法によるコンタクト
形成領域の断面構成図である。 １・・・・・・シリコン基板、２・・・・・・シンコン
酸化膜、３・・・・・・ポリシリコン膜、４・・・・・
・ＣＶＤシリコン酸化膜Ａ、５・・・・・・ｎ＋拡散層
、６・・・・・・ＣＶＤシリコン酸化膜Ｂ、７・・・・
・・シリコン窒化膜、８・・・・・・ポリシリコン酸化
膜、９・・・・・・ボロンリンガラス膜、１０・・・・
・・ｎ＋ポリシリコン膜、１１・・・・・・シリサイド
膜、１２・・・・・・ＣＶＤシリコン酸化膜Ｃ１１３・
・・・・・シリコン基板、１４・・・・・・シリコン酸
化膜、１５・・・・・・ポリシリコン膜、１６・・・・
・・ＣＶＤシリコン酸化膜Ａ、１７・・・・・・ｎ＋拡
散層、１８・・・・・・ＣＶＤシリコン酸化膜Ｂ、１９
・・・・・・ホトレジスト、２０・・・・・・コンタク
トホール、２１・・・・・・シリコンエピタキシャル層
、２２・・・・・・シリコン窒化膜、２３・・・・・・
ポリシリコン膜、２４・・・・・・ボロンリンガラス膜
、２５・・・・・・ホトレジスト、２６・・・・・・ポ
リシリコン酸化膜、２７・・・・・・シリサイド膜。 代理人の氏名 弁理士 粟野重孝 ほか１名１図 第１図 第 第 図 図 ２７ シリすイド庸 第 図 礪 図
Claims (2)
- （１）コンタクトホールに、選択的にシリコンエピタキ
シャル成長する工程と、酸化阻止膜、半導体膜、絶縁体
膜を堆積する工程と、前記半導体体膜をストッパーとし
て前記絶縁体膜の所定の箇所をエッチングする工程と、
前記絶縁体膜をマスクとし、前記半導体膜をエッチング
する工程と、酸化性雰囲気で熱処理することによって前
記絶縁膜をリフローすると同時に前記半導体膜を酸化す
る工程と、前記酸化阻止膜をエッチングする工程を備え
たことを特徴とする半導体装置の製造方法。 - （２）コンタクトホールに、選択的にシリコンエピタキ
シャル成長する工程と、酸化阻止膜および絶縁体膜を堆
積する工程と、熱処理することによって前記絶縁体膜を
リフローする工程と、前記絶縁体膜および前記酸化阻止
膜をエッチングする工程とを備えたことを特徴とする半
導体装置の製造方
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63185961A JPH0235718A (ja) | 1988-07-26 | 1988-07-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63185961A JPH0235718A (ja) | 1988-07-26 | 1988-07-26 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0235718A true JPH0235718A (ja) | 1990-02-06 |
Family
ID=16179907
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63185961A Pending JPH0235718A (ja) | 1988-07-26 | 1988-07-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0235718A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5100838A (en) * | 1990-10-04 | 1992-03-31 | Micron Technology, Inc. | Method for forming self-aligned conducting pillars in an (IC) fabrication process |
| KR100369865B1 (ko) * | 2000-12-29 | 2003-01-30 | 주식회사 하이닉스반도체 | 플러그 형성 방법 |
-
1988
- 1988-07-26 JP JP63185961A patent/JPH0235718A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5100838A (en) * | 1990-10-04 | 1992-03-31 | Micron Technology, Inc. | Method for forming self-aligned conducting pillars in an (IC) fabrication process |
| KR100369865B1 (ko) * | 2000-12-29 | 2003-01-30 | 주식회사 하이닉스반도체 | 플러그 형성 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3860672B2 (ja) | トランジスタの製造方法およびその製造方法によって製造されたトランジスタ | |
| EP0083089B1 (en) | Process for forming self-aligned metallization patterns for semiconductor devices | |
| JPH0210850A (ja) | 半導体装置の製造方法 | |
| JPS63193562A (ja) | バイポ−ラトランジスタの製造方法 | |
| JPS62293761A (ja) | 半導体装置の製造方法 | |
| JPH0235718A (ja) | 半導体装置の製造方法 | |
| EP0126292A1 (en) | Semiconductor device having an element isolation layer and method of manufacturing the same | |
| US20170110460A1 (en) | Metal strap for dram/finfet combination | |
| JP2007527617A (ja) | 集積回路技術における超均一シリサイド | |
| JPH01307241A (ja) | 半導体装置の製造方法 | |
| JP3125429B2 (ja) | 半導体装置及びその製造方法 | |
| KR930008885B1 (ko) | 씨모스 인버터 구조 및 그 제조방법 | |
| JPH01302838A (ja) | 半導体装置およびその製造方法 | |
| JPS62224077A (ja) | 半導体集積回路装置 | |
| JP2007518274A (ja) | 集積回路技術における低応力の側壁スペーサ | |
| KR0171978B1 (ko) | 반도체 소자의 제조방법 | |
| JP3309995B2 (ja) | 半導体装置 | |
| JP2659798B2 (ja) | 半導体装置 | |
| JPH04299531A (ja) | 半導体基板の製造方法 | |
| JPH05347353A (ja) | 半導体装置の製造方法 | |
| JPH0870038A (ja) | 半導体装置の製造方法 | |
| JPH05102145A (ja) | ポリシリコン配線の形成方法 | |
| JPH0582071B2 (ja) | ||
| JPS6181653A (ja) | 半導体装置の自己整合誘電体分離方法 | |
| JPS63205953A (ja) | 半導体装置の製造方法 |