JPH0235692A - 電気的に書換え可能な不揮発性半導体メモリ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は電気的に書換え可能な不運ｆ？ｉ性半導体メ
モリに関し、特にメモリトランジスタのしきい値電圧の
低下による読出しマージンの減少を防止したものに関す
る。

〔従来の技術〕

第３図はよりＢＣＣＤｉｇｅｓｔ　ｏｆ　Ｔｅｃｈｎｉ
ｃａｌ　Ｐａｐｅｒｓ。

ｐ　１４４〜１４５　、　Ｔｈｕｒｓｄａｙ、　Ｆｅｂ
ｒｕａｎｙ　２３　、１９８４　で発表された電気的に
香換え可能な不揮侘注半４体メモ　リ　（Ｅｌｅｃｔｒ
ｉｃａｌｌｙ　　Ｋｒａｓａｂｌｓ　　Ｐｒｏｇｒａｍ
ｍａｂｌｅ　　ＲｅａｄＯｎｌｙ　Ｍｅｍｏｒ７　ｍ以
下ＥＩＰＲＯＭと称す）の安部構成を示す図であるり 図において、（１）はメモリセル、（２）はメモリセル
（１）から読出された記憶（８号を差動的に増幅する差
動増幅器、（３）　、　（４）は下記各ビット線への電
圧供給用入力端子であシ、所定のタイミングに従い接続
される電圧供給回路（図示せず）から所定の電圧が供給
される。Ｑ＋＋Ｑｚはｎチャンネル型電界効果トランジ
スタ（以下、ｎ−ＦＩＴと称す）よりなる選択トランジ
スタ、Ｍｌ、Ｍ２はＦＩ、　ＯＴ　ＯＸ　（ＦＩＯａｔ
ｉｎｇＧａｔｅ　Ｔｕｎｎｅｌ　０ｘｉｄｅ　）型の二
重ゲートを有するメモリトランジスタ、　Ｍｌ、Ｆｅ２
はそれぞれメモリトランジスタＭＩ　＋　Ｍｌのフロー
ティングゲートであり、各ドレインとの間に形成されて
いる１００　Ａ程度の薄い酸化膜の層を介して両者間Ｋ
　ＩＯＭＶ／ａｍ程度の電界を印加することＫより、電
子をトンネリングさせてその注入／放出がなされる。Ｑ
３＋Ｑ４はｎ−ＦＥＴよりなるソース線選択トランジス
ター　Ｑｓ＋Ｑａはｎ−ＦＩＴよりなるダイオード接続
された負荷トランジスタ、ＢＬ、Ｂ’Ｌはビット線、Ｗ
Ｌは選択トランジスタＱ　１＊　Ｑ　２のゲート選択信
号を伝達するワード線、０ＧＬＶｉメモリトランジスタ
Ｍｌ　、Ｍｌにデータの書込み、読出しを行なわせるた
めのゲート電圧を供給するコントロールゲート線、ＢＬ
ｄソース線選択トランジスタＱ３１Ｑ４のゲート選択信
号を伝達するソース線選択信号線、ＧＮＤは接地線であ
り、ビットＭＤＩ、は負荷トランジスタＱ５を介して入
力端子（３）　Ｋ　、　ビット線ＢＬは負荷トランジス
タＱ６を介して入力端子（４）にそれぞれ接続されてお
り、また、ビット線ＢＬと接地＠　ＧＮＤ間には選択ト
ランジスタ化１１メモリトランジスタＭｌ及びソース線
選択トランジスタＱ３が、ビットＭＤＩ、と接地！ＩＧ
ＮＤ間には選択トランジスタＱｚ＋メモリトフンジヌタ
Ｍ２及びソース線選択トランジスタＱ４がそれぞれ直列
に接続されている。

更に具体的には、選択トランジスタＱ＋、Ｑ２［−すれ
ぞれドレインがビット線ＢＬ　、　ＢＬへ、ゲートが共
にワード線ＷＬヘ　ソースがそれぞれメモリトランジス
タ”Ｉ＋’２のドレインへ接続され、メモリトラフ　！
／　ス６’　Ｊ謙２はゲートか共にコントロールケー）
１ｉＣＧＬへ、ソースがそれぞれソース線選択トランジ
スタＱ　ｓ　＋　Ｑ　４のドレインへ接続され、ソース
線選択トランジスタＱｓ　、Ｑ４はゲートが共にソース
線選択信号線ＳＬへ、ソースが共に接地線ＧＮＤへ接続
されており、選択トランジスタＱｌ　、Ｑｋ２及びメモ
リトランジスタＭｌ　、Ｍｌの４素子によりメモＩＪ　
セＡ／（１）を構成している。

Ｋ接続されており、該増幅器（２）においてビット線Ｂ
Ｌ、ＢＬ間の電位差をセンスすることにより記憶データ
の読出しが行なわれる。

−ｔうして、メモリセル（１）へのデータの書込みは、
メモリトランジスタＭｌ　、Ｍｌへ互に相補なデータを
記憶させることによってなされ、消去とプログラムの２
サイクルからなる。

以下、これらのサイクルと書込まれたデータの読出しく
ついて説明する。

（ａ）　　消去サイケ／Ｌ／： 消去時忙は、まずソース線選択信号線ＢＬ及び選択され
たワード線ＷＬが共にゝ１Ｈ“レベルトサれる。そのし
て、この状態でビット線“百Ｔ、ＢＬは共に入力端子（
３）　、　（４）を介して接地され、コントロールゲー
）ＭＣＧＬＫ高電圧が印加される。

そうすると、ソース線選択トランジスタＱ、３１　Ｑ　
４及び選択トランジスタＱＩＩＱ２がＯＮとなってメモ
リトランジスタ”　Ｉ　＋　Ｍｌのソース、ドレインは
共に接地状態となり、メモリトランジスタＭ、、Ｍ２　
（２）　）’レインからフローティングゲー）　ＦＧＩ
、Ｆｅ２　Ｋ′ｖＬ子がトンネルして蓄積され、そのし
きいｌｉ！！王が高くなる。これが消去状態に対応する
。

（ｂ）　　ブログフふサイクル： 消去サイクルの後プログラムサイクルに移り、まず、ソ
ース線選択信号ＭＩＳＬがゝＩＬ”レベルにされてソー
ス線選択トランジスタＱ３１Ｑ４がＯＦＦとなす、メモ
リトランジスタＭ１　＋　’　２のソースはフローティ
ング状態となる。そうして、この状態でコントロールゲ
ート線ＯＧＬが接地され、メモリセル（１）の書込みデ
ータが”１”の場合にはビット線ＢＬＫ、メモリセル（
１）の書込みデータがゝゝ０”の場合にはビット線ＢＬ
にそれぞれ高電圧が印加される。そうすると、高電圧が
印加された方のメモリトランジスタＭ１又はＭｌのフロ
ーティングゲートＩＦＧＩ又ｔｉＦＧ２から電子がその
ドレインへ引抜かれ、メモリセル（１）の書込みデータ
が＊　１／／の場合にはメモリトランジスタＭ１のしき
い値電圧へメモリセ／ｌ’　（１）の書込みデータがゝ
′０“の場合にはメモリトランジスタＭ２のしきい値電
圧がそれぞれ低く々る。この状態がプログラム状態に対
応する。

つまり、メモリセル（１）の書込みデータが＋Ａ１〃の
場合にはメモリトランジスタＭｌはプログラム状Ｘ。

メモリトランジスタＭｚＦｉ消去状態となり、書込みデ
ータがゝ１０“の場合には逆にメそりトランジスタＭ】
が消去状態メモリトランジスタＭ２がプログラム状態と
なる。

（Ｃ）　　読出し： メモリセル（１）に書込まれたデータを読出すＫは、ま
ス、ヒツト線ＢＬ、ＢＬが負荷トランジスタＱｓ　＋Ｑ
ａを介してそれぞれ電源電圧ｖ０゜−Ｖｔｈ　（負荷ト
ランジスタＱｓ＋Ｑａのしきい値電圧）までプリチャー
ジされる。

このとき、ソース線選択信号線ＳＬは′ＡＨ“レベルに
され、コントロールゲート線０ＧＬＫはメモリトランジ
スタ”　＋　＋　”　２が消去状１１にあるときのしき
い値電圧とプログラム状態にあるときのしきい値電圧と
の中間の電圧（例えばＯＶ）が印加され１選択されたワ
ード線Ｗ、Ｌがゝ′Ｈ″レベルに立上げられる０ この状態で、メモリ七ＩＬ／（１）の書込みデータがゝ
′１“の場合にはメモリトランジスタＭ１のシキい値電
圧がコントロールゲート線ＯＧＬの電位よ）も低いので
、メモリトランジスタＭ１がＯＮとなってビット線ＢＬ
の電位が接地線ＧＮＤのＶぺＶに低下する。一方、この
ときのメモリトランジスタＭ２のしきい値電圧はコント
ロールゲート線ＣＧＬの電位よりも高いので、メモリト
ランジスタＭ２はＯＦＦ状態のままとなりビット線ＢＬ
の電位は変化しない０ そうして、このようにして生じたピットＭＢＬ。

ＢＬ間の電位差を差動増幅器（２）によりセンスするこ
とＫよって、メモリセル（１）からのデータの読出しが
なされる。

なお、メモリ七Ａ／　（１）の書込みデータゝゝ０“を
胱出す場合も上記と同様にしてなされる。

〔発明が解決しようとする課題〕 従来のＥ！Ｋｌ’ＲＯＭは上記のように構成され、メモ
リセル（１）の書込みデータを読出す際には、消去状態
にあるメモリトランジスタＭ１又はＭ２のｉレインの電
位はほぼプリチャージ電圧（ＶＯｏ−Ｖｔｈ　）となり
、プログラム状態にあるメモリトランジスタＭｌ又はＭ
２のドレインの電位は接地線ＧＮＤレベルとなる。この
ため、プログラム状態にあるメモリトランジスタＭ１又
ハＭ２のドレインとコントロールゲート線ＯＧＬ間には
電位差が生じないのでドレインとフローテイングゲー）
ＦＥｔｌ又ｕ　７０２間での電子の移動もなく、シきい
値電圧も変化しない。

ところが、消去状態にあるメモリトランジスタＭｌ又は
Ｍ２では、コントロールゲート線ＣＧＬの電圧がほぼＯ
Ｖであるのに対してドレインにはプリチャージ電圧（ｖ
ｏ。−Ｖｔｈ）が印加されるので、この電位差によりフ
ローティングゲートＦＧＩ又はＦｅ２に蓄積されていた
電子が僅かずつドレインへ引抜かれることとなる０ このため、記憶データの読出し回数が増えて弓抜かれた
電子の量が増加すると、消去状態にあるメモリトランジ
スタＭ、又はＭ２のしきい値電圧が低下して、読出しの
ための設定値に対するマージンが減少するだけでなく、
場合によっては誤り読出しが発生する等の問題点があっ
た。

この発明は上記のような問題点を解決するためになされ
たもので、記憶データの読出しを繰返しても読出しマー
ジンが減少せず、読出し誤りを生じることのないＥＥＰ
ＲＯＭ　ｆ得ることを目的とする０ｃｍ題を解決するた
めの手段〕 上記目的を達成するため、この発明においてはフローテ
ィングゲートに電子をトンネリングさせて注入／放出す
ることにより、不揮帛で互に相補なデータを記憶するメ
モリトランジスタ対′ｆ！：＋ｉ　、ｔたメモリセルを
複数配列してなるＥＥＦＲＯＭにおいテ、上記メモリセ
ルの記憶データを読出すとき。

上記メモリトランジスタ対の各トンネリングが生じる側
に、土肥メモリトフンジスタ対のりち電子が注入されて
いる側のフローティングゲートの電位と同等以下の電圧
を供給する第１の電圧印加手段と、上記メモリトランジ
スタ対の各トンネリングを生じない側に上記各トンネリ
ングが生じる側へ供給される電圧よりも高い電圧を供給
する第２の電圧印加手段とを設けたものである。

〔作用〕

この発明のＫＢＦＲＯＭにおいては、メモリ七ｌしの記
憶データを読出す際、プログラム状態にあるメモリトラ
ンジスタは常時ＯＮとなっているため、対応するビット
線は第２の電圧印加手段により充電されて所定の電位に
上昇するが、消去状態にあるメモリトランジスタは常時
ＯＦＦとなっているため、対応するビット線の電位は上
昇せず、これら両ビット線の電位差がセンスされてデー
タの読出しが行なわれる。

コノトキ、消去状態にあるメモリトランジスタのトンネ
リングが生じる側の電位は、第１の電圧印加手段により
、そのフローティングゲートの電位と同等以下にされる
ので、フローティングゲートに蓄積されている電子が弓
抜かれることはない。

〔実施例〕

＠１図はこの発明の一実施例におけるＥＫＦＲＯＭの要
部構成を示す図であり、図中、同一符号Ｖｉ第３図の従
来例におけるものと相当のものである。

図において、ＲＬＦｉ読出し電圧線であり、ソース線選
択トランジスタＱ３　、Ｑ４のソースが接続されており
、記憶データの続出し時ＫＶｉ、読出し電圧線ＲＬから
′ｌＨ”　レベルの読出し電圧が供給される〇したがっ
て、この場合にはピッ）ＭＢＬ、ＢＬをプリチャージす
るための負荷トランジスタＱ５＋Ｑ６は不要となる。

上記のように構成されたＥＫＦＲＯＭにおいて、メモリ
セル（１）へのデータの書込み（消去・プログラム両サ
イクルよりなる）に際しては、ソース線選択信号線ＳＬ
がゝＸＬ“レベルとされてソース線選択トランジスタＱ
ａ、Ｑ４７５Ｅ　ＯＦＦ　Ｌ、メモリトランジスタＪ、
Ｍ２のソースが各サイクル中常にフローティング状観と
される以外は従来技術の動作で説明したものと同様であ
る。

記憶データを読出すときには、まず、ビット線ＢＬ　、
　ＢＩ、が入力端子（３）　、　（４）に接続される電
圧供給回路（図示せず）Ｋより接地レベルにリセットさ
れる。

次に、ソース線選択覆号線ＳＬがゞゝＨＩＬ　　レベル
とされ、コントローＭゲート線ＣＧＬＫＶｉメモリトラ
ンジスタＭ】又はＭ２が消去状態にあるときのしきい値
電圧とプログラム状態にあるときのしきい値電圧との中
間の電圧（例えばＯＶ）が印加され、選択されたワード
線ＷＬがゝゝ■“レベルに立上ケラれる。

この状態で、メモリセル（１）にゝ１１　／／が書込ま
れている場合には、メモリトランジスタＭ、は常ｌｌ０
Ｎ状轢にあるため、ピッ）ＭＢＬＫは読出し電圧が供給
されてその電位が上昇する。このとき、メモリトランジ
スタＭ２は常時ＯＦＦ状轢にあるためビットｖＡＢＬＫ
は読出し電圧が供給されず、その電位は接地電位のまま
である。

このようＫして生じたビット８１ｊＢＬ、ＢＬ間の電位
差が差動増幅器（２）　Ｋよってセンスされ、記憶デー
タの胱出しがなされる。

なか、メモリセル（１）　Ｋ　’ゝ０”が書込まれてい
る場合の記憶データの読出しも上記と同様にしてなされ
る。

上記のように、この発明においてはメモリセル（１）の
記憶データを読み出すとき、消去状態にあるメモリトラ
ンジスタＭ、又はＭ２のドレインに１ｔ−ｔの７０−テ
イングゲー）ＦＧＩ又はＦｅ２の電位よりも低Ｉｎ［圧
が印加されるので、フローティングゲート？Ｇｌ又はＦ
′Ｇ２に蓄積されている電子がトレインへ引抜かれるこ
とはない。

第２図はこの発明の他の実施例における］！１！；ＦＲ
ＯＭの要部構成を示す図である。図において、Ｑ７はｎ
　−ＦＩＴ　　よりなるソース線選択トランジスタであ
シ、第１図におけるソース線選択トランジスタＱ３＋Ｑ
４を１個Ｋまとめて共用するようにしたものである。

即チ、ソーヌ線選択トランジスタＱ７のゲートはソース
線選択信号＠ｓＬへ、ソースは続出し電圧線ＲＬへ、ド
レインはメモリトランジスタＭｌ　、Ｍ２（７）／−ス
へそれぞれ接続されている。

なお、この場合には、上記ＥＥＦＲＯＭを構成するトラ
ンジスタの数を低減できる効果があることはいうまでも
ない。

なお、上記実施例においては、メモＩＪ　）ランシスタ
Ｍｌ　、Ｍ２のフローティングゲートＦ’Ｇ、、ＦＧ２
とそれぞれのドレインとの間で電子をトンネリングさせ
るものを示したが、それぞれのソースとの闇でトンネリ
ングさせるものであってもよい。

また、メモリセ／Ｌ／（１）の記憶データを読出すとき
、ピッ）ＭＢＬ、ＢＬが接地レベルにリセットされ、コ
ントロールゲート線ＯＧＬにはメモリトランジスタＭ１
又はＭｌが消去状態にあるときのしきい＠電圧とプログ
ラム状態にあるときのしきい値電圧との中間の電圧（例
えばＯＶ）が印加されるものを示したが、要は、フロー
テイングゲー）Ｆ’ＧＩ、Ｆ’Ｇ２との間で電子のトン
ネリングが生じる側（ドレイン又はソース）の電位を消
去状態にあるメモリトランジスタＭ１又ＶｉＭ２のフロ
ーティングゲー）ＦＧＩ又はＦ’Ｇ２の電位と同等以下
とする電圧が入力端子（３）。

（４）　Ｋ印加されるものであればフローテイングゲー
）ＦＧＩ又はＦ’０２に＄積された電子が引抜かれるこ
とはない。

〔発明の効果〕

この発明においては上記のように、メモリセルの記憶デ
ータを続出すとき、消去状態にあるメモリトランジスタ
の電子のトンネリングが生じる側の電位が、＠１の電圧
印加手段によりフローティングゲートの電位と同等以下
にされるので、フローテイングゲー）Ｋ蓄積されている
電子が引抜かれることがない。このため、記憶データの
読出しが繰返されても読出しマージンが減少せず、読出
し誤りを生じることのないＥｉＫＦＲＯＭが得られると
いう効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例におけるＫＥＦＲＯＭの要
部構成を示す図％に２図はこの発明の他の実施例におけ
るＫＫＰＲＯＭの要部構成を示す図、第３図は従来のＥ
ＫＦＲＯＭの要部構成を示す図である０（１）はメモリ
セル、（３）　、　（４）は入力端子、　Ｍｌ、Ｍｌは
メモリトランジスタ、　　ＦＧｌｌＦＧ２　ｕフローテ
ィングケート、ＲＬ＃ｉ読出しＩＥ　ａＥ　Ｊｉｌ！　
０なお、各図中、同一符号は同−又は相当のものを示す
。

Claims (1)

【特許請求の範囲】
1. （１）フローティングゲートに電子をトンネリングさせ
   て注入／放出することにより、不揮発で互に相補なデー
   タを記憶するメモリトランジスタ対を備えたメモリセル
   を複数配列してなる電気的に書換え可能な不揮発性半導
   体メモリにおいて、上記メモリセルの記憶データを読出
   すとき、上記メモリトランジスタ対の各トンネリングが
   生じる側に上記メモリトランジスタ対のうち電子が注入
   されている側のフローティングゲートの電位と同等以下
   の電圧を供給する第１の電圧印加手段と、上記メモリト
   ランジスタ対の各トンネリングを生じない側に上記各ト
   ンネリングが生じる側へ供給される電圧よりも高い電圧
   を供給する第２の電圧印加手段とが備えられていること
   を特徴とする電気的に書換え可能な不揮発性半導体メモ
   リ。