JPH0235494A - 表示パネル駆動回路における階調パルス発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明は液晶表示パネル等を駆動する際に用いられる
表示パネル駆動回路に係り、特に、これらの表示パネル
を階調駆動する場合に用いて好適な階調パルス発生回路
に関する。

「従来の技術」 周知のように、液晶表示パネルを階調駆動する場合は、
表示パネル駆動回路中に階調パルス発生回路が設けられ
る。この階調パルス発生回路は、表示データに対応する
幅のパルス信号を発生し、交流駆動部へ出力する。交流
駆動部はこのパルス信号に対応する交流駆動信号を発生
し、表示パネルの線状電極を駆動する。

第１３図は、従来の階調パルス発生回路から出力される
階調パルスを示す図である。この図に示すように、表示
データが０．１・・・・・Ｍと順次大きくなるにしたが
って、パルス幅Ｔが順次大きくなる。

「発明が解決しようとする課題」 ところで、上述した従来の階調パルス発生回路は、特に
、゛表示データが最大の場合に第１３図に符号Ａを付し
て示す幅の狭いパルス、すなわち、高周波成分が発生し
、これが交流駆動部に悪影響を与え、表示状態を悪化さ
せる問題があった。具体的には、線状電極を駆動する駆
動信号の周波数が高くなると、駆動波形になまりが発生
ずるが、液晶表示パネルのインピーダンスが高いため、
縦電極駆動ＩＣに近い部分（パネル上部あるいは下部）
と遠い部分（パネル中央部）とで駆動波形のなまり方が
異なってき、このため、パネルの上下方向に表示むらが
発生する。また、駆動信号の周波数が高くなると、クト
ストークが発生し、これによって本来の表示とわずかで
はあるが異なる状態で表示が行なわれる。例えば、表示
パネルの上下方向において、白の画像と白の画像との間
に黒の画像があるような場合、クトストークによって黒
の画像がわずかに白っぽくなり、また、駆動ＩＣに近い
白画像と遠い白画像との間に色差が発生する。

この発明はこのような事情に鑑み、表示データが最大の
場合においても高周波成分を発生することがない階調パ
ルス発生回路を提供することを目的とする。

「課題を解決するための手段」 この発明は、表示パネルに形成された線状電極を表示デ
ータに対応する階調で駆動する表示パネル駆動回路にお
いて、フリップフロップと、予め決められたタイミング
で発生するタイミング信号をカウントするカウンタと、
！ラインの表示期間の開始時点において、前記表示デー
タが最大階調を示すデータであった場合は前記フリップ
フロップをセットし、前記表示データが最大階調を示す
データ以外のデータであった場合は前記フリップフロッ
プをリセットする回路と、前記表示データと前記カウン
タの出力が一致した場合に前記フリップフロップをセッ
トするセット回路とを有し、前記フリップフロップの出
力を階調パルスとして出力することを特徴としている。

「作用」 この発明によれば、表示データか最大階調を示すデータ
であった場合に、階調パルスを出力するフリップフロッ
プのリセットが行なわれない。この結果、１回前の階調
パルスと今回の階調パルスとが連続し、これにより、幅
の狭いパルスが発生することがない。

「実施例」 以下、この発明の一実施例による階調パルス発生回路を
適用したデイスプレィシステムの構成を、図面を参照し
て説明する。

第１図は同デイスプレィシステムの全体構成を示すブロ
ック図である。この図に示すデイスプレィシステムは、
液晶表示パネル２３によって白／黒４階調の画像表示を
行うシステムであるが、モニタ用のカラーＣＲＴ表示装
置９も接続することができるようになっている。そして
、各種のタイミング信号は、ＣＲＴ表示装置９のための
タイミング信号、すなわち、ドブトクロックＤＣ１水平
同期信号ＨＳ　Ｙ　Ｎ等が基準となっており、例えば液
晶表示パネル２３の駆動回路において使用されるロード
パルスＬＰは水平同期信号ＨＳ　Ｙ　Ｎが兼用される。

また、ＶＲＡＭ（ビデオＩ”ｔＡＭ）４内には、表示デ
ータがカラーコードによって記憶されている。

（Ａ）システム部ＳＹ 第１図に示すデイスプレィシステムは太き（分けると、
システム部ＳＹとパネルユニットＰＹとに分けられる。

まず、システム部ＳＹについて説明する。符号１はＣＰ
Ｕ（中央処理装置）、２はＣＰＵＩにおいて用いられる
プログラムが記（鼠されたＲＯＭおよびデータ記憶用の
ＲＡＭからなるメモリ、３は表示コントローラ、４はＶ
ＲＡＭ（ビデオＲＡＭ）、５はタイミング信号発生回路
である。ＣＰＵＩは表示ドツト対応のカラーコード（８
ビツト）をパスラインＢ１を介して表示コントローラ３
へ出力する。表示コントローラ３は、供給されたカラー
コードをＶＲＡＭ４に書き込み、また、ＶＲＡＭｄ内の
カラーコードをタイミング信号発生回路５から出力され
るドツトクロックのタイミングで順次読み出し、ルック
アップテーブル６へ出力する。タイミング信号発生回路
５は、上述したドツトクロックその他各種のタイミング
信号を発生し、各部へ出力する。ルックアップテーブル
６は表示コントローラ３から出力される表示ドツト対応
のカラーコードをＲ（赤）データ、Ｇ（緑）データ、Ｂ
（青）データ（各４ビツト）に変換し、ＤＡＣ（ディジ
タル／アナログコンバータ）７および階調データ形成回
路８へ出力する。ＤＡＣ７は、ルックアップテーブル６
から出力されたＲ、Ｇ、Ｂデータをそれぞれアナログカ
ラー信号に変換し、ＣＲＴ表示装置９へ出力する。この
カラー信号によってＣＲＴ表示装置９の表示画面にカラ
ー画像表示が行なわれる。

他方、階調データ形成回路８は、Ｒ，ＣＢデータ（１２
ビツト）をモノクロ表示における階調を表す２ビツトの
表示データに変換し、この表示データを４ビツト分まと
めて８ビツトの表示データＶＤＯ〜７としてインターフ
ェイス回路１０へ出力する。（なお、表示パネル２３が
カラー液晶表示パネルであった場合、この階調データ形
成回路８は、Ｒ，Ｇ、Ｂデータを各々４階調を表示する
２ビツトのデータに変換し、このデータを８ビット単位
で、言い替えれば、４／３ドツト分まとめて、表示デー
タＶＤＯ〜７としてインタフェイス回路１０へ出力する
。） 第２図はインターフェイス回路１０の構成を示す回路図
であり、また、第３図は同インターフェイス回路１０の
動作を示すタイミングチャートである。第２図において
、１２は８ビツトのレジスタであり、タイミング信号発
生回路５から出力される第１転送りロックＴＣＫの立ち
上がりにおいて表示データＶＤＯ〜７を読み込み、ドラ
イバ１３へ出力する。なお、第１転送りロックＴＣＫは
ドツトクロックに同期し、その周波数がドツトクロック
の周波数の１／４のクロックパルスである。

ドライバ１３はレジスタ１２から出力される表示データ
を駆動し、表示データＴＤＯ〜７として出力する。タイ
ミング信号Ｄ　Ｔ　Ｍ　Ｇは、Ｃｒ（Ｔ表示装置９のド
ツト表示が行なわれるタイミングにおいて“１”となる
デイスプレィタイミング信号であり、オアゲート１４を
介してＤ−ＦＦ（デイレイフリップフロップ）１５のデ
ータ入力端りへ供給される。

Ｄ−ＦＦ’　ｌ　５は、第１転送りロックＴＣＫの立ち
上がりにおいてオアゲート１４の出力を読み込むフリッ
プフロップであり、水平同期信号ＨＳ　ＹＮによってリ
セットされる。このＤ−Ｆ’Ｆ　ｌ　４の出力信号ＤＴ
Ｍは、デイスプレィタイミング信号ＤＴＩＭが“１“と
なった後、第１転送りロックＴＣＫの最初の立ち上がり
において“ｌ”となり、水平同期信号ＨＳ　Ｙ　Ｎの立
ち上がりにおいて°０”に戻る（第３図）。【６はアン
ドゲート、１７はＤ−ＦＦであり、このＤ−ＦＦ　１７
はインバータＩ８の立ち上がり、すなわち、第１転送り
ロックＴＣＫの立ち下がりにおいてアンドゲート■６の
出力を読み込み、また、水平同期信号ＨＳ　Ｙ　Ｎによ
りてリセットされる。また、Ｄ−ＦＦ　１７の出力端Ｑ
の信号がアンドゲート１６を介してＤ−ＦＦ　Ｉ７の入
力端りへ供給されている。この結果、信号ＤＴＭが“１
”の場合にＤ−ＦＦ　ｌ　７かトリガフリップフロップ
として動作し、第１転送りロックＴＣＫの立ち下かり毎
に出力端Ｑ、Ｑの信号が反転する。このＤ−ＦＦ　ｌ　
７の出力端Ｑ、Ｑの信号は各々、ドライバ１９によって
駆動され、第２転送りロックＳＣＥ、ＳＣＯとして出力
される。

しかして、上述したことから明らかなように、第２転送
りロックＳＣＥ、ＳＣＯは各々、第１耘送りロックＴＣ
Ｋの１／２の周波数のクロックパルスであり、互いに位
相が１８０°ずれており、また、デイスプレィタイミン
グ信号ＤＴＩＭが立ち上った後出力され、次の水平同期
信号ＨＳ　Ｙ　Ｎの立ち上がりにおいてＯＦＦとなる。

また、第３図から明らかなように、第２転送りロックＳ
ＣＥの立ち上がりは、表示データＴＤＯ〜７の第０第２
・・・・・番目の出力タイミングの中央となり、第２耘
送りロックＳＣＯの立ち上がりは表示データＴＤＯ〜７
の第１．第３・・・・・・番目の出力タイミングの中央
となる。

（Ｂ）パネルユニットＰＹ 第１図に示す符号ＰＹは一体的に構成されたパネルユニ
ットであり、液晶表示パネル２３と、この表示パネル２
３のコモン電極（横電極）を駆動するコモンドライバユ
ニット２４と、表示パネル２３のセグメント電極（縦？
Ｉｌｔ極）を駆動するセグメントドライバユニット２５
と、　インターフェイス回路１０から出力される表示デ
ータＴＤＯ〜７を１６ビツトの表示データＤＯＯ〜１５
に変換するパラレルコンバータ２６とから構成されてい
る。

（１）表示パネル２３ 表示パネル２３は、セグメント電極が６４０本コモン電
極が４８０本の液晶パネル（６４０ｘ４８０ドツト）で
あり、駆動上は第４図または第５図に示すように上画面
２３ａと下画面２３ｂに分割され、２パネルとして駆動
される。（なお、この表示パネル２３がカラー液晶表示
パネルの場合は、Ｒ、Ｇ　、Ｈに対応して横方向のドツ
ト数が３倍となり、したがって、セグメント電極が６４
０Ｘ３本となる。） （２）コモンドライバユニット２４ コモンドライバユニツト２４は第５図に示すように４ｇ
のコモンドライバ２４ａ〜２４ｄによって構成されてい
る。コモンドライノ（２４ａ、２４ｃｌよ各々、１６０
個のフリップフロップをシリーズ接続したシフトレジス
タと、各フリップフロップの出力が”ｌ”の時、対応す
るコモン電極を交流駆動する交流駆動回路とから構成さ
れている。そして、各々のデータ入力端子ＤＩには垂直
同期信号ＶＳＹＮが印加され、各々のクロック端子ＯＫ
には水平同期信号ＨＳＹＮが印加されている。また、最
後のフリップフロップの出力信号が端子ＤＯ力１ら出力
されるようになっている。また、コモンドライ／（２４
ｂ、２４ｄは各々８０個のフリップフロップをシリーズ
接続したシフトレジスタと交流駆動回路とから構成され
、各々のデータ入力端子Ｄｉにはコモンドライバ２４ａ
、２４ｃの端子Ｄｏの信号が印加され、各々のクロック
端子ＧＫには水平同期信号Ｈ３ＹＮが印加されている。

しかして、垂直同期信号Ｖ　Ｓ　Ｙ　’Ｎが“１”とな
った時点において水平同期信号ＨＳ　Ｙ　Ｎが立ち上が
ると（第１１図参照）、コモンドライバ２４ａ、２４Ｃ
の最初のフリップフロップに“１°が読み込まれ、これ
により主画面２３ａ、下画面２３ｂの各第０行目（最上
行）のコモン？Ｉｔ極が駆動される。次に、水平同期信
号）（ＳＹＮが再び立ち上がると、最初のフリップフロ
ップに読み込まれていた“１“が次のフリップフロップ
にシフトされ、次のフリップフロップの出力が“ｌ”と
なり、上画面２３ａ９下画面２３ｂの各第１行目のコモ
ン電極が駆動される。

以下、水平同期信号ＨＳ　Ｙ　Ｎが立ち上がる毎に、主
画面２３ａ、下画面２３ｂの第２行目、第３行目・・・
・・・のコモン電極が順次駆動される。そして、主画面
２３ａ、下画面２３ｂの第２３９行目のコモン電極が駆
動されると、次に再び垂、直同期信号ＶＳＹＮおよび水
平同期信号ＨＳ　Ｙ　Ｎが共に“ｌ”となり、上記の動
作が繰り返される。

（３）パラレルコンバータ２６ 第６図はパラレルコンバータ２６の構成を示す回路図、
また、第７図はパラレルコンノく一夕２６の動作を説明
するためのタイミングチャートである。第６図において
３１．３２は各々受信データを増幅するレンーバ、３３
〜３５はレジスタ、３６．３７はＤ−ＦＦである。Ｄ−
ＦＦ３６は、その出力端Ｑとデータ入力端りとが接続さ
れており、トリガフリップフロップとして動作する。

このような構成において、レジスタ３３は第２転送りロ
ックＳＣＥの立ち上がりにおいて表示データＴＤＯ〜７
を読み込む。したがって、このレジスタ３３の出力デー
タＲＤＯ〜７は、第７図に示すように、表示データＴＤ
Ｏ〜７の第Ｏ１第２゜第４・・・・・・番目のデータと
なる。また、レジスタ３４は第２転送りロックＳＣＯの
立ち上がりにおいてデータＲＤＯ〜７を読み込み、レジ
スタ３５は同転送りロックＳＣＯの立ち上かにおいて表
示データＴＤＯ〜７を読み込む。この結果、レジスタ３
４．３５から出力される表示データＤＯＯ〜１５は、第
７図に示すように、表示データＴＤＯ〜７を２データ毎
にまとめた１６ビツトのデータとなる。また、Ｄ−ＦＦ
３６は第２転送りロックＳＣＯの立ち上がりにおいてト
リガされ、水平同期信号Ｈ９ＹＮによってリセットされ
る。また、ＤＦＦ３７は第２転送りロックＳＣＥの立ち
上がりにおいてＤ−ＦＦ３６の出力を読み込む。したが
って、Ｄ−ＦＦ３７の出力端Ｑ、Ｑから出力される信号
ＣＰＯ，ＣＰＥは各々第７図のようになる。そして、こ
れらの信号が各々第３転送りロックＣＰＯ，ＣＰＥとし
て出力される。すなわち、第３転送りロックＣＰＯ，Ｃ
ＰＥは各々第２転送りロックＳＣＥ、ＳＣＯの１／２の
周波数であり、互いに位相が１８０°ずれており、また
、第７図から明らかなように、表示データＤＯＯ〜１５
の変化点と次の変化点の中央において、立ち上がりある
いは立ち下がる。

（４）セグメントドライバユニット２５◇構成 セグメントドライバユニット２５は、第５図に示すよう
に、８個の同一構成のセグメントドライバＳＤＯ〜ＳＤ
７から構成されている。第８図はセグメントドライバ５
ＤＯ−９Ｄ７の構成を示す回路図である。符号４１はク
ロックコントロール回路であり、アンドゲート４２と、
ナントゲート４３と、インバータ４４．４５と、オアゲ
ート４６とから構成されている。４８は１１ビットシフ
トレジスタ回路であり、Ｄ−ＦＦ４９−０〜４９−１０
と、インバータ５０と、アンドゲート５１とから構成さ
れている。５３はラッチ回路であり、３２ビツトのラッ
チ５４−０〜５４−９から構成されている。５５はパラ
レルコンバータ２６から出力される表示データＤＯＯ−
１５を読み込む１６ビツトのラッチ、５６はラッチ５５
の出力データを読み込むレジスタであり、ラッチ５５の
出力データがラッチ５４−０〜５４−９の各入力端の上
位１６ビツトへ供給され、レジスタ５６の出力データが
下位１６ビツトへ供給される。５７は２ビツトのラッチ
１６０個によって構成されるラッチ回路であり、上述し
たラッチ回路５３の出力データ（３２０ビツト）を読み
込み、階調データＰＸｉ１．ＰＸｉＯとして出力する。

５８はグレイカウンタ（ＧＬＣ）回路であり、第９図に
示すように、２ビツトのカウンタ６０と、ノアゲート６
１と、インバータ６２．６３と、アンドゲート６４とか
ら構成されている。第８図の６６は幅変調部であり、１
６０個の幅変調回路Ｃｖから構成されている。これらの
幅変調回路ＣＶは各々、第９図に示すようにオアゲート
６６．６７と、３人力ナンドゲート６８と、２人力ナン
ドゲート６９．７０．７１とから構成されており、ラッ
チ回路５７内の２ビツトのラッチＬＡから出力される階
調データＰＸｉ１．Ｏに応じたパルス幅の信号Ｐ　Ｗ　
ｉを、グレイカウンタ回路５８の出力に基づいて作成し
、交流駆動部７４へ出力する。なお、上述したグレイカ
ウンタ回路５８お上び幅変調回路ＣＶによってこの発明
の一実施例による階調パルス発生回路が構成されている
。

交流駆動部７４は、幅変調部６６の出力信号ＰＷｉ（ｉ
＝ｏ〜１５９）に各々対応する１６０ｇの交流駆動回路
から構成され、各交流駆動回路は、信号Ｐ　Ｗ　ｉによ
って決まるレベルの電圧で表示パネルのセグメント電極
を交流駆動する。

◇動作 次に、上述したセグメントドライバユニット２５の動作
を第１Ｏ図および第１１図に示すタイミングチャートを
参照して説明する。

■概略動作 最初に、動作の概略を説明する。第５図に示すパラレル
コンバータ２６からは、水平同期信号！−ＩＳＹＮの発
生タイミングの後に、まず、表示パネル２３の主画面２
３ａ（第４図参照）の第０行のドツトａＯ〜ａ７を表示
するための表示データＤＯＯ〜１５（１６ビツト）が出
力される。なお、前述したように、このデイスプレィ装
置においては、１ドツトを表示するためのデータは２ビ
ツトである。上記表示データＤＯＯ〜１５はセグメント
ドライバＳＤＯのラッチ５５（第８図）を通過し、レジ
スタ５６に読み込まれる。次に、ドツトａ８〜ａ１５の
表示データが出力される。この直後において、上述した
レジスタ５６の出力データ（ドツトａＯ〜ａ７の表示デ
ータ）とラッチ５５の出力データ（ドツトａ８〜ａ１５
の表示データ）とが３２ビツトのラッチ５４−０（第８
図）に読み込まれる。

次に、パラレルコンバータ２６から、ドツトａ１６〜ａ
２３の表示データ、ドツトａ２４〜ａ３１の表示データ
（計３２ビット）が順次出力された時点で、その表示デ
ータか上記と同様にしてセグメントドライバＳＤＯのラ
ッチ５４−１に読み込まれ、以下、同様にして、ラッチ
５４−２〜５４−９に順次表示データが読み込まれる。

そして、セグメントドライバＳＤＯのラッチ５４−０〜
５４−９の総てに表示データが読み込まれると、セグメ
ントドライバＳＤＯの端子ＥＯが１″となり、この“ｌ
“信号がセグメントドライバ５ＤＩ（第５図）の端子Ｅ
Ｔへ供給される。これにより、以後、パラレルコンバー
タ２６から出力される表示データがセグメントドライバ
ＳＤＩのラッチ５４−０〜５４−９に順次読み込まれる
。

以下、パラレルコンバータ２６が主画面２３ａの第０行
目の各ドツトの表示データを順次出力すると、出力され
た表示データがセグメントドライバＳＤ２．ＳＤａ内の
ラッチ５４−０〜５４−９に順次読み込まれる。次に、
パラレルコンバータ２６から、下画面２３ｂの第０行目
のドツトｂＯ〜ｂ６３９の表示データが順次１６ビツト
単位で出力される。これらの表示データは、上記と同様
にして、セグメントドライバＳＤ４〜ＳＤ７内のラッチ
５４−Ｏ〜５４−９に順次読み込まれる。

このようにして、セグメントドライバＳＤＯ〜ＳＤ７内
に主画面２３ａおよび下画面２３ｂの第０行目の表示デ
ータが読み込まれると（第１０図参照）、次に、タイミ
ング信号発生回路５（第１図）から水平同期信号ＨＳ　
Ｙ　Ｎおよび垂直同期信号ＶＳＹＮが出力される。水平
同期信号Ｉ−１Ｓ　Ｙ　Ｎが出力されると、セグメント
ドライバＳＤＯ〜ＳＤ７内のラッチ５４−０〜５４−９
の出力データがラッチ回路５７内に読み込まれ、このラ
ッチ回路５７に読み込まれたデータが幅変調部６６を介
して交流駆動部７４へ印加され、交流駆動部からラッチ
回路５７に読み込まれた表示データに対応する駆動信号
が表示パネル２３のセグメント電極へ出力される。一方
、水平同期信号ＨＳ　Ｙ　Ｎおよび垂直同期信号ＶＳＹ
Ｎが共に出力されると、面性したようにコモンドライバ
２４ａ、２４ｃ（第５図）の最初のフリップフロップに
各々“１″が読み込まれ、これにより、主画面２３ａ、
下画面２３ｂの各第０行目のコモン電極が駆動される。

こうして、主画面２３ａ、下画面２３ｂの各第０行目の
表示が行なわれる。そして、この第０行目の表示は、次
に水平同期信号ＨＳ　Ｙ　Ｎが出力されるまでの間（厳
密には少しずれる）連続的に行なわれる。

一方、上述した第０行目の表示が行なわれている間に、
パラレルコンバータ２６からは、画面２３ａ、２３ｂの
第１行目の表示データが順次出力される。そして、出力
された表示データがセグメントドライバＳＤＯ〜ＳＤ７
のラッチ５４−０〜５４−９に順次読み込まれる。そし
て、画面２３ａ２３ｂの第１行の表示データが全て読み
込まれた時点で再び水平同期信号ＨＳ　Ｙ　Ｎが出力さ
れ、以後、画面２３ａ、２３ｂの第１行目の表示が行な
ゎれる。以下、同様にして画面２３ａ、２３ｂの第２行
目、第３行目・・・・・・が順次表示される。そして、
画面２３ａ、２３ｂの第２３９行目の表示が終了すると
、再び垂直同期信号ＶＳＹＮおよび水平同期信号ＨＳ　
Ｙ　Ｎが共に出力され、以下、上記と同様の動作が繰り
返される。

■クロックコントロール回路４に、シフトレジスタ回路
４８．ラッチ回路５３．ラツチ５５　レジスタ５６（第
８図）の詳細動作 まず、水平同期信号Ｈ９ＹＮが出力されると、ｔ）−Ｆ
Ｆ４９−０〜４９−１０が各々リセットされる。これに
より、インバータ５０の出力信号ＳＴＯが“ｌ″　Ｄ−
ＦＦ４９−１〜４９−１０の出力信号ＳＴＩ〜ＳＴ９お
よびＦＥが各々“０“となる。信号ＦＥが“０“になる
と、アンドゲート５１の出力が”０“となり、したがっ
て、インバータ４４の出力が“１゛となる。ここで、端
子ＥＩへ“０”が印加されている場合は、アンドゲート
４２の出力信号ＡＣＴが“０”となり、したがって、ナ
ントゲート４３の出力およびオアゲート４６の出力が共
に“１”に固定される。この場合、ラッチ５４−〇〜５
４−９に表示データが読み込まれることはない。

次に、端子Ｅｌへ“ｌ”が印加されると、アンドゲート
４２の出力信号ＡＣＴが“１°となり、インバータ４５
の出力が“０“となる。この結果、以後、転送りロック
ＣＰＥがオアゲート４６からクロックパルスＣＫＥとし
て出力され、また、ナントゲート４３から転送りロック
ＣＰＯを反転した信号がクロックパルスＣＫＯとして出
力される。

さて、セグメントドライバ５ＤＯ（第５図）は端子Ｅｌ
へ常時“ｌ”が印加されており、水平同期信号ＨＳ　Ｙ
　Ｎが出力された時点において信号ＡＣＴが“ｌ”とな
る。信号ＡＣＴが“ｌ”になると、ラッチ５５がスルー
状態となる。この状態において、パラレルコンバータ２
６から、第１１図に示すように、表示データＤＯＯ〜１
５および第３転送りロックＣＰＥ、ＣＰＯが出力される
と、オアゲート４６（第８図）１ナントゲート４３から
各々第１１図に示すクロックパルスＣＫ　Ｅ　、　ＣＫ
　Ｏが出力される。そして、クロックパルスＣＫＥの最
初の立ち下がりにおいて、ラッチ５５を通過した表示デ
ータＤＯＯ〜１５の第０番目のデータがレジスタ５６に
読み込まれる。次に、クロックパルスＣＫＯが立ち上が
ると、Ｄ−Ｆ”Ｆ４９−０〜４９−１０が各入力端りの
データを読み込む。この結果、インバータ５０の出力信
号ＳＴＯが“０”に立ち下がり（第１１図参照）、この
立ち下がりにおいて、レジスタ５６から出力されている
第０番目の表示データＤＯＯ〜１５およびラッチ５５か
ら出力されている第１番目の表示データＤＯＯ〜１５が
共にラッチ５４−０に読み込まれる。またこの時、第１
１図に示すように、Ｄ−ＦＦ４９−１の出力信号ｓ’ｒ
ｔが“１”に立ち上がる。

次に、クロックパルスＣＫＥが、再び立ち下がると、第
２番目の表示データＤＯＯ〜１５がレジスタ５６に読み
込まれ、次いでクロックパルスＣＫＯが立ち上がると、
信号ＳＴＩが“０”に立ち下がり、この立ち下がりにお
いて、ラッチ５４−１に第２番目および第３番目の表示
データＤＯＯ〜１５が読み込まれる。また、この時、Ｄ
−ＦＦ’４つ−２の出力信号ＳＴ２が“１”に立ち上が
る。以下、同様の動作が繰り返されて、ラッチ５４−２
〜５４−９に順次表示データＤＯＯ〜１５が読み込まれ
る。そして、最後に、Ｄ−ＦＦ４９−１０の出力信号Ｆ
Ｅが“１”に立ち上がると（第１ｔ図における時刻ｔｅ
参照）、この時、同時にクロックパルスＣＫＥも“１”
に立ち上がることから、アンドゲート５１の出力か”ｌ
”となり、この“１“信号が端子ＥＯから出力され、次
のセグメントドライバＳＤＩの端子Ｅｌへ印加される。

これにより、以後、表示データＤＯＯ〜１５がセグメン
トドライバＳＤＩ内のラッチ５４−０〜５４−９に順次
読み込まれる。一方、アンドゲート５１の出力がＩ”に
なると、インバータ４４の出力が“０“となり、したが
って、アンドゲート４２の出力信号ＡＣＴが０”となる
。この結果、以後セグメントドライバＳＤＯに表示デー
タＤＯＯ〜ｔ５が読み込まれることはない。また、信号
ＡＣＴが“０“になると、インバータ４５の出力が“ｌ
”　したがってオアゲート４６の出力が“ｌ“となり、
この“ｌ”信号がアンドゲート５１へ供給される。この
結果、アンドゲート５！の出力、すなわち、端子ＥＯか
ら出力される信号が、以後“１“信号を続ける。そして
、水平同期信号ＨＳ　Ｙ　Ｎが再び出力されると、Ｄ−
ＦＦ４９−１０の出力が“０”、アンドゲート５１の出
力が“０”、信号ＡＣＴが“ｌ”となり、表示データＤ
ＯＯ〜１５の読み込みが再び行なわれる。

■グレイカウンタ回路５８および幅変調部６６の詳細動
作 第１２図の時刻１１における水平同期信号ＨＳＹＮと時
刻ｔ２における水平同期信号ＨＳ　Ｙ　Ｎとの間におい
て、セグメントドライバＳＤＯ〜ＳＤ７のラッチ５４−
０〜５４−９に読み込まれた表示データは、時刻ｔ２に
おける水平同期信号Ｈ９ＹＮの立ち下がりにおいて第８
図のラッチ回路５７に読み込まれ、階調を示す２ビツト
の階調データＰ　Ｘ　１ｊ（ｉ＝　Ｏ〜１５９．ｊ＝１
，０）として出力される。この階調データＰＸｉｊは幅
変調部６６内の幅変調回路ＣＶ（第９図参照）において
、パルス幅が階調データＰＸｉｊに応じて決まる信号Ｐ
Ｗｉ（ｉ；０〜１５９）に変換される。そして、この信
号ＰＷｉに基づいて時刻Ｌ２〜ｔ３の間（実際は、わず
かにずれる）におけるドツト表示が行なわれる。

すなわち、第１２図に示すように、Ｐ　Ｘ　ｉｊ−０の
場合は、時刻Ｌ２〜ｔ３において信号Ｐ　Ｗ　ｉが“０
”となる。この場合、ドツト表示は行なわれない。

また、Ｐ　Ｘ　ｉｊ＝　Ｉの場合は、同図に示すパルス
幅Ｔ１のパルス信号が信号Ｐ　Ｗ　ｉとして出力され、
Ｐ　Ｘ　ｉｊ二２の場合は、パルス幅Ｔ２のパルス信号
が信号Ｐ　Ｗ　ｉとして出力され、また、Ｐ　Ｘ　ｉｊ
＝　３の場合は、信号“ｌ“が出力される。

次に、上記の過程を具体的に説明する。まず、第１２図
に示す時刻Ｌ２において水平同期信号トｌ５ＹＮが立ち
上がると、グレイカウンタ回路５８内のカウンタ６０（
第９図）がリセットされる。次いで、水平同期信号ＨＳ
　Ｙ　Ｎが立ち下がると、この立ち下がりにおいてラッ
チ回路５７内のラッチＬＡに表示データが読み込まれ、
階調データＰＸｉｔ、ＰＸｉＯとして幅変調回路Ｃｖへ
出力される。

一方、タイミング信号発生回路５（第１図）は、水平同
期信号ＨＳ　Ｙ　Ｎが“ビにある間に立ち上がり、水平
同期信号ＨＳ　Ｙ　Ｎが立ち下がった直後の時刻ｔ４（
第１２図）において“０”となるパルス信号ＧＣＰを出
力する。この時刻ｔ４において、カウンタ６０の出力は
“０．０”であり、したがって、インバータ６２．６３
の出力は“１．１”である。この結果、時刻ｔ４におい
てパルス信号ＧＣＰが立ち下がり、ノアゲー）６１から
“１”信号が出力されると、この“■″信号アンドゲー
ト６４を通過し、ナントゲート６９の第２入力端へ供給
される。

この時、ラッチＬＡから出力されている階調データＰＸ
ｉｊが“１．１“以外の場合は、オアゲート６６．６７
の少なくとも一方の出力が“０”なり、したがってナン
トゲート６８の出力が“！”となっている。この結果、
アンドゲート６４から“ビ信号が出力されると、ナント
ゲート６９から“０”信号が出力され、ナントゲート７
１の第２入力端へ供給される。これにより、ナントゲー
ト７０．７１によって構成されているフリップフロップ
７２がリセットされ、信号Ｐ　Ｗ　ｉが“０”信号とな
る。

一方、階調データＰ　Ｘ　ｉｊが“１．１“の場合は、
オアゲート６６．６７の出力が共に“１．１”となる。

この結果、ノアゲート６１の出力か“Ｉ”になると、ナ
ントゲート６Ｂの出力が”０”となり、この“０“信号
がナントゲート７０の第１入力端へ供給される。これに
より、フリップフロップ７２がセットされ、信号Ｐ　Ｗ
　ｉが°１°となる。なおこの場合、アンドゲート６９
の出ツノは“ｌ”となり、したがって、フリップフロッ
プ７２の動作に影響を与えることはない。

次に、第１２図に示す時刻ｔ５においてパルス信号ＧＣ
Ｐが再び立ち上がると、カウンタ６０のカウント出力が
０．１”となる。この時、階調データＰＸｉｊが“１，
０”（データ「２」）であった場合は、アンドゲート６
６．６７の各出力が共に°１”となる。次に、時刻ｔ６
においてパルス信号ＧＣＰが立ち下がると、ノアゲート
６１の出力が再び“１′信号となり、この“１”信号が
アントゲ−１・６４およびナントゲート６９へ供給され
る。この時、階調データＰ　Ｘ　ｉｊが上述した“１．
０”であった場合は、ナントゲート６８の出力が“０“
となり、したがって、フリップフロップ７２がセットさ
れ、信号Ｐ　Ｗ　ｉが“１”となる。なお、階調データ
ＰＸｉＪが”１，０”以外の場合は、ナントゲート６８
の出力が“０”にならず、したがって、フリップフロッ
プ７２の動作状態を変化させることはない。また、上述
したカウンタ６０の出力が“０１”の場合、さらに、カ
ウンタ６０の出力が＠１．０°の場合、１．１”の場合
はインバータ６２．６３の出力の少なくとも一方が“０
”となり、したがって、アンドゲート６４の出力が”０
”となる。この場合、ノアゲート６１の出力が“１“と
なっても、アンドゲート６４の出力に変化はなく、した
がってフリップフロップ７２の動作状態に変化はない。

次に、第１２図に示す時刻Ｌ７においてパルス信号ＧＣ
Ｐが再び立ち上がると、カウンタ６０のカウント出力が
“１．０”となる。この時、階調データＰＸｉｊが”Ｏ
、Ｉ　’（データ「ｌ」）であった場合は、アンドゲー
ト６６．６７の各出力が共に“！”となる。次に、時刻
Ｌ８においてパルス信号ＧＣＰが立ち下がると、ノアゲ
ート６１の出力が再び“ビ信号となる。この結果、ラッ
チＬＡの出力データＰ　Ｘ　ｉｊが上述した“０，１′
であった場合に、ナントゲート６８の出力が“０“とな
り、フリップフロップ７２がセットされ、信号Ｐ　Ｗ　
ｉが“ｌ”となる。次に、時刻Ｌ３において再び水平同
期信号ＨＳ　Ｙ　Ｎが出力されると、カウンタ６０がリ
セットされ、以下、上述した動作が繰り返される。

以上がこの発明の一実施例によるデイスプレィシステム
の詳細である。上記実施例においては、階調データＰ　
Ｘ　ｉｊが最大値“１，１“（ｒ３Ｊ）の場合に、信号
Ｐ　Ｗ　ｉが１周期前の信号Ｐ　Ｗ　ｉに連続する（第
１２図の符号Ｚの位置参照）。この結果、信号Ｐ　Ｗ　
ｉの接続位置Ｚにおいて、第１３図に符号Ａで示すよう
な幅の狭いパルス状の波形が発生せず、この結果、交流
駆動部７４における回路動作がスムーズに行なわれる。

「発明の効果」 以上説明したように、この発明による階調パルス発生回
路は、階調データが最大値の場合においてら幅の狭い（
高周波の）パルスを発生することがない。この結果、表
示にクロストークが生じる等の問題を解決することがで
き、従来のもの以上に多階調の表示が可能となる。

【図面の簡単な説明】

第１図はこの発明の一実施例による階調パルス発生回路
を適用したデイスプレィシステムの全体構成を示すブロ
ック図、第２図は同デイスプレィシステムにおけるイン
ターフェイス回路ＩＯの構成を示す回路図、第３図は同
インターフェイス回路ｌＯの動作を説明するためのタイ
ミングチャート、第４図は同デイスプレィシステムにお
ける液晶表示パネル２３のドツト構成を示す図、第５図
は同デイスプレィシステムにおけるパネルユニットＰＹ
のもが成を示すブロック図、第６図は同デイスプレィシ
ステムにおけるパラレルコンバータ２６の構成を示す回
路図、第７図は同パラレルコンバータ２６の動作を説明
するためのタイミングチャート、第８図は同デイスプレ
ィシステムにおけるセグメントドライバＳＤの構成を示
す回路図、第９図は第８図におけるラッチ回路５７．グ
レイカウンタ回路５８１幅変凋部６６の一部構成を示す
回路図、第１０図、第１１図、第１２図は各々セグメン
トドライバＳＤの動作を説明するためのタイミングチャ
ート、第１３図は従来の階調パルス発生回路の出力波形
の一例を示す波形図である。 ５８・・・・ダレイカウンタ回路、６ｏ・・・・・フリ
ップフロップ、６１・・・・・・ノアゲート、６２．６
３・・曲・インバータ、６４・・・・・・アンドゲート
、６６．６７・・・　オアゲート、６８　・・・ナント
ゲート、７２フリツプフロツプ、ｃＶ・す・・幅変調回
路。 ＋ＬＰ＋ 第２　図イ゛７ター７１−ス回語１０

Claims (1)

1. 【特許請求の範囲】 表示パネルに形成された線状電極を、表示データに対応
   する階調で駆動する表示パネル駆動回路において、 フリップフロップと、 予め決められたタイミングで発生するタイミング信号を
   カウントするカウンタと、 １ラインの表示期間の開始時点において、前記表示デー
   タが最大階調を示すデータであった場合は前記フリップ
   フロップをセットし、前記表示データが最大階調を示す
   データ以外のデータであった場合は前記フリップフロッ
   プをリセットする回路と、 前記表示データと前記カウンタの出力が一致した場合に
   前記フリップフロップをセットするセット回路とを具備
   してなり、 前記フリップフロップの出力を階調パルスとして出力す
   ることを特徴とする表示パネル駆動回路における階調パ
   ルス発生回路。