JP2628161B2 - 表示装置 - Google Patents
表示装置Info
- Publication number
- JP2628161B2 JP2628161B2 JP62087369A JP8736987A JP2628161B2 JP 2628161 B2 JP2628161 B2 JP 2628161B2 JP 62087369 A JP62087369 A JP 62087369A JP 8736987 A JP8736987 A JP 8736987A JP 2628161 B2 JP2628161 B2 JP 2628161B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- display
- output
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、液晶などの薄型表示装置のインターフェ
ース回路に関し、特にビデオ信号を利用してグレースケ
ールの薄型表示装置を構成し、CRTディスプレイ端末に
代替することにより、軽薄短小な表示端末を供給できる
様に構成したビデオインターフェース回路に関するもの
である。
ース回路に関し、特にビデオ信号を利用してグレースケ
ールの薄型表示装置を構成し、CRTディスプレイ端末に
代替することにより、軽薄短小な表示端末を供給できる
様に構成したビデオインターフェース回路に関するもの
である。
本発明は、ビデオ表示信号，同期信号を利用して、薄
型表示装置にグレースケール表示するためのインターフ
ェース回路に関するものである。但し、記述を明確にす
るために、これ以降からは、液晶表示装置を薄型表示装
置とするが、他の表示装置例えば、LED,ELなどにも適用
できるものである。
型表示装置にグレースケール表示するためのインターフ
ェース回路に関するものである。但し、記述を明確にす
るために、これ以降からは、液晶表示装置を薄型表示装
置とするが、他の表示装置例えば、LED,ELなどにも適用
できるものである。
液晶表示装置は、薄型，低電圧，低消費電力の特性を
有するため、最近では大型ドットマトリックスパネルに
よって、パーソナルコンピュータ，ワードプロセッサな
どの表示端末として実用化されるに至った。今日では、
CRTの代わりに携帯用パーソナルコンピュータの表示端
末として使うためCRTコントロール回路と直結可能な液
晶用インターフェース回路が開発されるに至った。
有するため、最近では大型ドットマトリックスパネルに
よって、パーソナルコンピュータ，ワードプロセッサな
どの表示端末として実用化されるに至った。今日では、
CRTの代わりに携帯用パーソナルコンピュータの表示端
末として使うためCRTコントロール回路と直結可能な液
晶用インターフェース回路が開発されるに至った。
しかしながら、従来のインターフェース回路は、表示
のON/OFF表示データを取り扱うインターフェース回路で
あるため、映像信号などのアナログビデオ信号を処理す
る構成となっていないので、単純に各表示ドットをON/O
FF表示するのみであった。それ故に、グレースケール表
示をすることができなかった。そのために、魅力の少な
いものとなっており、応用範囲がOA機器のキャラクタ或
いは、グラフィック表示端末に限定されていた。
のON/OFF表示データを取り扱うインターフェース回路で
あるため、映像信号などのアナログビデオ信号を処理す
る構成となっていないので、単純に各表示ドットをON/O
FF表示するのみであった。それ故に、グレースケール表
示をすることができなかった。そのために、魅力の少な
いものとなっており、応用範囲がOA機器のキャラクタ或
いは、グラフィック表示端末に限定されていた。
上記述べたように、従来の液晶表示装置は、表示ドッ
トをON/OFF表示するためのインターフェース回路であっ
たため、映像信号のビデオ信号を処理することができな
かった。しかし本発明は、従来の液晶用インターフェー
ス回路を利用して、液晶表示に必要なタイミング信号，
グレースケール表示データを出力することができる簡単
なシステム構成のコントロール回路を提供し、従来でき
なかった大型液晶表示装置のクレースケール表示を可能
にすることを目的とするものである。
トをON/OFF表示するためのインターフェース回路であっ
たため、映像信号のビデオ信号を処理することができな
かった。しかし本発明は、従来の液晶用インターフェー
ス回路を利用して、液晶表示に必要なタイミング信号，
グレースケール表示データを出力することができる簡単
なシステム構成のコントロール回路を提供し、従来でき
なかった大型液晶表示装置のクレースケール表示を可能
にすることを目的とするものである。
次に、本発明の一実施例について説明する。
第１図は、本発明の一実施例を示す回路図である。第
２図は、前記第１図のタイミング図を示したものであ
る。第１図において、赤，緑，青色のカラービデオ信号
R,G,Bである。101は、前記ビデオ信号R,G,Bをグレース
ケールデコードするためのグレースケールデコーダ,102
は、前記グレースケールデコーダ回路101の出力S1,S2,S
3又はR,G,Bのビデオ信号をスイッチ107のON/OFFによっ
て、アルタネィティブに切換えをする切換スイッチ回
路、103は、前記切換スイッチ回路B1,B2,B3とB0のパラ
レルデータをシリアルデータに変換するP/S変換回路で
ある。105は、基準クロック信号を発生するための発振
回路、106,107は分周回路、104は垂直同期信号Vsyc,水
平同期信号Hsyc,クロック信号CK及び、シリアルデータS
Dを入力し、液晶駆動回路を動作させるために必要なタ
イミング信号LK,SK,MFRM及びグレースケール表示データ
UD0〜UD3を出力するためのインターフェース回路、以上
により構成されている。
２図は、前記第１図のタイミング図を示したものであ
る。第１図において、赤，緑，青色のカラービデオ信号
R,G,Bである。101は、前記ビデオ信号R,G,Bをグレース
ケールデコードするためのグレースケールデコーダ,102
は、前記グレースケールデコーダ回路101の出力S1,S2,S
3又はR,G,Bのビデオ信号をスイッチ107のON/OFFによっ
て、アルタネィティブに切換えをする切換スイッチ回
路、103は、前記切換スイッチ回路B1,B2,B3とB0のパラ
レルデータをシリアルデータに変換するP/S変換回路で
ある。105は、基準クロック信号を発生するための発振
回路、106,107は分周回路、104は垂直同期信号Vsyc,水
平同期信号Hsyc,クロック信号CK及び、シリアルデータS
Dを入力し、液晶駆動回路を動作させるために必要なタ
イミング信号LK,SK,MFRM及びグレースケール表示データ
UD0〜UD3を出力するためのインターフェース回路、以上
により構成されている。
次に、本発明の動作について説明する。
第１図において、赤，緑，青色のビデオ信号R,G,B
は、グレースケールデコーダ回路101に入力され、デコ
ーダ出力S1,S2,S3を出力し、切換スイッチ回路102に入
力される。又、ビデオ信号R,G,Bも同様にスイッチ回路1
02に入力される。
は、グレースケールデコーダ回路101に入力され、デコ
ーダ出力S1,S2,S3を出力し、切換スイッチ回路102に入
力される。又、ビデオ信号R,G,Bも同様にスイッチ回路1
02に入力される。
ここで、スイッチ107がOFF状態であると、前記切換ス
イッチ回路102は、ビデオ信号R,G,Bを出力し、スイッチ
107がON状態であると、グレースケールデコーダ回路101
の出力S1,S2,S3を出力する。P/S変換回路103は、分周回
路106の分周により、ラッチ信号Ｌにより、４ビットデ
ータB0〜B1をラッチした後、クロック信号CKの１クロッ
ク毎にシリアル転送され、そのシリアルデータSDは、ク
ロック信号CKと共に、インターフェース回路104に入力
される。発振回路105は、水平同期信号Hsycにより同期
化され、水晶発振子による高周波，高精度のクロック信
号CKを発生する。クロック信号CKは、分周回路106,107
により分周され、ラッチ信号Ｌ、及び駆動パルス幅の制
御クロック信号PWKを出力する。
イッチ回路102は、ビデオ信号R,G,Bを出力し、スイッチ
107がON状態であると、グレースケールデコーダ回路101
の出力S1,S2,S3を出力する。P/S変換回路103は、分周回
路106の分周により、ラッチ信号Ｌにより、４ビットデ
ータB0〜B1をラッチした後、クロック信号CKの１クロッ
ク毎にシリアル転送され、そのシリアルデータSDは、ク
ロック信号CKと共に、インターフェース回路104に入力
される。発振回路105は、水平同期信号Hsycにより同期
化され、水晶発振子による高周波，高精度のクロック信
号CKを発生する。クロック信号CKは、分周回路106,107
により分周され、ラッチ信号Ｌ、及び駆動パルス幅の制
御クロック信号PWKを出力する。
第３図は、本発明のグレースケールデコーダ回路の一
実施例を示したものである。このグレースケールデコー
ダ回路は、カラーデータR,G,Bの混色で、白，赤，シア
ン，黄，緑，紫，青色の順序にグレースケールの濃→淡
にデコードされていることを示す。
実施例を示したものである。このグレースケールデコー
ダ回路は、カラーデータR,G,Bの混色で、白，赤，シア
ン，黄，緑，紫，青色の順序にグレースケールの濃→淡
にデコードされていることを示す。
第４図は、インターフェース回路３の回路例を示した
ものである。又第５図は、上記第４図の回路動作を補足
説明するためのタイミング図である。
ものである。又第５図は、上記第４図の回路動作を補足
説明するためのタイミング図である。
第４図においてHsycは水平同期信号、Vsycは垂直同期
信号、CKはドットクロック信号、RD,GD,BDは、各々赤
緑，青色の表示データである。これらのHsyc,Vsyc,CK,R
D,GD,BDは、CRTディスプレイ装置へのインターフェース
信号と同等或いは、同一機能を持つタイミング信号であ
る。
信号、CKはドットクロック信号、RD,GD,BDは、各々赤
緑，青色の表示データである。これらのHsyc,Vsyc,CK,R
D,GD,BDは、CRTディスプレイ装置へのインターフェース
信号と同等或いは、同一機能を持つタイミング信号であ
る。
１は、ドットクロックCKをカウントしてＸ軸表示位置
を調整するＸ軸表示位置調整回路、４は、水平同期信号
Hsycの立上がりパルスをカウントして、Ｙ軸方向の表示
位置を調整するＹ軸表示位置調整回路、59は、Ｘ軸及び
Ｙ軸表示位置調整回路1,4の出力と、フリップフロップ5
8の出力とドットクロックCKを入力とするNOR回路、６
は、前記NOR回路59の出力であるクロック信号P1を1/8分
周するための分周回路、10,11,12は、赤，緑，青色のシ
リアル表示データをパラレルデータにするためのS/P変
換回路であり、このS/P変換回路は、シフトレジスタ及
びこのデータを一時的にラッチするラッチ回路により構
成されている。41〜46は、前記S/P変換回路10〜12の表
示データを、液晶表示装置のＸ電極駆動回路に出力する
ためのスイッチング回路、28は、前記、スイッチング回
路41〜46を時分割的にスイッチングするためのシフトレ
ジスタである。24と25は、前記、クロック信号P2を入力
として、S/P変換回路10〜12にラッチ信号P4を発生する
ためのＤ型フリップフロップ回路である。21は、前記ラ
ッチ信号P4の発生によりセットするためのセット・リセ
ット型フリップフロップ回路である。
を調整するＸ軸表示位置調整回路、４は、水平同期信号
Hsycの立上がりパルスをカウントして、Ｙ軸方向の表示
位置を調整するＹ軸表示位置調整回路、59は、Ｘ軸及び
Ｙ軸表示位置調整回路1,4の出力と、フリップフロップ5
8の出力とドットクロックCKを入力とするNOR回路、６
は、前記NOR回路59の出力であるクロック信号P1を1/8分
周するための分周回路、10,11,12は、赤，緑，青色のシ
リアル表示データをパラレルデータにするためのS/P変
換回路であり、このS/P変換回路は、シフトレジスタ及
びこのデータを一時的にラッチするラッチ回路により構
成されている。41〜46は、前記S/P変換回路10〜12の表
示データを、液晶表示装置のＸ電極駆動回路に出力する
ためのスイッチング回路、28は、前記、スイッチング回
路41〜46を時分割的にスイッチングするためのシフトレ
ジスタである。24と25は、前記、クロック信号P2を入力
として、S/P変換回路10〜12にラッチ信号P4を発生する
ためのＤ型フリップフロップ回路である。21は、前記ラ
ッチ信号P4の発生によりセットするためのセット・リセ
ット型フリップフロップ回路である。
Ｙ軸表示位置調整回路４の出力P9は、フレーム信号FR
Mを発生するための信号であり、Ｄ型フリップフロップ
回路18,47によって遅延されて、液晶表示装置のスキャ
ンニング開始データとなるフレーム信号RFMである。
Mを発生するための信号であり、Ｄ型フリップフロップ
回路18,47によって遅延されて、液晶表示装置のスキャ
ンニング開始データとなるフレーム信号RFMである。
20は、前記フレーム信号FRMの信号を1/2分周するため
のフリップフロップ回路である。
のフリップフロップ回路である。
フリップフロップ回路20の出力は、液晶の交流化駆動
信号Ｍである。又、LKはＸ軸駆動回路に転送された表示
データをＸ軸駆動回路に内蔵されたラッチ回路のラッチ
信号である。31は、クロック信号P10を1/4分周するため
の1/4分周回路である。33は、前記、分周回路31の出力P
13を1/2分周するフリップフロップ回路である。39,40
は、前記ラッチ回路15の表示データを時分割的にスイッ
チングするためのスイッチング回路である。35,36及び3
7は、AND回路及びOR回路であり、モノクロ又はカラー表
示の場合の、表示データをＸ電極駆動回路に内蔵された
４ビットパラレルシフトレジスタのシフトクロックSKを
選択するための選択ゲート回路を構成している。
信号Ｍである。又、LKはＸ軸駆動回路に転送された表示
データをＸ軸駆動回路に内蔵されたラッチ回路のラッチ
信号である。31は、クロック信号P10を1/4分周するため
の1/4分周回路である。33は、前記、分周回路31の出力P
13を1/2分周するフリップフロップ回路である。39,40
は、前記ラッチ回路15の表示データを時分割的にスイッ
チングするためのスイッチング回路である。35,36及び3
7は、AND回路及びOR回路であり、モノクロ又はカラー表
示の場合の、表示データをＸ電極駆動回路に内蔵された
４ビットパラレルシフトレジスタのシフトクロックSKを
選択するための選択ゲート回路を構成している。
Ｄ型フリップフロップ回路52と、NOR回路55は、水平
同期信号Hsycの立上がりエッジで、パルス信号を発生す
る第１パルス発生回路である。Ｄ型フリップフロップ回
路53とNOR回路54は、前記、水平同期信号Hsycの立下が
りエッジに、パルスを発生する第２パルス発生回路であ
る。前記、Ｘ軸表示位置調整回路1,4は、各々カウンタ
回路61,67と外部設定手段（外部スイッチによる）62,68
と、一致回路63,69によって構成されている。
同期信号Hsycの立上がりエッジで、パルス信号を発生す
る第１パルス発生回路である。Ｄ型フリップフロップ回
路53とNOR回路54は、前記、水平同期信号Hsycの立下が
りエッジに、パルスを発生する第２パルス発生回路であ
る。前記、Ｘ軸表示位置調整回路1,4は、各々カウンタ
回路61,67と外部設定手段（外部スイッチによる）62,68
と、一致回路63,69によって構成されている。
次に動作説明をする。Hsycが、Ｄ型フリップフロップ
回路51に入力されると、クロック信号CKによって同期化
され、Ｄ型フリップフロップ回路52に入力され、Hsycの
立上がりエッジによってNOR回路55に第１パルスP17が出
力する。このパルスは、Ｘ軸表示位置調整回路１のＤ型
フリップフロップ回路をリセットするので、NOR回路60
は、クロック信号CKを出力しカウンタ回路61をカウント
アップする。カウンタ回路61のカウント値が、外部設定
手段62と同一になると、排他的論理和回路のNOR回路,NA
ND回路によって構成された一致回路63より一致信号が発
生し、フリップフロップ回路61の出力を反転し、クロッ
クCKのカウンタ回路61への入力が停止する。
回路51に入力されると、クロック信号CKによって同期化
され、Ｄ型フリップフロップ回路52に入力され、Hsycの
立上がりエッジによってNOR回路55に第１パルスP17が出
力する。このパルスは、Ｘ軸表示位置調整回路１のＤ型
フリップフロップ回路をリセットするので、NOR回路60
は、クロック信号CKを出力しカウンタ回路61をカウント
アップする。カウンタ回路61のカウント値が、外部設定
手段62と同一になると、排他的論理和回路のNOR回路,NA
ND回路によって構成された一致回路63より一致信号が発
生し、フリップフロップ回路61の出力を反転し、クロッ
クCKのカウンタ回路61への入力が停止する。
これによりブランキング期間の調整が可能となる。
同様にして、Ｙ軸表示位置調整回路４は、前記Ｘ軸表
示位置調整回路１と同一構成であるため、前記、第１パ
ルス発生手段のパルス信号を、カウント回路67によって
カウントし、一致回路69の出力によって、ブランキング
期間を設定することができる。このブランキング期間の
設定は、Ｘ軸方向及び、Ｙ軸方向に１ドット単位で調整
可能である。フリップフロップ回路57,65の出力が共
に、“L"になった時、表示起点（ホーム・ポジション）
となり、NOR回路59よりクロック信号P1が出力される。
クロック信号P1は、1/8分周回路６及びS/P変換回路10〜
12に入力される。表示データRD,GD,BDは、前記、クロッ
ク信号P1をシフトクロックするために、１クロック毎
に、S/P変換回路10〜12にシフトされる。1/8分周回路６
の出力P2は、Ｄ型フリップフロップ回路24及びNOR回路2
5によって、８発のクロック信号P1が入力される毎に、
ラッチ信号P4を発生し、前記S/P変換回路10,11,12のパ
ラレル表示データを、ラッチ回路13,14,15にラッチS/P
変換を行う。ラッチ信号P4は、インバータ26によって反
転され、フリップフロップ回路21をセットするので、AN
D回路22は、クロック信号P10の出力を開始する。クロッ
ク信号P10は、1/2分周回路27によって分周され、シフト
レジスタ28のシフトクロックとして入力される。シフト
レジスタ28は、NOR回路29の出力をシフトデータとして
いるので、４進リングカウンタとして動作し、スイッチ
ング制御信号P5,P6,P7を発生し、スイッチング回路41と
42,43と44,45と46を時分割的にスイッチングONして表示
データ（UD0〜UD3）及び（LD0〜LD3）をパラレルに出力
する。クロック信号P10は、フリップフロップ回路23に
よって1/2に分周され、クロック信号P8を出力する。更
に、前記、フリップフロップ回路23は、シフトレジスタ
28のシフトデータをインバータ30によって反転した信号
によってリセットされるので、クロック信号P10の８ク
ロック入力して、クロック信号P8を３クロック出力し、
AND回路36、OR回路37を経てシフトクロックSKを発生す
る。ラッチ回路15,14,13の出力は、R,G,B（赤，緑，青
色）の混色表示データとするため、スイッチング回路41
〜46に次の様に入力されている。スイッチング回路41〜
46は、４ビットパラレルのトランスミッションゲートに
より構成され、その入力は、ラッチ回路15,14,13の１ビ
ット目よりR1,G1,B1〜R8,G8,B8の８ビットとすると、ス
イッチング回路41〜46は、次表の様に接続されている。
示位置調整回路１と同一構成であるため、前記、第１パ
ルス発生手段のパルス信号を、カウント回路67によって
カウントし、一致回路69の出力によって、ブランキング
期間を設定することができる。このブランキング期間の
設定は、Ｘ軸方向及び、Ｙ軸方向に１ドット単位で調整
可能である。フリップフロップ回路57,65の出力が共
に、“L"になった時、表示起点（ホーム・ポジション）
となり、NOR回路59よりクロック信号P1が出力される。
クロック信号P1は、1/8分周回路６及びS/P変換回路10〜
12に入力される。表示データRD,GD,BDは、前記、クロッ
ク信号P1をシフトクロックするために、１クロック毎
に、S/P変換回路10〜12にシフトされる。1/8分周回路６
の出力P2は、Ｄ型フリップフロップ回路24及びNOR回路2
5によって、８発のクロック信号P1が入力される毎に、
ラッチ信号P4を発生し、前記S/P変換回路10,11,12のパ
ラレル表示データを、ラッチ回路13,14,15にラッチS/P
変換を行う。ラッチ信号P4は、インバータ26によって反
転され、フリップフロップ回路21をセットするので、AN
D回路22は、クロック信号P10の出力を開始する。クロッ
ク信号P10は、1/2分周回路27によって分周され、シフト
レジスタ28のシフトクロックとして入力される。シフト
レジスタ28は、NOR回路29の出力をシフトデータとして
いるので、４進リングカウンタとして動作し、スイッチ
ング制御信号P5,P6,P7を発生し、スイッチング回路41と
42,43と44,45と46を時分割的にスイッチングONして表示
データ（UD0〜UD3）及び（LD0〜LD3）をパラレルに出力
する。クロック信号P10は、フリップフロップ回路23に
よって1/2に分周され、クロック信号P8を出力する。更
に、前記、フリップフロップ回路23は、シフトレジスタ
28のシフトデータをインバータ30によって反転した信号
によってリセットされるので、クロック信号P10の８ク
ロック入力して、クロック信号P8を３クロック出力し、
AND回路36、OR回路37を経てシフトクロックSKを発生す
る。ラッチ回路15,14,13の出力は、R,G,B（赤，緑，青
色）の混色表示データとするため、スイッチング回路41
〜46に次の様に入力されている。スイッチング回路41〜
46は、４ビットパラレルのトランスミッションゲートに
より構成され、その入力は、ラッチ回路15,14,13の１ビ
ット目よりR1,G1,B1〜R8,G8,B8の８ビットとすると、ス
イッチング回路41〜46は、次表の様に接続されている。
上記のようにスイッチング回路41,43,45と42,44,46
は、上側表示データUD0〜UD3と下側表示データLD0〜LD3
にグループ化され、かつ、カラー表示データRD,GD,BDの
表示データは、１ビット目から交互に分離されて入力さ
れている。それ故に、表示データUD0〜UD3は（R1,B1,
G2,R3）（B3,G4…）の出力を発生し、 表示データLD0〜LD3は（G1,R2,B2,G3）（R4,B4…）の
出力を発生する。
は、上側表示データUD0〜UD3と下側表示データLD0〜LD3
にグループ化され、かつ、カラー表示データRD,GD,BDの
表示データは、１ビット目から交互に分離されて入力さ
れている。それ故に、表示データUD0〜UD3は（R1,B1,
G2,R3）（B3,G4…）の出力を発生し、 表示データLD0〜LD3は（G1,R2,B2,G3）（R4,B4…）の
出力を発生する。
１ライン分の表示データが、転送し終わると、水平同
期信号Hsycが立下がる。その時、Ｄ型フリップフロップ
回路53とNOR回路54による第２パルス発生手段により、
パルス信号が発生し、フリップフロップ回路58の出力Ｑ
を反転し、NOR回路59は、クロック信号CKの発生を停止
する。
期信号Hsycが立下がる。その時、Ｄ型フリップフロップ
回路53とNOR回路54による第２パルス発生手段により、
パルス信号が発生し、フリップフロップ回路58の出力Ｑ
を反転し、NOR回路59は、クロック信号CKの発生を停止
する。
更に、前記NOR回路54の第２パルス発生手段によるパ
ルス信号P16は、前記、Ｘ電極駆動回路（Ｘドライバ）
に内蔵されたラッチ回路のラッチ信号LK及び、Ｙ電極駆
動回路（Ｙドライバ）に内蔵されたシフトレジスタのシ
フトクロックYscLとなる。前記、フリップフロップ回路
18の出力は、Ｄ型フリップフロップ回路47,48によって
遅延され、フレーム信号FRMを出力し、Ｙ電極駆動回路
（Ｙドライバ）のスキャニング開始データとなる。
ルス信号P16は、前記、Ｘ電極駆動回路（Ｘドライバ）
に内蔵されたラッチ回路のラッチ信号LK及び、Ｙ電極駆
動回路（Ｙドライバ）に内蔵されたシフトレジスタのシ
フトクロックYscLとなる。前記、フリップフロップ回路
18の出力は、Ｄ型フリップフロップ回路47,48によって
遅延され、フレーム信号FRMを出力し、Ｙ電極駆動回路
（Ｙドライバ）のスキャニング開始データとなる。
前記フレーム信号FRMは、1/2分周回路20によって分周
され、フレーム毎に、駆動電圧の極性が反転する様に、
交流化駆動信号Ｍを発生し、Ｘ電極及びＹ電極駆動回路
に出力する。
され、フレーム毎に、駆動電圧の極性が反転する様に、
交流化駆動信号Ｍを発生し、Ｘ電極及びＹ電極駆動回路
に出力する。
以上がカラー表示する場合の動作説明である。
次に、モノクロ表示の場合について説明する。
クロック信号P10は1/4分周回路31に入力され1/4分周
出力P13を出力し、更に1/2分周回路33によって1/2分周
され、スイッチング回路39,40のスイッチング制御信号P
14,P15を出力する。前記、1/4分周回路31の分周出力P13
の反転出力は、AND回路35,OR回路37を経て、前記、Ｘ電
極駆動回路（Ｘドライバ）のモノクロ用のシフトクロッ
クSKを出力する。排他的論理和回路73,74,75は、前記、
表示データRD,GD,BDを反転又は正転するための極性切換
回路であり、スイッチSW1がONの時、表示データRD,GD,B
Dは反転され、OFFの時表示データは、逆転されるので表
示のNEGA/Posiの切換表示が可能である。又、スイッチS
W2はカラー表示又は、モノクロ表示の選択をするための
ものであり、スイッチSW2がOFFの時、前記、1/4分周回
路31の出力P13の反転出力は、選択ゲート回路35,OR回路
37を経て、モノクロ表示のシフトクロックSKを発生する
と同時に、前記スイッチング回路39,40の出力をアクテ
ィブ状態にし、スイッチング回路41〜46の出力をハイ・
インピーダンス状態にする。逆に、スイッチSW2がONの
時、前記、フリップフロップ回路23のクロック信号P
8は、AND回路36、OR回路37を経て、カラー表示のシフト
クロックSKを発生すると同時に、スイッチング回路41〜
46の出力をアクティブ状態にし、スイッチング回路39,4
0の出力をハイ・インピーダンスに切換える様に動作す
る。
出力P13を出力し、更に1/2分周回路33によって1/2分周
され、スイッチング回路39,40のスイッチング制御信号P
14,P15を出力する。前記、1/4分周回路31の分周出力P13
の反転出力は、AND回路35,OR回路37を経て、前記、Ｘ電
極駆動回路（Ｘドライバ）のモノクロ用のシフトクロッ
クSKを出力する。排他的論理和回路73,74,75は、前記、
表示データRD,GD,BDを反転又は正転するための極性切換
回路であり、スイッチSW1がONの時、表示データRD,GD,B
Dは反転され、OFFの時表示データは、逆転されるので表
示のNEGA/Posiの切換表示が可能である。又、スイッチS
W2はカラー表示又は、モノクロ表示の選択をするための
ものであり、スイッチSW2がOFFの時、前記、1/4分周回
路31の出力P13の反転出力は、選択ゲート回路35,OR回路
37を経て、モノクロ表示のシフトクロックSKを発生する
と同時に、前記スイッチング回路39,40の出力をアクテ
ィブ状態にし、スイッチング回路41〜46の出力をハイ・
インピーダンス状態にする。逆に、スイッチSW2がONの
時、前記、フリップフロップ回路23のクロック信号P
8は、AND回路36、OR回路37を経て、カラー表示のシフト
クロックSKを発生すると同時に、スイッチング回路41〜
46の出力をアクティブ状態にし、スイッチング回路39,4
0の出力をハイ・インピーダンスに切換える様に動作す
る。
以上、述べたようにカラー表示又は、モノクロ表示の
表示モードの切換が選択端子S2の電圧レベルによって可
能となる。又、表示のNEGA/posi表示の選択も選択端子S
1の電圧レベルの設定によって切換が可能である。
表示モードの切換が選択端子S2の電圧レベルによって可
能となる。又、表示のNEGA/posi表示の選択も選択端子S
1の電圧レベルの設定によって切換が可能である。
第４図のタイミング図において、 （Ａ）は、前記第１パルス発生手段と、第２パルス発生
手段のパルス出力P15,P16のタイミングを示している。
手段のパルス出力P15,P16のタイミングを示している。
（Ｂ）は、クロック信号P1及びP16のタイミング、 （Ｃ）は、スイッチング制御信号P5,P6,P7及び表示デー
タUD0〜UD3,LD0〜LD3のタイミング （Ｄ）は、モノクロ表示の表示データUD0〜UD3のタイミ
ング （Ｅ）は液晶表示装置の駆動回路へのタイミング信号で
あるシフトクロックCK、ラッチクロックLK、フレーム信
号FRM、交流化駆動信号Ｍのタイミングをそれぞれ示し
ている。
タUD0〜UD3,LD0〜LD3のタイミング （Ｄ）は、モノクロ表示の表示データUD0〜UD3のタイミ
ング （Ｅ）は液晶表示装置の駆動回路へのタイミング信号で
あるシフトクロックCK、ラッチクロックLK、フレーム信
号FRM、交流化駆動信号Ｍのタイミングをそれぞれ示し
ている。
前記、述べたようにP/S変換回路103のシリアルデータ
SD及び、クロック信号CKが第４図のインターフェース回
路の赤，緑，青色の表示データRD,GD,BDの少なくとも一
つの表示データ、及びドットクロックCKとして入力さ
れ、更に４ビットパラレル出力モードに選択すると、前
記、UD0〜UD3の４ビットパラレルデータは、グレースケ
ールデータとなることが理解できる。
SD及び、クロック信号CKが第４図のインターフェース回
路の赤，緑，青色の表示データRD,GD,BDの少なくとも一
つの表示データ、及びドットクロックCKとして入力さ
れ、更に４ビットパラレル出力モードに選択すると、前
記、UD0〜UD3の４ビットパラレルデータは、グレースケ
ールデータとなることが理解できる。
第６図は、パルス幅変調によるグレースケール表示駆
動回路の一例を示したものである。第６図において、グ
レースケールデータUD0〜UD3の４ビットパラレルデータ
は、シフトクロックSKにより、４ビットパラレルシフト
レジスタ501に、順次記憶されラッチ信号LKにより、１
行分のグレースケールデータが、ラッチ回路502にラッ
チされる。ラッチ回路502のグレースケールデータは、
駆動パルス幅制御回路503によって、16ステップのパル
ス幅変調された駆動制御信号を駆動回路504に出力す
る。このパルス幅変調するためのクロック信号として、
前記、駆動パルス幅の制御クロック信号PWKが入力され
る。駆動回路504は、前記、駆動パルス幅制御回路503の
制御信号によって、パルス幅変調された駆動信号を出力
する。V1,VEEは、選択駆動電圧V3,V4は、非選択駆動電
圧を示している。周知の如く、液晶は印加された実効電
圧に依存して、光輝度が変化するものである故に、パル
ス幅変調することにより、実効電圧を微妙に変化させる
ことができるので、極めて細かく、光輝度のグレースケ
ール表示動作をすることができる。
動回路の一例を示したものである。第６図において、グ
レースケールデータUD0〜UD3の４ビットパラレルデータ
は、シフトクロックSKにより、４ビットパラレルシフト
レジスタ501に、順次記憶されラッチ信号LKにより、１
行分のグレースケールデータが、ラッチ回路502にラッ
チされる。ラッチ回路502のグレースケールデータは、
駆動パルス幅制御回路503によって、16ステップのパル
ス幅変調された駆動制御信号を駆動回路504に出力す
る。このパルス幅変調するためのクロック信号として、
前記、駆動パルス幅の制御クロック信号PWKが入力され
る。駆動回路504は、前記、駆動パルス幅制御回路503の
制御信号によって、パルス幅変調された駆動信号を出力
する。V1,VEEは、選択駆動電圧V3,V4は、非選択駆動電
圧を示している。周知の如く、液晶は印加された実効電
圧に依存して、光輝度が変化するものである故に、パル
ス幅変調することにより、実効電圧を微妙に変化させる
ことができるので、極めて細かく、光輝度のグレースケ
ール表示動作をすることができる。
第６図は、SBE（スーパーツイストTN液晶）パネルを
パルス幅変調駆動方法によるグレースケールの線形性を
示す実験データである。前記、第１図のインターフェー
ス回路103のグレースケールデータU0〜U3が、1111〜000
1の４ビットパラレルデータを出力する様に、前記第１
図のR,G,B入力に111〜000の信号電圧を入力し、光学測
定器により、反射率測定を行い、パルス幅変調による相
対反射率変化を示したものであり、デューティ比1/100
〜1/250までグレースケール表示の線形性があることを
示している。同様にして、MSIパネルについても、実験
したが、極めて線形性のあるグレースケール表示のデー
タが得られ、実際に大型MSIパネルにより、映像表示し
た場合にも、良いグレースケール表示品質を得ることが
できた。
パルス幅変調駆動方法によるグレースケールの線形性を
示す実験データである。前記、第１図のインターフェー
ス回路103のグレースケールデータU0〜U3が、1111〜000
1の４ビットパラレルデータを出力する様に、前記第１
図のR,G,B入力に111〜000の信号電圧を入力し、光学測
定器により、反射率測定を行い、パルス幅変調による相
対反射率変化を示したものであり、デューティ比1/100
〜1/250までグレースケール表示の線形性があることを
示している。同様にして、MSIパネルについても、実験
したが、極めて線形性のあるグレースケール表示のデー
タが得られ、実際に大型MSIパネルにより、映像表示し
た場合にも、良いグレースケール表示品質を得ることが
できた。
以上、述べた様に本発明によれば、ON/OFF表示用のイ
ンターフェース回路を用いて、映像信号を入力し、薄型
表示装置にグレースケール表示の可能なコントロール回
路を簡単なシステム構成で実現できる様になった。従っ
て、安価で面実装が可能である。アナログ信号をディジ
タル信号に変換して内部処理し、グレースケール表示す
るため、ノイズに強い。線順次走査式の駆動方式である
ため、精度の良い、安定した駆動電圧で駆動できるの
で、品質の良いグレースケール表示ができる。スーパー
ツィストのSBE液晶、或いはMSI,MIM,リングダイオード
等のアクティブタイプの各種液晶表示装置に適用するこ
とができるなど、多大な効果を持つものである。
ンターフェース回路を用いて、映像信号を入力し、薄型
表示装置にグレースケール表示の可能なコントロール回
路を簡単なシステム構成で実現できる様になった。従っ
て、安価で面実装が可能である。アナログ信号をディジ
タル信号に変換して内部処理し、グレースケール表示す
るため、ノイズに強い。線順次走査式の駆動方式である
ため、精度の良い、安定した駆動電圧で駆動できるの
で、品質の良いグレースケール表示ができる。スーパー
ツィストのSBE液晶、或いはMSI,MIM,リングダイオード
等のアクティブタイプの各種液晶表示装置に適用するこ
とができるなど、多大な効果を持つものである。
第１図は本発明の一実施例を示す回路図、第２図は第１
図のタイミングを示す図、第３図はデコーダの一実施例
を示す回路図、第４図は、インターフェース回路図、第
５図（Ａ）〜（Ｅ）は、第４図のタイミング図、第６図
はパルス幅変調駆動回路の回路図、第７図はパルス幅変
調によるSBEパネル実験データを示す図。 101……グレースケール・デコーダ回路 102……切換スイッチ回路 103……P/S変換回路 104……インターフェース回路 105……発振回路 106,107……分周回路
図のタイミングを示す図、第３図はデコーダの一実施例
を示す回路図、第４図は、インターフェース回路図、第
５図（Ａ）〜（Ｅ）は、第４図のタイミング図、第６図
はパルス幅変調駆動回路の回路図、第７図はパルス幅変
調によるSBEパネル実験データを示す図。 101……グレースケール・デコーダ回路 102……切換スイッチ回路 103……P/S変換回路 104……インターフェース回路 105……発振回路 106,107……分周回路
Claims (1)
- 【請求項１】水平同期信号、垂直同期信号、クロック信
号及びパラレルに複数のビデオ信号を入力して、表示装
置を駆動するためのデータ信号とタイミング信号を出力
するインターフェース回路、および表示装置を駆動する
駆動回路を備える表示装置であって、 前記複数のビデオ信号をグレースケールデータに対応さ
せてデコードするデコーダ回路と、 前記デコーダ回路の出力と前記複数のビデオ信号を切り
換えて出力するスイッチ回路と、 クロック信号を分周して出力する分周回路と、 前記スイッチ回路から出力されたパラレルな出力信号
を、シリアル信号に変換して出力するP/S変換回路と、
を備えるとともに、 前記P/S変換回路は、前記スイッチ回路から出力された
パラレル信号を、前記分周回路の出力信号に応じてパラ
レルにラッチし、クロック信号の１クロック毎にシリア
ル信号に変換して出力することを特徴とする表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62087369A JP2628161B2 (ja) | 1987-04-09 | 1987-04-09 | 表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62087369A JP2628161B2 (ja) | 1987-04-09 | 1987-04-09 | 表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63253399A JPS63253399A (ja) | 1988-10-20 |
| JP2628161B2 true JP2628161B2 (ja) | 1997-07-09 |
Family
ID=13912982
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62087369A Expired - Lifetime JP2628161B2 (ja) | 1987-04-09 | 1987-04-09 | 表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2628161B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61213897A (ja) * | 1985-03-19 | 1986-09-22 | 三洋電機株式会社 | 画像表示装置 |
-
1987
- 1987-04-09 JP JP62087369A patent/JP2628161B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61213897A (ja) * | 1985-03-19 | 1986-09-22 | 三洋電機株式会社 | 画像表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63253399A (ja) | 1988-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6628253B1 (en) | Picture display device and method of driving the same | |
| US5465102A (en) | Image display apparatus | |
| US6700560B2 (en) | Liquid crystal display device | |
| KR100418922B1 (ko) | 액정표시장치의 감마 기준 전압 회로 | |
| US20080122811A1 (en) | Driver Monolithic Liquid Crystal Panel Driver Circuit And Liquid Crystal Display Having Same | |
| JP2003195828A (ja) | 表示装置、情報処理装置、表示方法、プログラム、及び記録媒体 | |
| KR930005369B1 (ko) | 많은색의 컬러 표시방법 및 장치 | |
| JP2628161B2 (ja) | 表示装置 | |
| KR960014499B1 (ko) | 표시장치의 구동회로 | |
| JP2001100709A (ja) | 電気光学装置およびその駆動方法 | |
| JPS63259594A (ja) | 表示装置 | |
| JP2641766B2 (ja) | 液晶ディスプレイ装置 | |
| JP2571924B2 (ja) | 表示装置のインタ−フエ−ス回路 | |
| JP2002229524A (ja) | 単純マトリクス型液晶表示パネルの駆動回路及び液晶表示装置 | |
| JPH0443249B2 (ja) | ||
| JP3240148B2 (ja) | 液晶表示装置 | |
| JPS60120327A (ja) | 液晶駆動方法 | |
| KR20020008601A (ko) | 휘도 조절이 가능한 액정 디스플레이 패널 구동 회로 및그 조절 방법 | |
| KR950003980B1 (ko) | 인터페이스 | |
| JPH04358197A (ja) | 液晶ディスプレイの階調駆動回路 | |
| JPH04313793A (ja) | 平面型表示装置の階調制御クロック信号発生回路 | |
| KR920010341B1 (ko) | Pdp모듈의 제어방법 및 그 장치 | |
| KR950005948B1 (ko) | 확대 계조 표현 구동 회로 | |
| JPH0277793A (ja) | 画像表示装置 | |
| JPH0654420B2 (ja) | 液晶表示装置のインタ−フエ−ス回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |