JPH023304B2 - - Google Patents
Info
- Publication number
- JPH023304B2 JPH023304B2 JP16978882A JP16978882A JPH023304B2 JP H023304 B2 JPH023304 B2 JP H023304B2 JP 16978882 A JP16978882 A JP 16978882A JP 16978882 A JP16978882 A JP 16978882A JP H023304 B2 JPH023304 B2 JP H023304B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- test
- outputs
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000012360 testing method Methods 0.000 claims description 26
- 238000006243 chemical reaction Methods 0.000 claims description 20
- 238000010586 diagram Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】
［発明の技術分野］
この発明は、デイジタル部、アナログ部の混在
する集積回路における検査回路に係わり、特に内
蔵するデイジタル―アナログ（DA）変換回路の
試験を行なうための回路構成に関する。[Detailed Description of the Invention] [Technical Field of the Invention] The present invention relates to a test circuit for an integrated circuit in which a digital part and an analog part coexist, and in particular a test circuit for testing a built-in digital-to-analog (DA) conversion circuit. Regarding circuit configuration.
［発明の技術的背景とその問題点］
集積回路に内蔵されるDA変換回路の電気的特
性は集積回路自体の特性を左右するものであり、
その特性を把握することは重要な問題である。[Technical background of the invention and its problems] The electrical characteristics of the DA conversion circuit built into an integrated circuit affect the characteristics of the integrated circuit itself.
Understanding its characteristics is an important issue.
DA変換回路の特性を知る方法として、集積回
路に入力するデータ情報とその時の出力信号を比
較することで大まかな特性を知ることはできる
が、デイジタル信号処理部やアナログ信号処理部
等の全ての電気的特性を把握することは不可能で
ある。 One way to know the characteristics of a DA conversion circuit is to compare the data information input to the integrated circuit with the output signal at that time. It is impossible to understand the electrical characteristics.
従来、集積回路に内蔵するDA変換回路の電気
的特性を試験する方法として第１図に示す回路構
成が考えられる。 Conventionally, the circuit configuration shown in FIG. 1 has been considered as a method for testing the electrical characteristics of a DA conversion circuit built into an integrated circuit.
データ処理回路１は端子２に入力するデータ情
報ａを演算処理しＭビツトの計数信号ｂを出力す
る。波形ROM３は上記の計数信号ｂをアドレス
入力としてＮビツトから成るデイジタル波形情報
信号ｃを発生する。DA変換回路６の試験時には
選択回路４は端子５から入る外部指令信号ｄによ
り端子７から入るＮビツトの外部入力信号ｅを出
力させる。又通常状態においてはデイジタル波形
情報信号ｃの方を選択し、DA変換回路６に出力
する。このDA変換回路６アナログ信号ｆを発生
し端子８に出力する。 A data processing circuit 1 performs arithmetic processing on data information a input to a terminal 2 and outputs an M-bit count signal b. The waveform ROM 3 receives the above count signal b as an address input and generates a digital waveform information signal c consisting of N bits. When testing the DA conversion circuit 6, the selection circuit 4 outputs an N-bit external input signal e input from the terminal 7 in response to an external command signal d input from the terminal 5. In the normal state, the digital waveform information signal c is selected and output to the DA conversion circuit 6. This DA conversion circuit 6 generates an analog signal f and outputs it to a terminal 8.
このようにDA変換回路６の試験を行なう場
合、端子７に外部入力信号として任意のデータを
入力することにより全ての電気的特性を知ること
ができる。しかし、Ｎビツト（例えば８ビツト）
から成る外部入力信号の為の端子７を集積回路に
持つことは必要以上の大きさの集積回路用パツケ
ージを使用することになり小型化を図る上で問題
となる。また、Ｎビツトの外部入力信号ｅをチツ
プ内で引き回わすことは回路設計をより複雑にす
る原因になる。 When testing the DA conversion circuit 6 in this manner, all electrical characteristics can be known by inputting arbitrary data to the terminal 7 as an external input signal. However, N bits (e.g. 8 bits)
Providing a terminal 7 for an external input signal consisting of the above on an integrated circuit requires the use of an integrated circuit package that is larger than necessary, which poses a problem in terms of miniaturization. Furthermore, routing the N-bit external input signal e within the chip makes the circuit design more complicated.
［発明の目的］
本発明は、上述のような問題点に鑑みてなされ
たもので、少ないビツト数のテスト信号を入力す
るだけでDA変換回路の試験を行なうことのでき
る集積回路用検査回路を提供することを目的をす
る。[Object of the Invention] The present invention has been made in view of the above-mentioned problems, and provides a test circuit for integrated circuits that can test a DA conversion circuit by simply inputting a test signal with a small number of bits. aim to provide.
［発明の概要］
本発明はデータ処理回路の演算部にDA変換回
路を試験する為のテスト信号を入力することがで
きる構成とし、更に選択回路はテスト信号等の外
部制御信号によつて制御された波形発生メモリ出
力のデイジタル波形信号又はデータ処理回路出力
の計数信号を選択的にDA変換回路に入力させる
ようにしたものである。[Summary of the Invention] The present invention has a configuration in which a test signal for testing a DA conversion circuit can be input to the arithmetic unit of a data processing circuit, and furthermore, the selection circuit is controlled by an external control signal such as a test signal. The digital waveform signal output from the waveform generation memory or the count signal output from the data processing circuit is selectively input to the DA conversion circuit.
［発明の効果］
本発明によれば、外部から入力されるテスト信
号がデータ処理回路の演算部に入力され演算され
てからDA変換回路に入れられるので、少ないビ
ツト数のテスト信号で済む効果がある。[Effects of the Invention] According to the present invention, an externally input test signal is input to the arithmetic unit of the data processing circuit, and is then input to the DA conversion circuit after being operated on. be.
［発明の実施例］
本発明の一実施例の集積回路１０を第２図に示
す。データ処理回路１１は端子１２から入力する
データ情報Ａをとりこんで入力データ情報に対応
するパターン信号A1を発生するパターン発生部
２１と、パターン信号A1と例えば３ビツトの外
部テスト信号Ｅを加算、計数し、計数信号Ｂを発
生する演算部２２で構成する。波形ROM１３は
計数信号Ｂをアドレス入力としてデイジタル波形
信号Ｃを発生する。選択回路１４は端子１５に入
力される外部制御信号Ｄにより、通常モードにお
いてはデイジタル波形信号Ｃを、試験モードにお
いては計数信号Ｂを選択し、DA変換回路１６に
出力する。DA変換回路１６はアナログに変換し
た波形信号Ｆを出力する。[Embodiment of the Invention] An integrated circuit 10 according to an embodiment of the invention is shown in FIG. The data processing circuit 11 includes a pattern generating section 21 that receives data information A input from a terminal 12 and generates a pattern signal A 1 corresponding to the input data information, and adds the pattern signal A 1 and, for example, a 3-bit external test signal E. , and a calculation section 22 that counts and generates a count signal B. The waveform ROM 13 receives the count signal B as an address input and generates a digital waveform signal C. The selection circuit 14 selects the digital waveform signal C in the normal mode and the count signal B in the test mode according to the external control signal D input to the terminal 15, and outputs the selected signal to the DA conversion circuit 16. The DA conversion circuit 16 outputs a waveform signal F converted into analog.
上記回路構成にすることにより、試験モードに
おいて、パターン信号A1を停止し、テスト信号
Ｅのみを入力として演算することにより、テスト
信号Ｅの設定の仕方により種々の周期の計数信号
Ｂを発生できる。この計数信号Ｂを外部制御信号
Ｄで選択し、DA変換回路１６の試験入力信号と
することで、DA変換回路１６の電気的特性を知
ることが可能である。又、計数信号Ｂをアナログ
変換して観測することにより、データ処理回路１
１の演算部２２の動作状況を把握することがで
き、集積回路製造時の簡易チエツクとして応用可
能である。同様に、テスト信号Ｅの入力を停止
し、データ情報Ａを入力することでパターン発生
部２１の簡易チエツクも可能である。 With the above circuit configuration, in the test mode, by stopping the pattern signal A1 and performing calculations using only the test signal E as input, it is possible to generate count signals B with various cycles depending on how the test signal E is set. . By selecting this count signal B with the external control signal D and using it as a test input signal of the DA conversion circuit 16, it is possible to know the electrical characteristics of the DA conversion circuit 16. In addition, by converting the count signal B into analog and observing it, the data processing circuit 1
It is possible to grasp the operating status of the calculation unit 22 of No. 1, and it can be applied as a simple check during the manufacture of integrated circuits. Similarly, by stopping the input of the test signal E and inputting the data information A, a simple check of the pattern generation section 21 is also possible.
尚、上記実施例では波形ROMを用いたが、一
般的にはこれは対応する波形を発生するメモリで
あればよい。 Although a waveform ROM is used in the above embodiment, generally any memory that generates a corresponding waveform may be used.
第１図は、従来集積回路検査回路の構成を示す
図、第２図は本発明一実施例の構成を示す図であ
る。
１０……集積回路、１１……データ処理回路、
１３……波形ROM、１４……選択回路、１６…
…DA変換回路、２１……パターン発生部、２２
……演算部。
FIG. 1 is a diagram showing the configuration of a conventional integrated circuit testing circuit, and FIG. 2 is a diagram showing the configuration of an embodiment of the present invention. 10... integrated circuit, 11... data processing circuit,
13... Waveform ROM, 14... Selection circuit, 16...
...DA conversion circuit, 21 ... Pattern generation section, 22
...Calculation section.
Claims (1)
を発生するパターン発生部及びこのパターン信号
に演算を施して所定の計数信号を出力する演算部
とからなるデータ処理部と、前記計数信号に対応
したデイジタル波形メモリ信号を出力する波形発
生メモリと、この波形発生メモリ出力をアナログ
信号変換するDA変換回路とからなる集積回路に
おいて、前記デイジタル波形メモリ信号又は前記
計数信号を外部制御信号により選択的に前記DA
変換回路に出力する選択回路を具備し、前記演算
部は、外部から入力されたテスト信号をテスト計
数信号に変換してこのテスト計数信号を前記選択
回路に出力し、前記選択回路は、前記外部制御信
号により前記テスト計数信号を選択して、前記
DA変換回路に出力することを特徴とする集積回
路用検査回路。1. A data processing section consisting of a pattern generation section that generates a pattern signal corresponding to input data information, a calculation section that performs calculations on this pattern signal and outputs a predetermined count signal, and a digital waveform corresponding to the count signal. In an integrated circuit comprising a waveform generation memory that outputs a memory signal and a DA conversion circuit that converts the output of the waveform generation memory into an analog signal, the digital waveform memory signal or the count signal is selectively converted to the DA by an external control signal.
The arithmetic unit includes a selection circuit that outputs an output to the conversion circuit, the arithmetic unit converts a test signal input from the outside into a test count signal, and outputs this test count signal to the selection circuit, and the selection circuit Selecting the test count signal by a control signal,
An integrated circuit testing circuit characterized by outputting to a DA conversion circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16978882A JPS5961040A (en) | 1982-09-30 | 1982-09-30 | Integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16978882A JPS5961040A (en) | 1982-09-30 | 1982-09-30 | Integrated circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5961040A JPS5961040A (en) | 1984-04-07 |
| JPH023304B2 true JPH023304B2 (en) | 1990-01-23 |
Family
ID=15892882
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16978882A Granted JPS5961040A (en) | 1982-09-30 | 1982-09-30 | Integrated circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5961040A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0570298U (en) * | 1993-03-17 | 1993-09-24 | ダイニック株式会社 | Cigarette sidestream smoke suppressor |
-
1982
- 1982-09-30 JP JP16978882A patent/JPS5961040A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5961040A (en) | 1984-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4527148A (en) | Analog-digital converter | |
| JP2002236152A (en) | Testing device and test method of semiconductor integrated circuit | |
| KR960042749A (en) | Programmable binary / interleaved sequence counters | |
| JPH023304B2 (en) | ||
| JPH0695129B2 (en) | Semiconductor integrated circuit | |
| JPH0645935A (en) | Integrated circuit mixed integration of analog and digital circuits | |
| JPH04129332A (en) | Successive approximation a/d converter | |
| JPH06152412A (en) | Semiconductor integrated circuit device | |
| JPH0376428A (en) | A/d converter | |
| JPH03215764A (en) | Semiconductor integrated circuit | |
| JPH07117877B2 (en) | Analog input / output device | |
| JPH06230084A (en) | Serial pattern generator | |
| JPH06258402A (en) | Integrated circuit incorporated with test circuit | |
| JPS62133371A (en) | Semiconductor device | |
| JPH0522146A (en) | A/d converter | |
| JPH02206773A (en) | Test circuit for semiconductor integrated circuit | |
| JPH04297129A (en) | Digital/analog conversion circuit | |
| KR20000021308A (en) | Memory test apparatus for complex semiconductor device | |
| JPH02268520A (en) | Successive approximation analog/digital conversion circuit | |
| JPH05324865A (en) | Microcomputer | |
| JPH0612502A (en) | Microcomputer with built-in a/d conversion circuit | |
| JPH09116434A (en) | Digital/analog conversion circuit | |
| JPH0128438B2 (en) | ||
| JPH01193674A (en) | Address generating mechanism of lsi tester | |
| JPH05327500A (en) | A/d conversion circuit |