JPH02268520A - Successive approximation analog/digital conversion circuit - Google Patents

Successive approximation analog/digital conversion circuit

Info

Publication number
JPH02268520A
JPH02268520A JP9121589A JP9121589A JPH02268520A JP H02268520 A JPH02268520 A JP H02268520A JP 9121589 A JP9121589 A JP 9121589A JP 9121589 A JP9121589 A JP 9121589A JP H02268520 A JPH02268520 A JP H02268520A
Authority
JP
Japan
Prior art keywords
converter
output
comparator
value
analog
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9121589A
Other languages
Japanese (ja)
Inventor
Tomoaki Isozaki
磯崎 智明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP9121589A priority Critical patent/JPH02268520A/en
Publication of JPH02268520A publication Critical patent/JPH02268520A/en
Pending legal-status Critical Current

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

PURPOSE:To facilitate the generation of a test pattern and to reduce the size of a test pattern itself by enabling a digital value inputted to a D/A conversion part in a test to be set at an arbitrary value, and issuing the output of a comparator to an outside. CONSTITUTION:A digital signal 4 sent from a successive approximation control circuit 3 is connected to the digital input of the D/A conversion part 1 via a buffer circuit 10, and the output from a data bus 9 is connected to the digital input of the D/A conversion part 1 via a buffer 11, and the output of the comparator 8 is connected to an analog input terminal 7 via a buffer 12. Therefore, it is possible to set the digital value inputted to the D/A conversion part 1 in the test at the arbitrary value, and to issue the output of the comparator 8 to the outside. In such a manner, the accuracy of A/D conversion can be accurately tested by setting the upper and lower limit values of a conversion value at the D/A conversion part 1 and testing the output value of the comparator at that time.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は逐次比較型アナログ・ディジタル変換回路に関
し、特に1チツプマイクロコンピユータに内蔵されたテ
スト機能を有する逐次比較型アナログ・ディジタル変換
回路に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a successive approximation type analog-to-digital conversion circuit, and more particularly to a successive approximation type analog-to-digital conversion circuit having a built-in test function in a one-chip microcomputer.

〔従来の技術〕[Conventional technology]

従来、かかる逐次比較型アナログ・ディジタル変換回路
(以下、A/Dコンバータと称す)は各種のテスト機能
を備えており、その一つに変換精度のテストという項目
がある。このA/Dコンバータの変換精度の規格という
のは、通常A/D変換を行った時点で理想的な変換値よ
りの誤差として規定される。
Conventionally, such successive approximation type analog-to-digital conversion circuits (hereinafter referred to as A/D converters) have various test functions, one of which is a test of conversion accuracy. The conversion accuracy standard of this A/D converter is usually defined as an error from an ideal converted value at the time of A/D conversion.

ここで、−例として8ビツトのA/Dコンバータの変換
精度について第3図(a)、(b)を参照して説明する
Here, as an example, the conversion accuracy of an 8-bit A/D converter will be explained with reference to FIGS. 3(a) and 3(b).

第3図(a)、(b)はそれぞれ一般的なA/Dコンバ
ータの変換精度を説明するための理想特性図および誤差
を有する場合の特性図である。
FIGS. 3(a) and 3(b) are an ideal characteristic diagram and a characteristic diagram with an error, respectively, for explaining the conversion accuracy of a general A/D converter.

第3図(a)に示すように、この特性はA/Dコンバー
タのリファレンス電圧を5.11Vとしたときの理想特
性を示しており、誤差としては量子化誤差のみが含まれ
ている。しかしながら、実際には雑音等の影響もあり、
量子化誤差以外の誤差も発生するため、第3図(b)で
示すような特性を保証する場合が多い。すなわち、第3
図(b)においては、誤差として±1.5LSB(IL
SB=5.IIV1511=O,0IV)を許容してい
る。従って、アナログ入力電圧として0.03Vを入力
した場合の変換値は02H。
As shown in FIG. 3(a), this characteristic shows an ideal characteristic when the reference voltage of the A/D converter is 5.11V, and includes only the quantization error. However, in reality, there are also influences such as noise,
Since errors other than quantization errors also occur, the characteristics shown in FIG. 3(b) are often guaranteed. That is, the third
In figure (b), the error is ±1.5LSB (IL
SB=5. IIV1511=O, 0IV) is allowed. Therefore, when 0.03V is input as the analog input voltage, the converted value is 02H.

03H,04Hのいずれかであればよいということにな
る。このようなA/Dコンバータの精度を決める要因と
しては、主としてD/A変換部の精度やコンパレータの
精度およびサンプルアンドホールド回路の精度で決定さ
れる。
This means that either 03H or 04H is sufficient. The factors that determine the accuracy of such an A/D converter are mainly determined by the accuracy of the D/A converter, the accuracy of the comparator, and the accuracy of the sample-and-hold circuit.

第4図はかかる従来の一例を示す逐次比較型A/Dコン
バータのブロック図である。
FIG. 4 is a block diagram of a successive approximation type A/D converter showing an example of such a conventional converter.

第4図に示すように、このA/Dコンバータはリファレ
ンス電圧入力端子2から入力されるリファレンス電圧お
よび逐次比較制御回路3から送出力されるデジタル信号
4によりアナログ信号5を出力するD/A変換部1と、
アナログ電圧入力端子7から入力されたアナログ電圧を
サンプルおよびホールドするサンプルアンドホールド回
路6と、D/A変換部1より出力されたアナログ電圧5
とサンプルアンドホールド回路6より供給されるアナロ
グ電圧とを比較するコンパレータ8と、その比較結果に
基づきディジタル信号の出力制御を繰り返す逐次比較制
御回路3とを有している。
As shown in FIG. 4, this A/D converter outputs an analog signal 5 using the reference voltage input from the reference voltage input terminal 2 and the digital signal 4 sent and output from the successive approximation control circuit 3. Part 1 and
A sample-and-hold circuit 6 that samples and holds the analog voltage input from the analog voltage input terminal 7, and an analog voltage 5 output from the D/A converter 1.
The comparator 8 has a comparator 8 that compares the voltage with an analog voltage supplied from a sample-and-hold circuit 6, and a successive approximation control circuit 3 that repeats output control of a digital signal based on the comparison result.

特に、逐次比較制御回路3は初期値として、最上位ビッ
トを“O”′、他のビットをすべて1゛′とじた値(8
ビツトA/Dコンバータならば7FH)をD/A変換部
1ヘディジタル信号4として送出し、D/A変換部の出
力とサンプルアンドホールド回路6の出力とを比較させ
る。ここで、D/A変換部1の出力の方が小さければ、
最上位ビットに“1”をセットし、また逆に大きければ
“0”をセットする。その後、上位から2ビツト目を゛
0パにし、上位より3ビツト目以下を“1”にして再度
比較制御を行う。以上のような処理を上位ビットより順
に繰り返し、最終的には逐次比較制御回路3内にアナロ
グ電圧に相当するディジタル値が得られる。この最終的
に変換されたディジタル値は制御回路3からデータバス
9に出力される。
In particular, the successive approximation control circuit 3 uses as an initial value a value (8
If it is a bit A/D converter, 7FH) is sent as a digital signal 4 to the D/A converter 1, and the output of the D/A converter and the output of the sample-and-hold circuit 6 are compared. Here, if the output of the D/A converter 1 is smaller,
The most significant bit is set to "1", and conversely, if it is larger, it is set to "0". Thereafter, the second bit from the most significant bit is set to 0, and the third and subsequent bits from the most significant are set to 1, and comparison control is performed again. The above-described processing is repeated in order from the most significant bits, and finally a digital value corresponding to the analog voltage is obtained in the successive approximation control circuit 3. This finally converted digital value is output from the control circuit 3 to the data bus 9.

上述したA/Dコンバータの変換精度をテストする場合
、入力電圧をO■よりO,OIVずつ上げて順次A/D
変換して行き、LSIテスタ等で変換精度のテストを行
う。
When testing the conversion accuracy of the A/D converter described above, increase the input voltage by O, OIV from O■ and sequentially test the A/D converter.
Conversion is performed, and the conversion accuracy is tested using an LSI tester or the like.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

上述した従来のA/Dコンバータにおいては、その変換
精度をテストする場合、規格内であったとしても変換値
は複数(第3図(b)の例では3個)存在することにな
る。通常、LSIテスタにおいては、LSIが良品か不
良品かを判断する方法として、LSIテスタ内に記憶さ
れている期待値とLSIからの出力との比較を行ってい
るが、このLSIテスタ内に記憶される期待値は一種類
であるので、前述したようなA/Dコンバータの変換値
をLSIテスタの期待値と直接比較するという方法は採
用することができない。そのため、A/Dコンバータを
内蔵しているような1チツプマイコンにおいては、A/
D変換の結果を一担CPUへ転送し、CPUで変換結果
が規格内であるか否かを判断し、その結果を外部に出力
しLSIテスタで判別させている。
In the above-described conventional A/D converter, when testing its conversion accuracy, there are a plurality of conversion values (three in the example of FIG. 3(b)) even if they are within the standard. Normally, LSI testers compare the expected value stored in the LSI tester with the output from the LSI in order to determine whether the LSI is good or defective. Since there is only one type of expected value, it is not possible to directly compare the converted value of the A/D converter with the expected value of the LSI tester as described above. Therefore, in a single-chip microcontroller with a built-in A/D converter,
The result of the D conversion is transferred to the CPU, which determines whether the conversion result is within the standard, and outputs the result to the outside for determination by an LSI tester.

しかし5ながら、かかる判別方法においては、テストパ
ターンの設計が難しく、またテストパターンそのものも
非常に長くなってしまうという欠点がある。
However, this discrimination method has the disadvantage that it is difficult to design a test pattern, and the test pattern itself is very long.

本発明の目的は、かかるA/D変換精度をテストするに
あたり、テストパターンの作成を容易にするとともにテ
ストパターン自体も短かくすることのできるA/Dコン
バータを提供することにある。
An object of the present invention is to provide an A/D converter that facilitates the creation of a test pattern and can shorten the test pattern itself when testing such A/D conversion accuracy.

〔課題を解決するための手段〕[Means to solve the problem]

本発明のA/Dコンバータは、設定されたディジタル値
に基づいて第一のアナログレベルを発生するD/A変換
部と、外部端子からのアナログ電圧を入力し第二のアナ
ログレベルを出力するサンプルアンドホールド回路と、
前記第一および第二のアナログレベルを比較するコンパ
レータと、前記第一のアナログレベルの発生にあたり前
記コンパレータの出力を判断して逐次比較制御を行う制
御回路とを有するA/Dコンバー゛夕において、テスト
時に前記D/A変換部に入力するディジタル値を任意の
値に設定する手段と、前記コンパレータの出力を外部に
出力する手段とを有して構成される。
The A/D converter of the present invention includes a D/A converter that generates a first analog level based on a set digital value, and a sample that receives an analog voltage from an external terminal and outputs a second analog level. and hold circuit,
An A/D converter comprising a comparator that compares the first and second analog levels, and a control circuit that judges the output of the comparator and performs successive approximation control when generating the first analog level, The device includes means for setting a digital value input to the D/A converter to an arbitrary value during a test, and means for outputting the output of the comparator to the outside.

〔実施例〕〔Example〕

次に、本発明の実施例について図面を参照して説明する
Next, embodiments of the present invention will be described with reference to the drawings.

第1図は本発明の第一の実施例を示すA/Dコンバータ
のブロック図である。
FIG. 1 is a block diagram of an A/D converter showing a first embodiment of the present invention.

第1図に示すように、本実施例は前述した第4図の従来
例と比較して異るところは、逐次比較制御回路3から送
出されるディジタル信号4がバッファ回路10を介して
D/A変換部1のディジタル入力となっている点と、デ
ータバス9からの出力がバッファ11を介してD/A変
換部1のディジタル入力に接続されている点と、コンパ
レータ8の出力がバッファ12を介してアナログ入力端
子7に接続されている点である。また、これらバッファ
10,11.12の出力許可信号にはテスト信号13を
、用いる点も相異している。なお、これらバッファ10
.11は図面上には1ビット分しか記されていないが、
実際にはD/A変換部1のディジタル入力値のビット数
分存在する。
As shown in FIG. 1, this embodiment is different from the conventional example shown in FIG. The output from the data bus 9 is connected to the digital input of the D/A converter 1 via the buffer 11, and the output from the comparator 8 is connected to the buffer 12. This is the point where it is connected to the analog input terminal 7 via. Another difference is that a test signal 13 is used as an output permission signal for these buffers 10, 11, and 12. Note that these buffers 10
.. 11 is only marked for 1 bit on the drawing, but
Actually, there are as many bits as the digital input value of the D/A converter 1.

次に、上述したA/Dコンバータの動作について説明す
る。
Next, the operation of the above-mentioned A/D converter will be explained.

まず、テスト信号13が“0”の場合、回路的には第4
図で示した従来例のA/Dコンバータの回路と等価とな
り、動作としても同じ動作を行つ。
First, when the test signal 13 is "0", the fourth
It is equivalent to the circuit of the conventional A/D converter shown in the figure, and performs the same operation.

一方、A/Dコンバータのテストを行う場合は、テスト
信号13を0″にした状態でアナログ入力端子7にテス
トするアナログ電圧を印加し、サブルアンドホールド回
路6によりサンプリングする。しかる後、テスト信号1
3を“1”にしてD/A変換部1のディジタル入力にデ
ィジタル変換値の上限値と下限値を与え、その時のコン
パレータ8の出力を見てA/D変換結果が規格内である
か否かのテストを行う。
On the other hand, when testing the A/D converter, an analog voltage to be tested is applied to the analog input terminal 7 with the test signal 13 set to 0'', and sampled by the sub-and-hold circuit 6.Then, the test signal 1
3 to "1", give the upper and lower limits of the digital conversion value to the digital input of the D/A converter 1, and then check the output of the comparator 8 to see if the A/D conversion result is within the standard. Do a test.

例えば、従来技術で説明した第3図(b)に示すような
規格と上限値について比べてみると、アナログ入力電圧
として3X10−2Vを印加した場合、デジタル変換値
として05HをD/A変換部1に与える。しかるに、A
/Dコンバータが所定の精度内で動作するためには、こ
の時のコンパレータ8の出力は“1″とならなければな
らない。
For example, when comparing the upper limit value with the standard as shown in Figure 3(b) explained in the prior art, when 3X10-2V is applied as the analog input voltage, the digital conversion value is 05H at the D/A converter. Give to 1. However, A
In order for the /D converter to operate within a predetermined accuracy, the output of the comparator 8 at this time must be "1".

同様に下限値についても、D/A変換部1の入力として
OIHを入力した場合、コバレータ8の出力は0”でな
ければならない。すなわち、このコンパレータ8の出力
をテストすることにより、A/Dコンバータの変換精度
をテストすることができる。
Similarly, regarding the lower limit value, when OIH is input as the input of the D/A converter 1, the output of the coverator 8 must be 0''.In other words, by testing the output of this comparator 8, the A/D The conversion accuracy of the converter can be tested.

第2図は本発明の第二の実施例を示すA/Dコンバータ
のブロック図である。
FIG. 2 is a block diagram of an A/D converter showing a second embodiment of the present invention.

第2図に示すように、本実施例が前述した第一の実施例
と比較して異っている点は、コンパレータ8の出力を別
端子として外部に出力している点である。かかる第二の
実施例では、テスト信号13を“1”にした状態のまま
でアナログ入力電圧をサンプリングすることができると
いう利点がある。
As shown in FIG. 2, this embodiment differs from the first embodiment described above in that the output of the comparator 8 is outputted to the outside as a separate terminal. This second embodiment has the advantage that the analog input voltage can be sampled while the test signal 13 remains at "1".

〔発明の効果〕〔Effect of the invention〕

以上説明したように、本発明のA/DコンバータはD/
A変換部に変換値の上限値および下限値を設定し、その
時のコンパレータの出力値をテストすることにより、A
/D変換精度を正確にテストすることができる。従って
、LSIテスタではコンパレータの出力値とLSIテス
タの期待値を比較するだけで良品あるいは不良品を判別
することができる。また、テストパターンの設計として
はアナログ電圧入力端子に所定のアナログ電圧を与え、
その時のコンパレータ出力を外部に出すだけでよいこと
になる。従って、テストパターンの作成が容易となると
ともに、テストパターン自体も短くすることができると
いう効果がある。
As explained above, the A/D converter of the present invention
By setting the upper and lower limits of the conversion value in the A converter and testing the output value of the comparator at that time, A
/D conversion accuracy can be accurately tested. Therefore, in the LSI tester, it is possible to determine whether a product is good or defective simply by comparing the output value of the comparator with the expected value of the LSI tester. In addition, when designing a test pattern, apply a predetermined analog voltage to the analog voltage input terminal,
All that is required is to output the comparator output at that time to the outside. Therefore, the test pattern can be easily created and the test pattern itself can be shortened.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の第一の実施例を示すA/Dコンバータ
のブロック図、第2図は本発明の第二の実施例を示すA
/Dコンバータのブロック図、第3図(a)、(b)は
それぞれ一般的なA/Dコンバータの変換精度を説明す
るための理想特性図および誤差を有する場合の特性図、
第4図は従来の一例を示すA/Dコンバータのブロック
図である。 1・・・D/A変換部、2・・・リファレンス電圧入力
端子、3・・・逐次比較制御回路、4・・・デジタル信
号、5・・・D/A変換部出力、6・・・サンプルアン
ドホールド回路、7・・・アナログ電圧入力端子、8・
・・コンパレータ、9・・・データバス、10〜12・
・・バッファ、13・・・テスト信号、14・・・コン
パレータ出力端子。
FIG. 1 is a block diagram of an A/D converter showing a first embodiment of the present invention, and FIG. 2 is a block diagram of an A/D converter showing a second embodiment of the present invention.
A block diagram of the A/D converter, FIGS. 3(a) and 3(b) are an ideal characteristic diagram and a characteristic diagram when there is an error, respectively, to explain the conversion accuracy of a general A/D converter.
FIG. 4 is a block diagram of a conventional A/D converter. DESCRIPTION OF SYMBOLS 1...D/A converter, 2...Reference voltage input terminal, 3...Successive approximation control circuit, 4...Digital signal, 5...D/A converter output, 6... Sample and hold circuit, 7... Analog voltage input terminal, 8.
...Comparator, 9...Data bus, 10-12.
... Buffer, 13... Test signal, 14... Comparator output terminal.

Claims (1)

【特許請求の範囲】[Claims] 設定されたディジタル値に基づいて第一のアナログレベ
ルを発生するD/A変換部と、外部端子からのアナログ
電圧を入力し第二のアナログレベルを出力するサンプル
アンドホールド回路と、前記第一および第二のアナログ
レベルを比較するコンパレータと、前記第一のアナログ
レベルの発生にあたり前記コンパレータの出力を判断し
て逐次比較制御を行う制御回路とを有する逐次比較型ア
ナログ・ディジタル変換回路において、テスト時に前記
D/A変換部に入力するディジタル値を任意の値に設定
する手段と、前記コンパレータの出力を外部に出力する
手段とを有することを特徴とする逐次比較型アナログ・
ディジタル変換回路。
a D/A converter that generates a first analog level based on a set digital value; a sample-and-hold circuit that inputs an analog voltage from an external terminal and outputs a second analog level; In a successive approximation type analog-to-digital conversion circuit having a comparator that compares a second analog level and a control circuit that performs successive approximation control by determining the output of the comparator when the first analog level is generated, The successive approximation type analog converter is characterized by having means for setting a digital value input to the D/A converter to an arbitrary value, and means for outputting the output of the comparator to the outside.
Digital conversion circuit.
JP9121589A 1989-04-10 1989-04-10 Successive approximation analog/digital conversion circuit Pending JPH02268520A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9121589A JPH02268520A (en) 1989-04-10 1989-04-10 Successive approximation analog/digital conversion circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9121589A JPH02268520A (en) 1989-04-10 1989-04-10 Successive approximation analog/digital conversion circuit

Publications (1)

Publication Number Publication Date
JPH02268520A true JPH02268520A (en) 1990-11-02

Family

ID=14020201

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9121589A Pending JPH02268520A (en) 1989-04-10 1989-04-10 Successive approximation analog/digital conversion circuit

Country Status (1)

Country Link
JP (1) JPH02268520A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0480135U (en) * 1990-11-27 1992-07-13
JP2014090362A (en) * 2012-10-31 2014-05-15 Renesas Electronics Corp Analog/digital converter and self-diagnosis method for analog/digital converter

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0480135U (en) * 1990-11-27 1992-07-13
JP2014090362A (en) * 2012-10-31 2014-05-15 Renesas Electronics Corp Analog/digital converter and self-diagnosis method for analog/digital converter

Similar Documents

Publication Publication Date Title
JP2580338Y2 (en) Test equipment for analog / digital converter
JP2002236152A (en) Testing device and test method of semiconductor integrated circuit
JP3960858B2 (en) Analog / digital signal conversion method
US20030063019A1 (en) Integrated test structure and method for verification of microelectronic devices
JPH02268520A (en) Successive approximation analog/digital conversion circuit
JP2002236153A (en) Semiconductor testing device and test method of semiconductor device
JPH10268004A (en) Logic tester
JPH1155120A (en) A/d converter and microcomputer incorporating it
JP2001345699A (en) Testing circuit of analog-to-digital converter and its testing method
JP2658912B2 (en) Semiconductor integrated circuit and test method therefor
JP2610824B2 (en) Logic circuit measuring device with high impedance function element
JP2001077691A (en) Method for testing semiconductor integrated circuit and information storage medium
JPH07167926A (en) Device and method for under-sampling digital test
JPH01316024A (en) Test equipment for d/a converter
JPH02272823A (en) Test instrument for analogue/digital converter
JPH0621816A (en) Test circuit for d/a converter
JPH0376428A (en) A/d converter
KR930004861B1 (en) Test instrument of a/d converter
JPH1026655A (en) Testing apparatus for lsi
JP2944307B2 (en) A / D converter non-linearity inspection method
JPH10112651A (en) Check method for digital-to-analog converter using digital tester
KR970011722B1 (en) Self-consulting circuit of a/d converter
JP2001153915A (en) Ic tester, and testing method for ic
JPH0241029A (en) Analog/digital conversion circuit
JPH11326465A (en) Semiconductor integrated circuit with built-in ad-da converter and its test method