JPH02308640A - 多重化装置 - Google Patents
多重化装置Info
- Publication number
- JPH02308640A JPH02308640A JP13053689A JP13053689A JPH02308640A JP H02308640 A JPH02308640 A JP H02308640A JP 13053689 A JP13053689 A JP 13053689A JP 13053689 A JP13053689 A JP 13053689A JP H02308640 A JPH02308640 A JP H02308640A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- speed
- multiplexed
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 24
- 238000000926 separation method Methods 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 3
- 230000037431 insertion Effects 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 101100081961 Mus musculus Otoa gene Proteins 0.000 description 1
Landscapes
- Time-Division Multiplex Systems (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はループ形時分割多重伝送路にノードとして接続
された多重化装置に関する。
された多重化装置に関する。
従来の多重化装置について第３図を用いて説明する。ル
ープ形時分割多重伝送路上の予め定められたタイムスロ
ットに対応した複数の低速回線は多重化信号３１に多重
化され、分離回路（ＤＭＵＸ）３５で分離され、高速多
重回線インタフェース回路（ＩＦ２）３７から多重化伝
送路３８を介して多重・分離装置（ＭＵＸ）３９で低速
回線に分離される。また、多重・分離装置３９で低速回
線を多重化し、ループ形時分割伝送路に接続された多重
化装置３′０で他の低速回線と多重化して選択回路（Ｓ
ＥＬ）３３を介して伝送路に送出される。なお、第３図
において、３２は多重化送信信号、３４は多重化回路（
ＭＵＸ）、３６は低速回線インタフェース回路（ＩＦＩ
）である。
ープ形時分割多重伝送路上の予め定められたタイムスロ
ットに対応した複数の低速回線は多重化信号３１に多重
化され、分離回路（ＤＭＵＸ）３５で分離され、高速多
重回線インタフェース回路（ＩＦ２）３７から多重化伝
送路３８を介して多重・分離装置（ＭＵＸ）３９で低速
回線に分離される。また、多重・分離装置３９で低速回
線を多重化し、ループ形時分割伝送路に接続された多重
化装置３′０で他の低速回線と多重化して選択回路（Ｓ
ＥＬ）３３を介して伝送路に送出される。なお、第３図
において、３２は多重化送信信号、３４は多重化回路（
ＭＵＸ）、３６は低速回線インタフェース回路（ＩＦＩ
）である。
上述した多重化装置は各ノードにおいてタイムスロット
のドロップ及びインサートを行うだけであり、タイムス
ロットの変換機能がない。従って、同一ノード内に低速
回線とこれを多重化する高速多重回線とが存在する場合
、これらの回線接続が不可能である。つまり、第３図に
おいて、低速回線インタフェースＡ １． Ａ ２は高
速多重回線インタフェース回路３７を介して低速回線イ
ンタフェースＢｌ、Ｂ２と回線接続ができない。
のドロップ及びインサートを行うだけであり、タイムス
ロットの変換機能がない。従って、同一ノード内に低速
回線とこれを多重化する高速多重回線とが存在する場合
、これらの回線接続が不可能である。つまり、第３図に
おいて、低速回線インタフェースＡ １． Ａ ２は高
速多重回線インタフェース回路３７を介して低速回線イ
ンタフェースＢｌ、Ｂ２と回線接続ができない。
本発明の多重化装置はループ形時分割多重伝送路に接続
された多重化装置において、低速信号用の低速回線イン
タフェース回路と、複数の低速信号を多重化した高速多
重信号用の高速多重回線インタフェース回路と、前記低
速信号及び前記高速多重信号を多重化する多重化回路と
、前記伝送路からの多重化受信信号と前記多重化回路の
出力の多重化信号とをタイムスロット毎に選択し前記伝
送路への多重化送信信号を作成する第１の選択回路と、
前記第１の選択回路と逆の選択を行う第２の選択回路と
、前記第２の選択回路の出力をタイムスロット変換後に
前記多重化信号を前記低速信号及び前記高速多重信号に
分離する分離回路とを備える。
された多重化装置において、低速信号用の低速回線イン
タフェース回路と、複数の低速信号を多重化した高速多
重信号用の高速多重回線インタフェース回路と、前記低
速信号及び前記高速多重信号を多重化する多重化回路と
、前記伝送路からの多重化受信信号と前記多重化回路の
出力の多重化信号とをタイムスロット毎に選択し前記伝
送路への多重化送信信号を作成する第１の選択回路と、
前記第１の選択回路と逆の選択を行う第２の選択回路と
、前記第２の選択回路の出力をタイムスロット変換後に
前記多重化信号を前記低速信号及び前記高速多重信号に
分離する分離回路とを備える。
次に、本発明について図面を参照して説明する。
本発明の一実施例を示す第１図及び第２図を参照すると
、ループ形時分割多重伝送路からの時分割多重化された
受信信号１１は多重化装置１０（ノード）を通過する回
線を実現するために、インサート機能をもつ選択回路（
ＳＥＬ）１３に入力されるとともに、ノードで時分割多
重化信号をドロップし、多重化回路（ＭＵＸ）１４で多
重化された信号とともに選択回路１３とは逆の選択を行
う選択回路（ＳＥＬ）１９へ入力される。また、多重化
回路１４で多重化された信号はループ形伝送路へインサ
ートするために選択回路１３へ入力される。これにより
、低速信号のループ形伝送路からのド四ツブ機能及びル
ープ形伝送路へのインサート機能が実現できる。低速回
線インタフェース回路（ＩＦＩ）１６に接続される端末
Ａ＋、Ａ２の多重化回路１４で多重化された信号のタイ
ムスロットを第２図に示すように多重化信号２１のａ
ｌ ｒａ２とし、受信信号１１に含まれかつ選択回路１
９で選択される低速信号のタイムスロットを多重化信号
２１のａ３とし、高速多重回線インタフェース回路（Ｉ
Ｆ２）１７に接続される多重化伝送路１８からの高速多
重化信号のタイムスロットを多重化信号２１のｂ＋、ｂ
ｘ、ｂｓとする。
、ループ形時分割多重伝送路からの時分割多重化された
受信信号１１は多重化装置１０（ノード）を通過する回
線を実現するために、インサート機能をもつ選択回路（
ＳＥＬ）１３に入力されるとともに、ノードで時分割多
重化信号をドロップし、多重化回路（ＭＵＸ）１４で多
重化された信号とともに選択回路１３とは逆の選択を行
う選択回路（ＳＥＬ）１９へ入力される。また、多重化
回路１４で多重化された信号はループ形伝送路へインサ
ートするために選択回路１３へ入力される。これにより
、低速信号のループ形伝送路からのド四ツブ機能及びル
ープ形伝送路へのインサート機能が実現できる。低速回
線インタフェース回路（ＩＦＩ）１６に接続される端末
Ａ＋、Ａ２の多重化回路１４で多重化された信号のタイ
ムスロットを第２図に示すように多重化信号２１のａ
ｌ ｒａ２とし、受信信号１１に含まれかつ選択回路１
９で選択される低速信号のタイムスロットを多重化信号
２１のａ３とし、高速多重回線インタフェース回路（Ｉ
Ｆ２）１７に接続される多重化伝送路１８からの高速多
重化信号のタイムスロットを多重化信号２１のｂ＋、ｂ
ｘ、ｂｓとする。
多重化信号２１のタイムスロットａ１〜ａ ３ ｒｂ１
〜ｂ３の信号は第２図に示す多重化信号２２のようにタ
イムスロット変換回路（ＴＳＩ）２０でタイムスロット
変換される。これにより、複数の低速回線が多重化され
、１つの高速多重回線との回線接続が可能となる。なお
、第１図において、１２はループ形伝送路への多重化送
信信号であり、１５は分離回路（ＤＭＵＸ）である。
〜ｂ３の信号は第２図に示す多重化信号２２のようにタ
イムスロット変換回路（ＴＳＩ）２０でタイムスロット
変換される。これにより、複数の低速回線が多重化され
、１つの高速多重回線との回線接続が可能となる。なお
、第１図において、１２はループ形伝送路への多重化送
信信号であり、１５は分離回路（ＤＭＵＸ）である。
以上説明したように本発明によれば、タイムスロット変
換回路を設けることにより、異なるノード間の回線接続
だけではなく、同一ノード内における回線接続も可能と
なる。
換回路を設けることにより、異なるノード間の回線接続
だけではなく、同一ノード内における回線接続も可能と
なる。
第１図は本発明の一実施例を示す構成図、第２図は同実
施例の動作を説明する図、第３図は従来例を示す構成図
である。 １０・・・・・・多重化装置、１１・・・・・・受信信
号、１２・・・・・・送信信号、１３．１９・・・・・
・選択回路、１４・・・・・・多重化回路、１５・・・
・・・分離回路、１６・・・・・・低速回線インタフェ
ース回路、１７・・・・・・高速多重回線インタフェー
ス回路、１８・・・・・・多重化伝送路、２０・・・・
・・タイムスマット変換回路、２１゜２２・・・・・・
多重化信号。 代理人 弁理士 内 原 音 あ？呂
施例の動作を説明する図、第３図は従来例を示す構成図
である。 １０・・・・・・多重化装置、１１・・・・・・受信信
号、１２・・・・・・送信信号、１３．１９・・・・・
・選択回路、１４・・・・・・多重化回路、１５・・・
・・・分離回路、１６・・・・・・低速回線インタフェ
ース回路、１７・・・・・・高速多重回線インタフェー
ス回路、１８・・・・・・多重化伝送路、２０・・・・
・・タイムスマット変換回路、２１゜２２・・・・・・
多重化信号。 代理人 弁理士 内 原 音 あ？呂
Claims (1)
- ループ形時分割多重伝送路に接続された多重化装置にお
いて、低速信号用の低速回線インタフェース回路と、複
数の低速信号を多重化した高速多重信号用の高速多重回
線インタフェース回路と、前記低速信号及び前記高速多
重信号を多重化する多重化回路と、前記伝送路からの多
重化受信信号と前記多重化回路の出力の多重化信号とを
タイムスロット毎に選択し前記伝送路への多重化送信信
号を作成する第１の選択回路と、前記第１の選択回路と
逆の選択を行う第２の選択回路と、前記第２の選択回路
の出力をタイムスロット変換後に前記多重化信号を前記
低速信号及び前記高速多重信号に分離する分離回路とを
備えることを特徴とする多重化装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13053689A JPH02308640A (ja) | 1989-05-23 | 1989-05-23 | 多重化装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13053689A JPH02308640A (ja) | 1989-05-23 | 1989-05-23 | 多重化装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02308640A true JPH02308640A (ja) | 1990-12-21 |
Family
ID=15036639
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13053689A Pending JPH02308640A (ja) | 1989-05-23 | 1989-05-23 | 多重化装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02308640A (ja) |
-
1989
- 1989-05-23 JP JP13053689A patent/JPH02308640A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6272130B1 (en) | Time division multiplexer-demultiplexer and method of operation thereof | |
| US5452307A (en) | Data multiplexing system having at least one low-speed interface circuit connected to a bus | |
| JPH07303088A (ja) | アッド・ドロップ多重化装置 | |
| US5768265A (en) | Duplex signal multiplexing system | |
| JPH0695665B2 (ja) | 同期デイジタル―マルチプレツクスハイアラーキのｓｔｍ―１信号に対する交叉接続法 | |
| JPH02308640A (ja) | 多重化装置 | |
| US20040151134A1 (en) | Switching apparatus | |
| JP2679184B2 (ja) | ループ形多重化装置 | |
| JPH06292246A (ja) | 光クロスコネクトシステム | |
| US5892771A (en) | System for establishing a TDM information protocol over a communications path | |
| US5339308A (en) | Signal size judging apparatus | |
| JP3109317B2 (ja) | フレーム振り分け多重化装置 | |
| JP2689668B2 (ja) | 制御パスバックアップ方式 | |
| JPH03129931A (ja) | 多重化装置 | |
| JPH0693691B2 (ja) | マルチドロップ通信装置 | |
| JP2888286B2 (ja) | 回線設定装置 | |
| JP2944490B2 (ja) | 時分割多重化装置のタイムスロット割り付方式 | |
| JPH0779321B2 (ja) | フレーム伝送方法 | |
| JPH0194731A (ja) | 時分割多重化装置 | |
| JP2008182540A (ja) | 光伝送システム集積回路 | |
| JPS60157350A (ja) | デイジタル加入者線搬送方式 | |
| JPH03179831A (ja) | 信号転送回路 | |
| JPS5834634A (ja) | 時分割多方向多重通信システムにおけるサ−ビスチヤンネル伝送方式 | |
| JP2000036797A (ja) | マルチリンク多重化伝送装置およびマルチリンク多重化伝送方法 | |
| JP2000022723A (ja) | 伝送装置、デ−タ多重分離装置及びクロスコネクト装置 |