JPH03129931A

JPH03129931A - 多重化装置

Info

Publication number: JPH03129931A
Application number: JP26774789A
Authority: JP
Inventors: Keiko Inagawa; 稲川　桂子
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1989-10-13
Filing date: 1989-10-13
Publication date: 1991-06-03
Anticipated expiration: 2015-10-16
Also published as: JP3099955B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的コ（産業上の利用分野）本発明は、例えばＰＣＭ無線伝送装置で使用される多重
化装置に関する。

（従来の技術）ゝ　近年、音声やデータを取扱う通信網の基幹伝送路で
は、マイクロ波によるＰＣＭ無線伝送が多く行われてい
る。この種のシステムではＰＣＭ無線伝送装置において
、複数系列（ｎ系列）の入力信号を、入力系列数とは異
なる複数系列（ｍ系列）の信号に多重化し直して出力す
る場合がある。

第３図は以上の多重化処理を行う多重化装置の従来構成
を示すブロック図である。この装置は、ｎ系列の入力信
号を１本の高速信号に多重化する多重化回路３１および
、この多重化回路３１にて得られた高速信号をｍ系列の
信号に分離する分離回路３２とから構成されており、多
重化回路３１によってｎ系列の入力信号を一旦１本の高
速信号としたのち、分離回路３２によってｍ系列の信号
に分離することにより、ｍ系列の信号を得るものとなっ
ている。

ところが、このような従来の装置ではｎ系列の入力信号
を１本の高速信号としたのちｍ系列の信号に分離するも
のとなっているため、多重化回路３１および分離回路３
２を高速動作が可能な回路や素子を使用して構成しなけ
ればならず、またその動作用として高速度のタイミング
信号ＣＫを発生する回路を特別に設ける必要がある。こ
のため、装置が複雑でかつ高価になるという不具合があ
った。

そこで以上の不具合を解決すべく、ｎ系列の入力信号を
それぞれｍ個（単位時間当り）に分離し、これにより得
られた単位時間当りｎ×ｍ個の信号を多重化回路で多重
化することが考えられる。

第４図はこのような多重化装置の構成の一例を示すブロ
ック図である。この装置は、ｎ個（ここでは６個）の分
離回路４１ａ〜４１ｆと、ｍ個（ここでは４個）の多重
化回路４２ａ〜４２ｄとから構成されている。ここで、
分離回路４１ａ〜４１ｆにはｎ系列（ここでは６系列）
の人力信号のそれぞれが入力されており、各分離回路４
１ａ〜４１ｆは入力された信号を所定の単位時間当りｍ
個（４個）に分割する。かくして分離回路４１ａ〜４１
ｆによって６系列の入力信号がそれぞれ単位時間当り４
個に分離されて、単位時間当り６×４個、すなわち２４
個の信号が得られる。

この単位時間当り２４個の信号は、多重化回路４２ａ〜
４２ｄのそれぞれに６個ずつ入力される。

多重化回路４２ａ〜４２ｄでは、人力された６個の信号
が単位時間中に収まるよう多重化し、この多重化したも
のを出力する。従って、出力信号は４系列となる。

第５図はこのような装置における信号の遷移状態を示す
図であり、（ａ）は入力信号を、（ｂ）は分離回路４１
８〜４１ｆにて分離された信号を、また（ｃ）は多重化
回路４２ａ〜４２ｄにて多重化された信号をそれぞれ示
している。

かくしてこのような装置では、不必要に信号速度を上昇
させることがなく、分離回路４１ａ〜４１ｆおよび多重
化回路４２ａ〜４２ｄは第３図に示した装置のものに比
べて低速動作のもので良い。

しかしこのような構成であると、６系列の入力信号をそ
れぞれ単位時間当り４個に分離して得た２４個の信号を
それぞれラッチしておく必要があり、従って、２４個も
のラッチ回路が必要となる。

また分離回路４１ａ〜４１ｆと多重化回路４２ａ〜４２
ｄとの間の信号線数も２４本必要であり、分Ｍ回路４１
ａ〜４１ｆと多重化回路４２ａ〜４２ｄとの接続が複雑
となる。

（発明が解決しようとする課題）以上のように従来の多重化装置では、ｎ系列の入力信号
を１本の高速信号としたのちｍ系列の信号に分離するも
のとなっているため、高速動作が行える構成となってお
り、装置が複雑でがっ高価になるという不具合があった
。

そこでｎ系列の入力信号をそれぞれｍ個（単位時間当り
）に分離し、これにより得られた単位時間当りｎ×ｍ個
の信号を多重化回路でｍ系列の信号に多重化することが
考えられるが、この方法であるとｎ系列の入力信号をそ
れぞれ単位時間当りｍ個に分離して得られた信号をラッ
チしておく必要があり、従って、ｎ×ｍ個ものラッチ回
路が必要となる。また分離回路と多重化回路との間の信
号線数もｎ×ｍ本となり、分離回路と多重化回路との接
続が複雑となるという不具合があった。

本発明はこのような事情を考慮してなされたものであり
、その目的とするところは、信号を不必要に高速化する
ことなく多重化が行え、かつラッチ回路および信号線数
をあまり増やすことなく、これにより非常に簡易な構造
で多重化を行うことができる多重化装置を提供すること
に・ある。

［発明の構成］（課題を解決するための手段）本発明は、ｎ系列の信号をそれぞれ所定時間ごとに所定
個数に分離する分離回路と、この分離回路にてそれぞれ
分離されたｎ系列の信号をｍ系列の信号に多重化し直す
多重化回路とを具備してなる多重化装置において、入力
系列数ｎおよび出内系列数ｍが、 ■　ｎおよびｍはともに整数である。

■　ｎとｍとの比は非整数である。

■　ｎとｍとの最小公倍数ＬＣＭはｎ×ｍではない。

なる関係にあるときに、前記分離回路にてそれぞれ分離
されたｎ系列の信号を、各系列ごとにＬ　ＣＭ　／　ｎ
個ずつ抽出し、この抽出された信号を１単位として前記
多重化回路での多重化を行うようにした。

（作　用）このような手段を講じたことにより、ｎ系列の信号を一
旦分離した後、ｍ系列に多重化し直すという方法を取っ
た場合でも、ｎ系列の信号を分離回路にて分離して得ら
れる単位時間当りの信号数は、ＬＣＭ個となる。ここで
ＬＣＭはｎｘｍではないことが条件であるので、ＬＣＭ
＜　（ｎ×ｍ）という関係が成り立つ。すなわち、信号
数はｎ×ｍよりも小さい数となる。

（実施例）以下、図面を参照して本発明の一実施例に係る多重化装
置を６系列の入力信号をｍ系列の信号に多重化し直して
出力するものを例示して説明する。

第１図は同多重化装置の構成を示すブロック図である。

図中、１ａ〜１ｆは分離回路であり、それぞれ入力信号
（６系列）のいずれかが入力されている。これらの分離
回路１ａ〜１ｆは、それぞれ入力されている入力信号を
単位時間Ｔ当り４個に分割する。

２ａ〜２ｇはラッチ回路であり、分離回路１ａ〜１ｆの
それぞれに入力信号の系列数「６」と出力信号の系列数
「４」との最小公倍数（ＬＣＭ）個ずつ、すなわち、２
個ずつ接続されている。このラッチ回路２ａ〜２ｇは、
分離回路１ａ〜１ｆから出力された信号をＴ／２の期間
にわたってラッチする。

３ａ〜３ｄは多重化回路であり、ラッチ回路２ａ〜２Ｉ
のうちの所定の３つが接続されている。

すなわち、ここでは多重化回路３ａにはラッチ回路２ａ
、２ｅ、２ｉが、多重化回路３ｂにはラッチ回路２ｃ、
２ｇ、２ｋが、多重化回路３Ｃにはラッチ回路２ｂ、　
　２ｔ、　　２ｊが、多重化回路３ａにはラッチ回路２
ｄ、２ｈ、ｉがそれぞれ接続されている。この多重化回
路３ａ〜３ｄは、それぞれ接続された３つのラッチ回路
の出力信号を所定の順番でＴ／２期間に多重化する。

次に以上のように構成された本多重化装置の動作を第２
図を参照しながら説明する。まず、６系列の入力信号は
分離回路１　ａ　−１ｆで、第４図に示す多重化装置と
同様にそれぞれ単位時間Ｔ当り４個に分割されるが、分
離回路１ａ〜１ｆは、この分離して得た単位時間当り４
個の信号を接続された２つのラッチ回路に交互に出力す
る。すなわち、例えば分離回路１ａでは入力信号をＡ１
−Ａ４の４個の信号に分離し、この４個の信号のうちの
Ａ１および八３をラッチ回路２ａに、またＡ２およびＡ
４をラッチ回路２ｂにそれぞれ出力する。他の分離回路
１ｂ〜１ｆもこれと同様に動作する。これにより、各分
離回路１ａ〜１ｆの出力信号は第２図（ｂ）に示すもの
となる。

ここでラッチ回路２ａ〜２ｇは、前述したようにＴ／２
の期間のみ信号をラッチするものとなっている。すなわ
ち、例えばラッチ回路２ａには信号Ａ１および八３が順
次入力されるが、最初に信号Ａ１をＴ／２期間ラッチし
、その後信号へ３が入力されると信号Ａ３をラッチする
。他のラッチ回路２ｂ〜２ｇもこれと同様に動作する。

このとき同図から分かるように、Ｔ／２の期間において
Ａ１−Ｆ２までの１２個の信号、すなわち６系列の入力
信号のＴ／２期間分が各ラッチ回路２ａ〜２ｇに揃って
おり、これらの１２個の信号は３個ずつ分けることによ
り４グループとすることができる。そこで多重化回路３
ａ〜３ｄでは、このＴ／２の期間を１区切りとして各ラ
ッチ回路２８〜２ｇにラッチされている信号を３つずつ
Ｔ／２期間に多重化し、出力する。このような処理によ
り、Ｔ／２期間毎にラッチ回路２ａ〜２ｇにラッチされ
た信号を多重化回路３ａ〜３ｄで多重化することにより
、各多重化回路３ａ〜３ｄからは第２図（ｃ）で示す信
号が出力され、結果的に第４図に示す構成の多重化装置
で得られるのと同様な信号（第５図示）を得られる。

このように本実施例によれば、第３図に示した従来の多
重化装置のように入力信号を１本の高速信号に多重化す
ることがないので、比較的低速度な動作速度で十分であ
り、分離回路１ａ〜１ｆおよび多重化回路３ａ〜３ｄを
低価格なものとすることができる。

さらに、入力信号を単位時間当り４個に分離して得られ
た４個の信号を、２つのラッチ回路に交互に与えること
により、１つのラッチ回路で２つの信号をラッチするも
のとなっている。従って、ラッチ回路数は１２個で済み
、第４図に示す構成の場合（２４個）に比べて半分で良
い。また、信号線数も１２本で良い。このため、構成が
非常に簡易でありながら、低速な多重化処理を実現する
ことができる。

なお本発明は上記実施例に限定されるものではない。例
えば、上記実施例では６系列の入力信号を４系列の信号
に多重化し直して出力するものを例示しているが、入力
信号の系列数をｎ、出力信号の系列数をｍとしたとき、
ｎとｍとが、■　ｎおよびｍはともに整数である。

■　ｎとｍとの比は非整数である。

■　ｎとｍとの最小公倍数（ＬＣＭ）はｎ×ｍではない
。

なる関係にあれば、本願の適用が可能であり、ｎおよび
ｍは上記関係を満たす値であれば任意の数であって良い
。このとき、入力信号の各系列ごとに、分離された信号
をＬ　ＣＭ　／　ｎ個ずつ抽出して多重化を行えば良い
。このほか、本発明の要旨を逸脱しない範囲で種々の変
形実施が可能である。

［発明の効果］本発明によれば、ｎ系列の信号をそれぞれ所定時間ごと
に所定個数に分離する分離回路と、この分離回路にてそ
れぞれ分離されたｎ系列の信号をｍ系列の信号に多重化
し直す多重化回路とを具備してなる多重化装置において
、入力系列数ｎおよび出力系列数ｍが、 ■　ｎおよびｍはともに整数である。

■　ｎとｍとの比は非整数である。

■　ｎとｍとの最小公倍数ＬＣＭはｎ×ｍではない。

゛なる関係にあるときに、前記分離回路にてそれぞれ分
離されたｎ系列の信号を、各系列ごとにＬ　ＣＭ　／　
ｎ個ずつ抽出し、この抽出された信号を１単位として前
記多重化回路での多重化を行うようにしたので、多重化
の１単位の信号数は（Ｌ　ＣＭ／　ｎ　）　ｘ　ｎ個、
すなわちＬＣＭ個となる。

ここで、ｎとｍとの最小公倍数ＬＣＭはｎ×ｍではない
ことが条件であるので、Ｌ　ＣＭ　＜　ｎ　Ｘ　ｍの関
係が成り立ち、多重化の際に信号をラッチしておくラッ
チ回路の数を減少できる。

従って、ラッチ回路および信号線数をあまり増やすこと
なく、非常に簡易な構造でありながら、信号を不必要に
高速化することなく多重化を行うことができる多重化装
置となる。

【図面の簡単な説明】

第１図および第２図は本発明の一実施例に係る多重化装
置を説明する図であり、第１図は構成を示すブロック図
、第２図は信号の遷移状態を示す図、第３図乃至第５図
はそれぞれ従来技術を説明する図である。１ａ〜１ｆ・−・分離回路、２ａ〜２ｇ・・・ラッチ回
路、３ａ〜３ｄ・・・多重化回路。

Claims

【特許請求の範囲】ｎ系列の信号をそれぞれ所定時間ごとに所定個数に分離
する分離回路と、この分離回路にてそれぞれ分離されたｎ系列の信号をｍ
系列の信号に多重化し直す多重化回路とを具備してなる
多重化装置において、数値ｎおよび数値ｍが、（１）ｎおよびｍはともに整数である。（２）ｎとｍとの比は非整数である。（３）ｎとｍとの最小公倍数ＬＣＭはｎ×ｍではない。なる関係にあるとき、前記分離回路にてそれぞれ分離されたｎ系列の信号を、
各系列ごとにＬＣＭ／ｎ個ずつ抽出し、この抽出された
信号を１単位として前記多重化回路での多重化を行うこ
とを特徴とする多重化装置。