JP2000022723A - 伝送装置、デ−タ多重分離装置及びクロスコネクト装置 - Google Patents

伝送装置、デ−タ多重分離装置及びクロスコネクト装置

Info

Publication number
JP2000022723A
JP2000022723A JP10198031A JP19803198A JP2000022723A JP 2000022723 A JP2000022723 A JP 2000022723A JP 10198031 A JP10198031 A JP 10198031A JP 19803198 A JP19803198 A JP 19803198A JP 2000022723 A JP2000022723 A JP 2000022723A
Authority
JP
Japan
Prior art keywords
data
package
clock
demultiplexing
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10198031A
Other languages
English (en)
Inventor
Masami Kondo
雅美 近藤
Toshiaki Matsui
利明 松井
Toshiaki Saito
敏明 斎藤
Tsukasa Ito
司 伊藤
Hiroo Aoki
裕夫 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyo Communication Equipment Co Ltd
Original Assignee
Toyo Communication Equipment Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyo Communication Equipment Co Ltd filed Critical Toyo Communication Equipment Co Ltd
Priority to JP10198031A priority Critical patent/JP2000022723A/ja
Publication of JP2000022723A publication Critical patent/JP2000022723A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)
  • Small-Scale Networks (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】 【課題】 基準クロック周波数を上げて装置を高速化し
たり、装置をコンパクト化したとしても、常に正常にデ
ータ伝送ができるようにする。 【解決手段】 クロックパッケージ12から供給される
基準クロックを多重データ用クロック配線18を介して
各インターフェイスパッケージ141〜14n及び多重
分離パッケージ16に供給し、各インターフェイスパッ
ケージ141〜14nの多重制御回路421〜42nで
はその供給されたクロックに基づいて多重データを多重
バス20を介して多重分離パッケージ16に伝送する。
多重分離パッケージ16で分離処理された分離データ
は、分離バス22を介して各インターフェイスパッケー
ジ141〜14nに伝送される。各インターフェイスパ
ッケージ141〜14nでは、多重データ用クロック配
線18を折り返した分離データ用クロック配線24から
供給されるクロックに基づいて分離データを取り込む。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、伝送装置、データ
多重分離装置及びクロスコネクト装置に係り、さらに詳
しくは、複数のインターフェイスパッケージがクロック
パッケージとデータ処理パッケージなどの間に挟まれて
実装され、基準クロックに基づいてインターフェイスパ
ッケージとデータ処理パッケージとを結ぶバスを介して
データの伝送を行う伝送装置、データ多重分離装置及び
クロスコネクト装置に関する。
【0002】
【従来の技術】従来、バス方式による伝送装置として
は、複数のインターフェイスパッケージを通じて入出力
されるデータの多重/分離を行うデータ多重分離装置
や、データの交換動作を行うクロスコネクト装置などが
あった。例えば、データ多重分離装置は、クロックソー
スが実装されたクロックパッケージを備え、ここから供
給される基準クロックを複数のインタフェースパッケー
ジと多重分離パッケージとに分配し、この分配されたク
ロックに基づいてデータの多重タイミングや分離タイミ
ングを生成して、バスを介して複数のインタフェースパ
ッケージと多重分離パッケージとの間でデータの多重/
分離動作を行っていた。図4は、従来のデータ多重分離
装置70の一構成例を示すブロック図である。図4にお
いて、データ多重分離装置70は、クロックソース84
が実装されたクロックパッケージ72、装置外部とデー
タの送受信を行う複数(n個)のインターフェイスパッ
ケージ741、742、・・・74n、各インターフェ
イスパッケージ741〜74nからのデータをバスを介
して多重されたデータとして受信してデータの並び換え
等を行い、各インターフェイスパッケージに分離データ
として供給する多重分離パッケージ76、クロックパッ
ケージ72から各インターフェイスパッケージ741〜
74n及び多重分離パッケージ76に対してクロックを
供給するクロック配線78、データを多重するバックワ
イヤードボード(以下、BWBと略する)上の多重バス
80、データを分離するBWB上の分離バス82などに
より構成されている。
【0003】クロックパッケージ72は、基準クロック
を発生するクロックソース84と、その基準クロックを
出力する出力バッファ86とを備えている。複数の(n
個から成る)インターフェイスパッケージ741〜74
nは、それぞれ上記したクロック配線78、多重バス8
0及び分離バス82に対して並列に接続されている。各
インターフェイスパッケージは、略同様の構成要素で構
成されているため、n番目のインターフェイスパッケー
ジ74nを例にあげて説明する。インターフェイスパッ
ケージ74nの多重データ部106nは、外部装置に接
続された不図示のインターフェイス回路を介して入力さ
れるデータ信号を、必要に応じて不図示の加工処理回路
により加工し、多重データとする。この多重データは、
クロックパッケージ72から出力され、クロック配線7
8を介してクロック入力バッファ108nで受けるクロ
ックDにより同期化され、フリップフロップ回路(F/
F)104nに出力される。フリップフロップ回路10
4nに出力された多重データは、多重制御回路102n
で作成されたタイミングに基づいて出力バッファ100
nに受け渡されて、多重バス80に多重データEが出力
され、後述する多重分離パッケージ76に多重データG
が入力される。
【0004】また、多重分離パッケージ76により分離
された分離データIは、分離バス82を通って各インタ
ーフェイスパッケージ741〜74nに供給される。イ
ンターフェイスパッケージ74nでは、分離制御回路9
2nで生成された分離タイミングKにより当該パッケー
ジ74nに必要な分離データJが分離バス82から入力
バッファ90nに取り込まれる。入力バッファ90nに
取り込まれた分離データJは、フリップフロップ回路9
4nにおいてクロックパッケージ72から供給されるク
ロックDと同期化され、分離データLとなる。分離デー
タ部96nに入力された分離データLは、必要に応じて
加工され、外部出力データとしてインターフェイスされ
る。上記例示したインターフェイスパッケージ74n以
外のインターフェイスパッケージについても同様に構成
されており、各構成部には相当する符号が付してある。
多重分離パッケージ76は、多重バス80を介して入力
される多重データGが入力バッファ110を通過し、フ
リップフロップ回路112においてクロックパッケージ
72から供給されるクロックFと同期化されて多重デー
タHとなり、多重データ部114に入力される。多重デ
ータ部114に入力された多重データは、必要に応じて
データの並び換えを行って、分離データ部120におけ
る分離データとなる。この分離データ部120の分離デ
ータは、フリップフロップ回路118でクロックパッケ
ージ72から供給されるクロックFと同期化され、出力
バッファ122を通過し、分離バス82に出力される。
また、クロックパッケージ72から供給されるクロック
Fは、クロック入力バッファ116を通過してフリップ
フロップ回路112、118にそれぞれ入力される。以
上のように構成された従来のデータ多重分離装置70に
おける各パッケージは、クロックパッケージ72と多重
分離パッケージ76とが両端に配置され、その間に挟ま
れるようにしてn個のインターフェイスパッケージ74
1〜74nが実装されている。
【0005】図5は、図4の各構成部におけるクロッ
ク、タイミング波形、多重データ及び分離データのタイ
ミングチャートを示したものである。図4中に示したA
〜Oは、図5のA〜Oに対応している。図4及び図5に
示されるように、インターフェイスパッケージ741に
入力されるクロックBのタイミングは、クロックパッケ
ージ72から出力されるクロックAのタイミングと比較
すると、クロック配線78を経由する分だけ僅かに遅延
している。インターフェイスパッケージ741から多重
バス80に出力される多重データCは、上記クロックB
のタイミングと同期して出力され、同様にインターフェ
イスパッケージ74nから多重バス80に出力される多
重データEは、クロックパッケージ72からクロック配
線78を経由して入力されるクロックDのタイミングと
同期して出力される。クロックDのタイミングは、BW
Bの配線やインターフェイスパッケージ等の容量分によ
りクロックBよりも大きく遅延している。また、多重分
離パッケージ76に入力される多重データGもクロック
Dの場合と同様に、BWBの配線やインターフェイスパ
ッケージ等の容量分により遅延している。さらに、多重
分離パッケージ76から出力される分離データIは、ク
ロックAよりも大幅に遅延したクロックFに同期して分
離バス82に出力される。そして、インターフェイスパ
ッケージ741に入力される分離データMは、インター
フェイスパッケージ74nに入力される分離データJよ
りも大幅に遅延する。しかし、分離バス82からインタ
ーフェイスパッケージ74nに分離データJが取り込ま
れるタイミングは、クロックDより分離制御回路92n
で生成される分離タイミングKとなり、分離データLが
生成される。これに対して、分離バス82からインター
フェイスパッケージ741に分離データMが取り込まれ
るタイミングは、クロックBより分離制御回路921で
生成される分離タイミングNとなり、分離データOが生
成される。
【0006】
【発明が解決しようとする課題】しかしながら、上述し
たような従来の伝送装置にあっては、図4に示すよう
に、各部の動作タイミングとなる基準クロックは、端に
配置されたクロックパッケージ72からクロック配線7
8を経由して各インターフェイスパッケージ741〜7
4n及び多重分離パッケージ76に供給されるため、配
線距離が長くなる(インターフェイスパッケージ74n
側に行く)にしたがってクロックタイミングが遅延す
る。逆に、多重分離パッケージ76から分離バス82を
経由して各インターフェイスパッケージ741〜74n
に供給される分離データは、分離バス82の距離が長く
なる(インターフェイスパッケージ741側に行く)に
したがって到達タイミングが遅延する。そして、分離デ
ータをインターフェイスパッケージに取り込む際のタイ
ミングは、クロック配線78から供給される基準クロッ
クによるため、特に影響の大きいインターフェイスパッ
ケージ741では、基準クロックが多重分離パッケージ
76nに到達するまでの遅延に加えて、分離データが分
離バス82を経由してインターフェイスパッケージ74
1に到達するまでの遅延が加算されることから、データ
を正常に多重/分離させるのに必要なクロックと分離バ
スからの受信データとの位相マージンが減少するという
不都合があった。この傾向は、伝送装置の高速化に伴っ
てクロック周波数が数10Mb以上になると顕著とな
り、さらに装置のコンパクト化が進んで、接続されるイ
ンターフェイスパッケージ数の増大するにつれて遅延量
が増大することになる。上述した図5のタイミングチャ
ートは、バス方式によるデータ多重分離装置70におい
て、正常にデータの多重/分離を行うことができるタイ
ミングを示しているが、図6は、分離バス82から正常
に分離データが取り込めない場合のタイミングチャート
である。図6に示されるように、インターフェイスパッ
ケージ741に入力されるクロックBに対して、多重分
離パッケージ76に入力されるクロックFが半クロック
以上遅延しているため、位相マージンが無くなり、イン
ターフェイスパッケージ741に取り込む分離データO
は(1−1D)だけとなり、(1−2D)の受信データ
が正常に取り込めていないことがわかる。本発明は、か
かる従来の伝送装置における不都合を除去するためにな
されたもので、本発明の目的は、伝送装置の高速化や装
置のコンパクト化を図っても、常に正常にデータ伝送を
行うことができる伝送装置、データ多重分離装置及びク
ロスコネクト装置を提供することにある。
【0007】
【課題を解決するための手段】請求項1に記載の発明
は、外部装置との間でデータを入出力する複数のインタ
ーフェイスパッケージを、基準クロックを生成するクロ
ックパッケージと、データ処理を行うデータ処理パッケ
ージとの間に挟んで実装し、前記各インターフェイスパ
ッケージと前記データ処理パッケージとをバスで接続し
て、前記基準クロックに基づいて前記インターフェイス
パッケージと前記データ処理パッケージを動作させてデ
ータ伝送を行う伝送装置において、前記クロックパッケ
ージから前記各インターフェイスパッケージ及び前記デ
ータ処理パッケージに基準クロックを供給する第1クロ
ック配線と、前記第1クロック配線により前記データ処
理パッケージに供給された基準クロックを折り返して前
記各インターフェイスパッケージに基準クロックを供給
する第2クロック配線と、を備え、外部装置から前記各
インターフェイスパッケージに入力されたデータをバス
を介して前記データ処理パッケージに伝送する動作を前
記第1クロック配線から供給される基準クロックを用い
て行い、前記データ処理パッケージで処理されたデータ
をバスを介して前記各インターフェイスパッケージに伝
送する動作を前記第2クロック配線から供給される基準
クロックを用いて行うようにする。これによれば、外部
装置から各インターフェイスパッケージに入力されたデ
ータをバスを介してデータ処理パッケージに伝送する動
作については、第1クロック配線を介して供給される基
準クロックを使用し、データ処理パッケージで処理され
たデータをバスを介して各インターフェイスパッケージ
に伝送する動作については、第1クロック配線を折り返
した第2クロック配線から供給される基準クロックを使
用するようにしたため、それぞれのインターフェイスパ
ッケージに供給されるクロックタイミングの遅延量と伝
送データの遅延量とを略均一化することより、クロック
周波数を上げて伝送装置を高速化したり、装置のコンパ
クト化を図ってインターフェイスパッケージ数を増加さ
せても、常に正常にデータを伝送することができる。
【0008】請求項2に記載の発明は、外部装置との間
でデータを入出力する複数のインターフェイスパッケー
ジを、基準クロックを生成するクロックパッケージと、
データの多重/分離を行う多重分離パッケージとの間に
挟んで実装し、前記各インターフェイスパッケージと前
記多重分離パッケージとの間を多重データを伝送する多
重バスと分離データを伝送する分離バスとで接続して、
前記基準クロックに基づいて前記インターフェイスパッ
ケージと前記多重分離パッケージを動作させてデータの
多重/分離処理を行うデータ多重分離装置において、前
記クロックパッケージから前記各インターフェイスパッ
ケージ及び前記多重分離パッケージに対して基準クロッ
クを供給する第1クロック配線と、前記第1クロック配
線により前記多重分離パッケージに供給された基準クロ
ックを折り返して前記各インターフェイスパッケージに
基準クロックを供給する第2クロック配線と、を備え、
外部装置から前記各インターフェイスパッケージに入力
されたデータを前記多重バスを介して前記多重分離パッ
ケージに伝送する動作を前記第1クロック配線から供給
される基準クロックを用いて行い、前記多重分離パッケ
ージで分離処理された分離データを前記分離バスを介し
て前記各インターフェイスパッケージに伝送する動作を
前記第2クロック配線から供給される基準クロックを用
いて行うようにする。これによれば、外部装置から各イ
ンターフェイスパッケージに入力されたデータを多重バ
スを介して多重分離パッケージに伝送する動作について
は、第1クロック配線を介して供給される基準クロック
を使用し、多重分離パッケージで分離処理されたデータ
を分離バスを介して各インターフェイスパッケージに伝
送する動作については、第1クロック配線を折り返した
第2クロック配線から供給される基準クロックを使用す
るようにしたため、それぞれのインターフェイスパッケ
ージに供給されるクロックタイミングの遅延量と伝送デ
ータの遅延量とを略均一化することにより、クロック周
波数を上げてデータ多重分離装置を高速化したり、装置
のコンパクト化を図ってインターフェイスパッケージ数
を増加させても、常に正常にデータを多重/分離してデ
ータを伝送することができる。
【0009】請求項3に記載の発明は、請求項1に記載
の伝送装置のデータ処理パッケージにクロスコネクトパ
ッケージを用いたクロスコネクト装置であって、前記各
インターフェイスパッケージ間においてデータの交換動
作を行うようにする。これによれば、クロスコネクトパ
ッケージを用いて複数のインターフェイスパッケージ間
におけるデータの交換動作を行う場合に、個々のインタ
ーフェイスパッケージの配置位置が違っていても、クロ
ック配線によるクロックタイミングの遅延量とバスによ
る伝送データの遅延量とを略均一化することにより、ク
ロック周波数を上げてクロスコネクト装置を高速化した
り、装置のコンパクト化を図ってインターフェイスパッ
ケージ数を増加させても、常に正常にデータの交換動作
を行うことができる
【0010】
【発明の実施の形態】以下、図示した一実施の形態に基
づいて本発明を詳細に説明する。本実施の形態では、複
数のインターフェイスパッケージを通じて入出力される
データを多重/分離するバス方式によるデータ多重分離
装置などの伝送装置に適用した場合を示す。図1は、本
実施の形態に係るデータ多重分離装置10の概略構成を
説明する図である。図1では、複数(n個)のインター
フェイスパッケージ141〜14nに対して基準クロッ
クを供給する第1クロック配線としての多重データ用ク
ロック配線18と、その多重データ用クロック配線18
を多重分離パッケージ16で折り返してインターフェイ
スパッケージ141〜14nに基準クロックを供給する
第2クロック配線としての分離データ用クロック配線2
4とが設けられ、各インターフェイスパッケージ141
〜14n内で多重データの出力動作に多重データ用クロ
ック配線18から供給される基準クロックを用い、多重
分離パッケージ16から出力された分離データを各イン
ターフェイスパッケージ141〜14n内に取り込む動
作に分離データ用クロック配線24から供給される基準
クロックを用いるように構成した点に本発明の特徴があ
る。
【0011】図1におけるデータ多重分離装置10は、
クロックソース26が実装されたクロックパッケージ1
2、装置外部とデータの送受信を行う複数(n個)のイ
ンターフェイスパッケージ141、142、・・・14
n、各インターフェイスパッケージ141〜14nから
出力される多重データを多重バス20を介して受信し、
データの並び換え等を行って、分離データとして各イン
ターフェイスパッケージに対して供給する多重分離パッ
ケージ16、クロックパッケージ12から各インターフ
ェイスパッケージ141〜14n及び多重分離パッケー
ジ16に対して基準クロックを供給する多重データ用ク
ロック配線18、多重データ用クロック配線18を多重
分離パッケージ16で折り返してインターフェイスパッ
ケージ141〜14nに基準クロックを供給する分離デ
ータ用クロック配線24、データを多重するBWB上の
多重バス20、分離データを伝送するBWB上の分離バ
ス22などにより構成されている。クロックパッケージ
12は、基準クロックを発生するクロックソース24
と、その基準クロックを出力する出力バッファ28とを
備えている。複数(n個)のインターフェイスパッケー
ジ141〜14nは、上記した多重データ用クロック配
線18、分離データ用クロック配線24、多重バス20
及び分離バス22に対してそれぞれ並列に接続されてい
る。各インターフェイスパッケージは、略同様の構成要
素から構成されているため、n番目のインターフェイス
パッケージ14nを例にあげて説明することにする。
【0012】インターフェイスパッケージ14nの多重
データ部46nは、外部装置に接続された不図示のイン
ターフェイス回路を介して入力されるデータ信号を、必
要に応じて不図示の加工処理回路により加工して多重デ
ータとする。この多重データは、クロックパッケージ7
2から出力され、多重データ用クロック配線18を介し
てクロック入力バッファ48nで受けるクロックDによ
り同期化され、フリップフロップ回路(F/F)44n
に出力される。フリップフロップ回路44nに出力され
た多重データは、多重制御回路42nで作成されたタイ
ミングに基づいて出力バッファ40nに受け渡され、多
重バス20に多重データEが出力され、後述する多重分
離パッケージ16に多重データGが入力される。また、
多重分離パッケージ76にて分離処理された分離データ
Iは、分離バス22を通って各インターフェイスパッケ
ージ141〜14nに供給される。そこで、インターフ
ェイスパッケージ14nでは、分離制御回路32nで生
成された分離タイミングKにより当該パッケージ14n
に必要な分離データJが分離バス22から入力バッファ
30nに取り込まれる。入力バッファ30nに取り込ま
れた分離データJは、分離データ用クロック配線24か
ら供給されるクロックPがクロック入力バッファ38n
を通ってフリップフロップ回路34nに入力されて同期
化され、分離データLとなる。分離データ部36nに入
力された分離データLは、必要に応じて加工され、外部
出力データとしてインターフェイスされる。上記例示し
たインターフェイスパッケージ14n以外のインターフ
ェイスパッケージについても同様に構成されているた
め、各構成部には相当する符号を付して、構成説明を省
略する。
【0013】多重分離パッケージ16は、多重バス20
を介して入力される多重データGが入力バッファ50を
通過し、フリップフロップ回路52においてクロックパ
ッケージ12から供給されるクロックFと同期化されて
多重データHとなり、多重データ部54に入力される。
多重データ部54に入力された多重データは、必要に応
じてデータの並び換えが行われ、分離データ部62にお
ける分離データとなる。この分離データ部62の分離デ
ータは、フリップフロップ回路60でクロックパッケー
ジ12から供給されるクロックFと同期化され、出力バ
ッファ64を通過し、分離バス22に出力される。ま
た、クロックパッケージ12から供給されるクロックF
は、多重分離パッケージ16内で折り返され、クロック
出力バッファ56を通過したクロックPが分離データ用
クロック配線24に出力される。
【0014】図2は、本実施の形態のデータ多重分離装
置10において各パッケージのユニット配置位置を示し
たものである。図2に示すデータ多重分離装置10は、
クロックパッケージ(CLK)12と多重分離パッケー
ジ(MUX/DMUX)16とが両端に配置されてお
り、それらのユニットの間に挟まれるようにしてn個の
インターフェイスパッケージ141〜14n(IF1〜
IFn)が実装されている。図3は、図1の各構成部に
おける一部のクロック、タイミング波形、及び分離デー
タのタイミングチャートを示したものである。図1中に
示したA、F、P、I、Q、N、Oは、図3のクロック
A、クロックF、P、分離データI、クロックQ、分離
タイミングN、分離データOに対応している。図1及び
図3に示されるように、各インターフェイスパッケージ
141〜14nから多重バス20に出力される多重デー
タは、クロックパッケージ12から多重データ用クロッ
ク配線18を介して供給される基準クロックに同期して
出力されることになる。このため、クロックパッケージ
12に近いインターフェイスパッケージでは、クロック
の遅延量は小さくなるが、多重分離パッケージ16まで
多重バス20の距離があるため多重データの伝送遅延量
は大きくなる。逆に、多重分離パッケージ16に近いイ
ンターフェイスパッケージでは、多重データ用クロック
配線18の距離が長くクロックの遅延量は大きくなる
が、多重データの伝送遅延量は小さくなる。このよう
に、同一方向のクロック配線とバスとを用いて多重デー
タの取り出しを行うため、各インターフェイスパッケー
ジ141〜14nにおけるクロックタイミングの遅延量
と伝送データの遅延量との合計を略同一にすることがで
きる。
【0015】また、多重分離パッケージ16で分離され
た分離データIは、分離バス22を介して各インターフ
ェイスパッケージ141〜14nに伝送され、各インタ
ーフェイスパッケージ141〜14nにおいて、分離デ
ータ用クロック配線24を介して供給される基準クロッ
クに基づいて作成される分離タイミングNに同期して分
離データが取り込まれる。このため、多重分離パッケー
ジ16に近いインターフェイスパッケージ(例えば、I
Fnなど)では、出力された分離データの遅延量と分離
データ用クロック配線24から供給される基準クロック
の遅延量とが小さく、略同一にすることができる。ま
た、多重分離パッケージ16から遠く離れたインターフ
ェイスパッケージ(例えば、IF1など)では、出力さ
れた分離データの遅延量と分離データ用クロック配線2
4から供給される基準クロックの遅延量とが共に大きく
なり、略同一にすることができる。このことにより、例
え多重分離パッケージ16から最も遠くに実装されたイ
ンターフェイスパッケージ141に供給されるクロック
の遅延が半クロック以上(1クロック未満)になって
も、分離バス22上に出力された分離データを各インタ
ーフェイスパッケージ141〜14nにおいて正常に受
信することができる。
【0016】図3に示したタイミングチャートは、多重
分離パッケージ16より最も遠くに実装されたインター
フェイスパッケージ141との間のクロックタイミング
の遅延を3/4クロック遅らせた場合である。この場合
であっても、図1のデータ多重分離装置10では、クロ
ックパッケージ12から供給されるクロックが多重デー
タ用クロック配線18を介して多重分離パッケージ16
に到達するまでの遅延と、多重分離パッケージ16から
分離バス22を介してインターフェイスパッケージ14
1に分離データが到達するまでの伝送データの遅延とが
加算されることがなくなる。このため、クロックパッケ
ージ12と多重分離パッケージ16との間で半クロック
以上1クロック未満の遅延(例えば、図3の3/4クロ
ック遅延)があったとしても、各インターフェイスパッ
ケージ141〜14nでは分離バス22より正常な分離
データO(1−1D)(1−2D)を受信することがで
きる。以上説明したように、本実施の形態によれば、バ
ス方式によるデータ多重分離装置に用いられるクロック
周波数を数10Mb以上にして高速化を図ったり、装置
のコンパクト化して接続されるインターフェイスパッケ
ージ数を増加させたとしても、常に正常にデータの多重
/分離動作を行いながらデータ伝送をすることができ
る。なお、本実施の形態では、伝送装置としてデータ多
重分離装置を例にあげて説明したが、これに限定される
ものではなく、上記図1に示した多重分離パッケージ1
6に代えて、データ交換動作を行うクロスコネクト装置
として実施しても勿論良い。この場合も上記と同様の理
由により、接続されるインターフェイスパッケージ数を
増加させたり、クロスコネクト装置に供給されるクロッ
ク周波数を上げて高速化を図ったとしても、常にデータ
交換動作を正常に行うことができる。
【0017】
【発明の効果】以上説明したように、請求項1に記載の
発明によれば、クロック周波数を上げて伝送装置を高速
化したり、装置のコンパクト化を図ってインターフェイ
スパッケージ数を増加させても、常に正常にデータを伝
送することができる伝送装置が得られる。請求項2に記
載の発明によれば、クロック周波数を上げてデータ多重
分離装置を高速化したり、装置のコンパクト化を図って
インターフェイスパッケージ数を増加させても、常に正
常にデータの多重/分離動作を行うことができるデータ
多重分離装置が得られる。請求項3に記載の発明によれ
ば、クロック周波数を上げてクロスコネクト装置を高速
化したり、装置のコンパクト化を図ってインターフェイ
スパッケージ数を増加させても、常に正常にデータの交
換動作を行うことができるクロスコネクト装置が得られ
る。
【図面の簡単な説明】
【図1】本実施の形態に係るデータ多重分離装置の概略
構成を説明する図である。
【図2】本実施の形態のデータ多重分離装置において各
パッケージのユニット配置位置を示したものである。
【図3】図1の各構成部における一部のクロック、タイ
ミング波形、及び分離データのタイミングチャートを示
したものである。
【図4】従来のデータ多重分離装置の一構成例を示すブ
ロック図である。
【図5】図4の各構成部におけるクロック、タイミング
波形、多重データ及び分離データのタイミングチャート
を示したものである。
【図6】分離バスから正常に分離データが取り込めない
場合のタイミングチャートである。
【符号の説明】
10 データ多重分離装置(伝送装置、クロスコネク
ト装置) 12 クロックパッケージ 141〜14n インターフェイスパッケージ 16 多重分離パッケージ(データ処理パッケージ、
クロスコネクトパッケージ) 18 多重データ用クロック配線(第1クロック配
線) 20 多重バス 22 分離バス 24 分離データ用クロック配線(第2クロック配
線)
───────────────────────────────────────────────────── フロントページの続き (72)発明者 斎藤 敏明 神奈川県高座郡寒川町小谷二丁目1番1号 東洋通信機株式会社内 (72)発明者 伊藤 司 神奈川県高座郡寒川町小谷二丁目1番1号 東洋通信機株式会社内 (72)発明者 青木 裕夫 神奈川県高座郡寒川町小谷二丁目1番1号 東洋通信機株式会社内 Fターム(参考) 5K028 CC05 KK01 KK03 LL02 NN31 RR01 RR02 TT05 5K032 AA02 DA13 DB18 DB22 DB25 5K047 AA07 BB04 BB12 CC02 GG03 LL06 MM49

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 外部装置との間でデータを入出力する複
    数のインターフェイスパッケージを、基準クロックを生
    成するクロックパッケージと、データ処理を行うデータ
    処理パッケージとの間に挟んで実装し、前記各インター
    フェイスパッケージと前記データ処理パッケージとをバ
    スで接続して、前記基準クロックに基づいて前記インタ
    ーフェイスパッケージと前記データ処理パッケージを動
    作させてデータ伝送を行う伝送装置において、 前記クロックパッケージから前記各インターフェイスパ
    ッケージ及び前記データ処理パッケージに基準クロック
    を供給する第1クロック配線と、 前記第1クロック配線により前記データ処理パッケージ
    に供給された基準クロックを折り返して前記各インター
    フェイスパッケージに基準クロックを供給する第2クロ
    ック配線と、 を備え、 外部装置から前記各インターフェイスパッケージに入力
    されたデータをバスを介して前記データ処理パッケージ
    に伝送する動作を前記第1クロック配線から供給される
    基準クロックを用いて行い、前記データ処理パッケージ
    で処理されたデータをバスを介して前記各インターフェ
    イスパッケージに伝送する動作を前記第2クロック配線
    から供給される基準クロックを用いて行うことを特徴と
    する伝送装置。
  2. 【請求項2】 外部装置との間でデータを入出力する複
    数のインターフェイスパッケージを、基準クロックを生
    成するクロックパッケージと、データの多重/分離を行
    う多重分離パッケージとの間に挟んで実装し、前記各イ
    ンターフェイスパッケージと前記多重分離パッケージと
    の間を多重データを伝送する多重バスと分離データを伝
    送する分離バスとで接続して、前記基準クロックに基づ
    いて前記インターフェイスパッケージと前記多重分離パ
    ッケージを動作させてデータの多重/分離処理を行うデ
    ータ多重分離装置において、 前記クロックパッケージから前記各インターフェイスパ
    ッケージ及び前記多重分離パッケージに対して基準クロ
    ックを供給する第1クロック配線と、 前記第1クロック配線により前記多重分離パッケージに
    供給された基準クロックを折り返して前記各インターフ
    ェイスパッケージに基準クロックを供給する第2クロッ
    ク配線と、 を備え、 外部装置から前記各インターフェイスパッケージに入力
    されたデータを前記多重バスを介して前記多重分離パッ
    ケージに伝送する動作を前記第1クロック配線から供給
    される基準クロックを用いて行い、前記多重分離パッケ
    ージで分離処理された分離データを前記分離バスを介し
    て前記各インターフェイスパッケージに伝送する動作を
    前記第2クロック配線から供給される基準クロックを用
    いて行うことを特徴とするデータ多重分離装置。
  3. 【請求項3】 請求項1に記載の伝送装置のデータ処理
    パッケージにクロスコネクトパッケージを用いたクロス
    コネクト装置であって、前記各インターフェイスパッケ
    ージ間においてデータの交換動作を行うことを特徴とす
    るクロスコネクト装置。
JP10198031A 1998-06-29 1998-06-29 伝送装置、デ−タ多重分離装置及びクロスコネクト装置 Pending JP2000022723A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10198031A JP2000022723A (ja) 1998-06-29 1998-06-29 伝送装置、デ−タ多重分離装置及びクロスコネクト装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10198031A JP2000022723A (ja) 1998-06-29 1998-06-29 伝送装置、デ−タ多重分離装置及びクロスコネクト装置

Publications (1)

Publication Number Publication Date
JP2000022723A true JP2000022723A (ja) 2000-01-21

Family

ID=16384387

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10198031A Pending JP2000022723A (ja) 1998-06-29 1998-06-29 伝送装置、デ−タ多重分離装置及びクロスコネクト装置

Country Status (1)

Country Link
JP (1) JP2000022723A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009036019A1 (en) * 2007-09-13 2009-03-19 Gentex Corporation Vehicular communications system having improved serial communication
KR100900958B1 (ko) 2007-12-14 2009-06-08 한국전자통신연구원 가변 전송속도를 지원하기 위한 채널데이터 다중화 장치 및그 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7920601B2 (en) 2003-12-19 2011-04-05 Gentex Corporation Vehicular communications system having improved serial communication
WO2009036019A1 (en) * 2007-09-13 2009-03-19 Gentex Corporation Vehicular communications system having improved serial communication
KR100900958B1 (ko) 2007-12-14 2009-06-08 한국전자통신연구원 가변 전송속도를 지원하기 위한 채널데이터 다중화 장치 및그 방법

Similar Documents

Publication Publication Date Title
JP2000022723A (ja) 伝送装置、デ−タ多重分離装置及びクロスコネクト装置
SE510974C3 (sv) Abonnentvaexel telekommunikationssystem och foerfarande foer att dynamiskt allokera tal- och data kanaler
US5892771A (en) System for establishing a TDM information protocol over a communications path
US20050226231A1 (en) Method and device for providing clock and synchronization in a telecommunication network element
JP2576387B2 (ja) データ通信装置
KR100298316B1 (ko) 전송시스템을구성하는응용주문형집적회로의클럭생성장치
JP2944490B2 (ja) 時分割多重化装置のタイムスロット割り付方式
JP3384370B2 (ja) デジタル信号の多重化・逆多重化方法
JPH0834461B2 (ja) フレ−ムアライナ回路
KR100205628B1 (ko) 공통선 신호방식 신호의 먹서/디먹서 및 레벨 2 프로토콜 처리회로
JP2679184B2 (ja) ループ形多重化装置
JPS6139661A (ja) 回線編集装置
JP2626487B2 (ja) 伝送装置
KR950006602B1 (ko) 동기식 에드-드롭 전송장치
KR100388963B1 (ko) 듀얼포트 램을 이용한 데이터버스 공유회로
JPH0461528A (ja) 時分割多重分離装置
JPH0738587A (ja) 時分割多重化通信システム
KR20050051336A (ko) 교환 시스템에서 시분할 다중방식 버스의 정합 장치
JPH05160789A (ja) 光信号分岐挿入装置
JPH0194731A (ja) 時分割多重化装置
JPH0595338A (ja) 信号処理装置
JPH01273447A (ja) 回線設定による同期パターン挿入方法
JP2002335261A (ja) 通信方法およびlanスイッチ
JPH01101747A (ja) ディジタルクロスコネクト用dsiインタフェース回路
JP2001077785A (ja) 時分割多重伝送装置