KR100388963B1 - 듀얼포트 램을 이용한 데이터버스 공유회로 - Google Patents

Abstract

본 발명은 동기식 광전송시스템으로부터 발생하는 오버헤드 데이터를 먹스하는 먹스부와 디먹스하는 디먹스부를 하나의 보드에 실장하고 프레임 단위로 식별하도록 하는 것으로, 특히, 듀얼포트 램을 이용하여 하나의 주소 버스와 데이터 버스를 제어하는 것에 관한 것이며, 동기식 전송시스템에 있어서; 입력되는 가입자 신호의 전송목적지를 스위칭에 의하여 경로설정하는 스위칭부와; 상기 스위칭부로부터 인가되는 가입자 신호로부터 오버헤드 신호를 검출하고 다중화하기 위하여 제어하는 동시에 다중화된 신호를 상기 스위칭부에 출력하는 다중화제어부와; 상기 다중화제어부로부터 입력받은 오버헤드 신호를 다중화하고, 상기 다중화 제어부에 출력하는 다중화부와; 상기 스위칭부로부터 인가되는 가입자 신호로부터 오버헤드를 검출하고 역다중화하기 위하여 제어하는 동시에 역다중화된 신호를 상기 스위칭부에 출력하는 역다중화제어부와; 상기 역다중화제어부로부터 입력받은 오버헤드 신호를 역다중화하고, 상기 역다중화제어부에 출력하는 역다중화부와; 시스템 클럭신호와 시스템 프레임펄스신호를 입력받고 상기 다중화제어부, 다중화부, 역다중화제어부, 역다중화부를 제어하는 신호를 생성하여 출력하는 주소발생부와; 상기 각 기능부 사이에서 신호를 송수신하는 버스가 포함되는 특징이 있다.

Description

듀얼포트 램을 이용한 데이터버스 공유회로{A COMMON CIRCUIT OF DATA BUS BY USING DUAL PORT RAM}

본 발명은 동기식 광전송시스템으로부터 발생하는 오버헤드 데이터를 먹스하는 먹스부와 디먹스하는 디먹스부를 하나의 보드에 실장하고 프레임 단위로 식별하도록 하는 것으로, 특히, 듀얼포트 램을 이용하여 하나의 주소 버스와 데이터 버스를 제어하는 것에 관한 것이다.

데이터 전송속도가 2.5 Gbps인 STM-16급 동기식 광통신 시스템은 매우 많은 가입자 통신신호를 동시에 전송하므로, 각 가입자 신호 별로 상이한 발신지와 전송목적지를 해당 통신 신호에 부가하여 구분 기록하여야 하며, 상기와 같은 정보를 오버헤드(Overhead) 또는 섹션오버헤드(Section Over Head)라고 한다.

상기와 같은 오버헤드는 다수의 가입자로부터 전송되는 각각의 통신신호에 부가되고 하나의 광선로(Optical Cable)로 송신하기 위하여 다중화(Multiplexing) 또는 먹스(MUX)를 하여야 하며, 광선로의 수신측에서는 역다중화(Demultiplexing)또는 디먹스(DEMUX)를 하여야 한다.

광전송시스템 또는 광통신시스템은 가입자의 신호를 송신할 뿐 아니라 수신도 하여야 하므로, 상기와 같은 먹스와 디먹스 기능을 모두 보유하여야 한다.

이하, 종래 기술에 의한 광통신 시스템의 데이터 버스 회로를 첨부된 도면을 참조하여 설명한다.

종래 기술을 설명하기 위하여 첨부된 것으로, 도1 은 종래 기술에 의한 광통신 시스템의 오버헤드 처리장치 기능 구성도 이다,

상기 첨부된 도1을 참조하면, 종래 기술에 의한 광통신 시스템의 오버헤드 처리장치는, 광통신시스템에 가입된 다수의 가입자로부터 직접 인가되어 전송목적지로 출력되도록 경로를 설정하거나 또는 광선로를 통하여 수신된 다수의 가입자 신호가 전송목적지로 출력되도록 경로를 설정하는 스위칭부(10)와,

상기 스위칭부(10)를 감시하므로써, 경로가 설정되어 입출력되는 각 가입자 신호의 처리를 제어하는 동시에 각 기능부를 감시하고 제어하는 제어부(20)와,

데이터 선택부(32)와 주소 해독부(34)로 이루어져서, 상기 스위칭부(10)로부터 경로가 설정된 각 가입자 신호로부터 경로데이터가 기록된 오버헤드 부분을 분리 검출하고, 상기 제어부(20)의 제어에 의하여 분리 검출된 오버헤드를 다중화 또는 역다중화 처리되도록 하는 동시에 다중화 또는 역다중화 처리된 신호를 상기 스위치부에 인가하는 처리부(30)와,

상기 처리부(30)로부터 제1 버스(60)를 통하여 인가되는 주소 신호와 오버헤드 데이터 신호를 입력받고, 다중화(Multiplexing) 한 후, 상기 제1 버스(60)를 통하여 처리부(30)에 다시 출력하는 먹스부(MUX)(40)와,

상기 처리부(30)로부터 제2 버스(65)를 통하여 인가되는 주소 신호와 오버헤드 데이터 신호를 입력받고, 역다중화(Demultiplexing) 한 후, 상기 제2 버스(65)를 통하여 처리부(30)에 다시 출력하는 디먹스부(DEMUX)(50)로 이루어져 구성된다.

이하, 상기와 같은 구성의 종래 기술에 의한 것으로, 광통신 시스템의 오버헤드 처리장치를 첨부된 도면을 참조하여 상세히 설명한다.

상기 스위칭부(10)는 다수의 가입자로부터 입력되는 통신신호로써, 동일한 전송목적지의 신호들을 하나의 경로(Path)로 전송하기 위하여 다중화 처리되도록 상기 처리부(30)로 스위칭(Switching) 출력하는 동시에, 광선로(Optical Cable)를 통하여 수신된 다중화된 신호를 역다중화 처리하기 위하여 상기 처리부(30)로 스위칭 출력한다.

또한, 상기 스위칭부(10)는 처리부(30)로 출력된 신호들의 상세한 경로정보를 제어부(20)에 출력한다.

상기 처리부(30)는 스위칭부(10)로부터 인가되는 신호를 데이터 선택부(32)에서 입력하고, 상기 데이터 선택부는 입력된 신호로부터 전송목적지가 기록된 오버헤드 부분을 분리하여 검출한다.

상기 데이터 선택부(32)는 분리 검출된 오버헤드 데이터를 상기 제어부(20)의 제어에 의하여 먹스부(40) 또는 디먹스부(50)로 선별 출력한다.

또한, 상기 처리부(30)를 구성하는 주소해독부(34)는 제어부(20)로부터 인가되는 주소신호를 입력받고 해독(Decode)하여 상기 먹스부(40)와 디먹스부(50)에 데이터를 수신하도록 하는 해당 주소신호를 출력한다.

따라서, 좀더 상세히 설명하면, 상기 스위칭부(10)의 스위칭에 의하여 다중화 처리되어야 할 신호는 처리부(30)에 인가되고, 상기 제어부(20)의 제어에 의하여 제1 버스(60)를 경유하고, 상기 먹스(40)에 출력된다.

상기 먹스(40)는 다중화된 신호를 다시 상기 제1 버스(60)를 통하여 상기 처리부(30)에 인가하고, 상기 처리부(30)는 다중화된 신호에 새로운 오버헤드를 부가하여 스위칭부(10)에 다시 인가한다.

상기 스위칭부(10)는 다중화되어 입력된 신호의 오버헤드를 분석하고 해당 광선로(Optical Cable)의 경로(Path)로 스위칭하여 전송한다.

또한, 광선로(Optical Cable)를 통하여 스위칭부(10)에 인가되는 다중화된 신호는, 스위칭부(10)에 의하여 처리부(30)의 데이터 선택부(32)에 인가되고, 상기 데이터 선택부(32)는 오버헤드부분을 분리 검출한다.

상기 데이터 선택부(32)는 제어부(20)의 제어에 의하여 상기 분리 검출된 오버헤드(Over Head)부분을 디먹스부(50)로 제2 버스(65)를 경유하여 출력하고, 상기 주소해독부(34)에서도 제어부(20)의 제어에 의하여 상기 디먹스부(50)에 신호를 입력하도록 하는 주소신호를 상기 제2 버스(65)를 경유하여 출력한다.

상기 디먹스부(50)는 입력된 다중화된(Multiplexed) 오버헤드를 역다중화(Demultiplexing)하여 각각의 오버헤드로 분리한 후, 상기 제2 버스(65)를 통하여 처리부(30)의 데이터 선택부(32)에 인가하고, 상기 데이터 선택부(32)는 제어부(20)의 제어에 의하여 각각의 분리된 오버헤드를 해당되는 가입자 신호에 부가하여 상기 스위칭부(10)에 출력하므로써, 상기 스위칭부(10)는 개별적인 가입자 신호의 오버헤드를 분석하여 해당 전송목적지로 전송되도록 스위칭한다.

그러나, 상기와 같은 구성의 종래 기술에서는 먹스부(40)와 디먹스부(50)가 분리된 회로보드(PCB)로써 이루어지고, 각각의 전용 버스(60,65)를 필요로 한다.

따라서, 상기 먹스부(40)와 디먹스부(50)를 하나의 회로보드(PCB)에 통합 구성하는 경우, 버스(60,65)의 구성이 매우 복잡하여 지는 문제가 있다.

또한, 상기 먹스(40)와 디먹스(50)에 오버헤드 데이터를 쓰고(Write) 읽는(Read) 과정이 제어부(20)의 제어가 있어야 되므로, 제어부(20)의 부하를 증가시키는 문제가 있다.

또한, 상기 제어부(20)의 해당 제어신호는 125 ㎲ 프레임 단위로 1,000 ms 에 한번씩 인가되므로, 8000 프레임(Frame)에 한번씩 해당 데이터를 쓰거나 읽을 수 있게 되고, 따라서, 상기 1,000 ms 이내에 상기 데이터의 변동이 있는 경우, 해당 데이터를 유실하는 문제가 있다.

본 발명은 먹스와 디먹스를 처리부와 동일한 회로보드에 구성하는 경우, 듀얼포트 램을 이용하므로써 하나의 버스를 이용하여 데이터를 송수신하도록 하고, 상기 송수신되는 데이터는 제어부의 제어를 받지 않도록 하여 제어부의 기능을 제고시키며, 한 프레임 주기 동안에 먹스와 디먹스의 쓰기와 읽기를 모두 진행되도록 하여 데이터의 유실을 방지하는 회로를 제공하는 것이 그 목적이다.

상기와 같은 목적을 달성하기 위하여 안출한 본 발명은, 동기식 전송시스템에 있어서; 입력되는 가입자 신호의 전송목적지를 스위칭에 의하여 경로설정하는 스위칭부와; 상기 스위칭부로부터 인가되는 가입자 신호로부터 오버헤드 신호를 검출하고 다중화하기 위하여 제어하는 동시에 다중화된 신호를 상기 스위칭부에 출력하는 다중화제어부와; 상기 다중화제어부로부터 입력받은 오버헤드 신호를 다중화하고, 상기 다중화 제어부에 출력하는 다중화부와; 상기 스위칭부로부터 인가되는 가입자 신호로부터 오버헤드를 검출하고 역다중화하기 위하여 제어하는 동시에 역다중화된 신호를 상기 스위칭부에 출력하는 역다중화제어부와; 상기 역다중화제어부로부터 입력받은 오버헤드 신호를 역다중화하고, 상기 역다중화제어부에 출력하는 역다중화부와; 시스템 클럭신호와 시스템 프레임펄스신호를 입력받고 상기 다중화제어부, 다중화부, 역다중화제어부, 역다중화부를 제어하는 신호를 생성하여 출력하는 주소발생부와; 상기 각 기능부 사이에서 신호를 송수신하는 버스가 포함되어 이루어지는 특징이 있다.

도1 은 종래 기술에 의한 광통신 시스템의 오버헤드 처리장치 기능 구성도 이고,

도2 는 본 발명의 듀얼포트 램을 이용한 데이터 버스 공유회로 기능 블록도 이며,

도3 은 본 발명에 의한 다중화제어부의 상세 기능 블록도 이고,

도4 는 본 발명에 의한 역다중화제어부의 상세 기능 블록도 이며,

도5 는 본 발명에 의한 주소발생부의 상세 기능 블록도 이고,

도6 은 상기 주소발생부로부터 출력되는 주소신호의 타이밍도 이다.

** 도면의 주요 부분에 대한 부호 설명 **

10,18 : 스위칭부 20 : 제어부

30 : 처리부 32 : 데이터 선택부

34 : 주소 해독부 40 : 먹스부

48 : 다중화부 50 : 디먹스부

58 : 역다중화부 60,65,68 : 버스

70 : 다중화제어부 71 : 제1 먹스

73 : 병직변환부 75 : 제1 쓰기램

77 : 제2 먹스 79 : 제1 읽기램

80 : 역다중화제어부 81 : 직병변환부

83 : 제2 읽기램 85 : 제3 먹스

87 : 제2 쓰기램 90 : 주소발생부

100,110 : 듀얼포트 램

이하, 본 발명에 의한 것으로, 듀얼포트 램을 이용한 데이터 버스 공유회로를 첨부된 도면을 참조하여 설명한다.

본 발명을 설명하기 위하여 첨부된 것으로, 도2 는 본 발명의 듀얼포트 램을 이용한 데이터 버스 공유회로 기능 블록도 이며, 도3 은 본 발명에 의한 다중화제어부의 상세 기능 블록도 이고, 도4 는 본 발명에 의한 역다중화제어부의 상세 기능 블록도 이며, 도5 는 본 발명에 의한 주소발생부의 상세 기능 블록도 이고, 도6 은 상기 주소발생부로부터 출력되는 주소신호의 타이밍도 이다.

상기 첨부된 도2 내지 도5를 참조하면, 본 발명에 의한 것으로 듀얼포트 램을 이용한 데이터버스 공유회로는, 광선로 또는 광케이블을 이용하는 동기식 전송시스템에 있어서,

입력되는 가입자 신호의 전송목적지를 스위칭(Switching)에 의하여 경로설정하는 스위칭부(18)와,

상기 스위칭부(18)로부터 인가되는 가입자 신호로부터 오버헤드(Overhead) 신호를 검출하고 다중화(Multiplexing)하기 위하여 제어하는 동시에 다중화된 신호를 상기 스위칭부(18)에 출력하는 것으로, 상기 스위칭부(18)로부터 인가되는 제1 에이피에스(APS: Automatic Protection Switch) 데이터와 제2 에이피에스 데이터를 다중화하는 제1 먹스(71); 상기 제1 먹스(71)로부터 인가되는 병렬(Parallel)신호를 직렬(Serial)신호로 변환하여 출력하는 병직변환부(73); 상기 스위칭부(18)로부터 인가되는 오버헤드 신호를 입력받아 저장하는 제1 쓰기램(Write RAM)(75); 상기 병직변환부(73)와 제1 쓰기램(75)으로부터 출력되는 신호를 다중화하여 후술하는 다중화부(48)에 출력하는 제2 먹스(77); 상기 다중화부(48)로부터 다중화되어 출력되는 오버헤드 신호를 읽고 상기 스위칭부(18)에 출력하는 제1 읽기램(79)으로 이루어지는 다중화제어부(70)와,

상기 다중화제어부(70)로부터 입력받은 오버헤드(Overhead) 신호를 다중화(Multiplexing)하고, 상기 다중화 제어부(70)에 출력하는 다중화부(48)와,

상기 스위칭부(18)로부터 인가되는 가입자 신호로부터 오버헤드를 검출하고 역다중화(Demultiplexing)하기 위하여 제어하는 동시에 역다중화된 신호를 상기 스위칭부(18)에 출력하는 것으로, 상기 스위칭부(18)로부터 인가되는 오버헤드 신호를 입력받아 저장하고 해당 제어신호에 의하여 후술하는 역다중화부(58)에 출력하는 제2 쓰기램(87); 상기 역다중화부(58)로부터 역다중화되어 출력되는 오버헤드신호를 읽고 저장하는 제2 읽기램(83); 상기 역다중화부(58)로부터 역다중화되어 직렬로 출력되는 에이피에스(APS) 신호를 입력받고 병렬신호로 변환하여 출력하는 직병변환부(81); 상기 직병변환부(81)와 제2 읽기램(83)으로부터 출력되는 신호를 다중화하여 상기 스위칭부(18)로 출력하는 제3 먹스(85)로 이루어지는 역다중화제어부(80)와,

상기 역다중화제어부(80)로부터 입력받은 오버헤드(Overhead) 신호를 역다중화(Demultiplexing)하고, 상기 역다중화제어부(80)에 출력하는 역다중화부(58)와,

시스템 클럭신호(System CLK)와 시스템 프레임펄스신호(System FP)를 입력받고 상기 다중화제어부(70), 다중화부(48), 역다중화제어부(80), 역다중화부(58)를 제어하는 신호를 생성하여 출력하는 것으로, 상기 시스템클럭과 시스템 프레임펄스를 입력받고 듀얼포트 램(DPR: Dual Port RAM) 주소신호(DPR Add)와 소정주기인 26 MHz의 클럭신호를 발생하는 클럭부(92); 상기 클럭부(92)로부터 출력되는 소정주기의 클럭신호를 계수(Count)하여 읽기제어신호(GCK1,GCK2)를 출력하는 카운터(94); 상기 클럭부(92)로부터 출력되는 소정주기의 클럭신호를 입력받고 다중화부, 역다중화부, 다중화제어부, 역다중화제어부를 제어하는 신호(ALM EN, MUX READ EN, MUX WRITE EN, DEMUX READ EN, DEMUX WRITE EN, CS, STRB, R/W, DATA OUT EN)가 생성되어 출력하는 주소부(96)로 이루어지는 주소발생부(90)와,

상기 각 기능부 사이에서 신호를 송수신하는 버스(68)가 포함되어 구성된다.

또한, 상기 제1 쓰기램(75)과 제1 읽기램(79)은 제1 듀얼포트 램(100)으로 이루어지고, 상기 제2 쓰기램(87)과 제2 읽기램(83)은 제2 듀얼포트 램(110)으로 이루어진다.

이하, 상기와 같은 구성의 본 발명에 의한 듀얼포트 램을 이용한 데이터 버스 공유회로를 첨부된 도2 내지 도6을 참조하여 상세히 설명한다.

상기 스위칭부(18)는 가입자로부터 개별적으로 인가되는 신호 또는 광선로(Optical Cable)를 통하여 다중화(Multiplexing)된 상태로 인가되는 신호를 인가받고, 전송목적지 까지의 경로를 설정하기 위하여 스위칭을 하므로써, 상기 다중화 제어부(70)와 역다중화제어부(80)에 각각 인가되도록 한다.

좀더 상세히 설명하면, 가입자로부터 개별적으로 인가되는 통신신호는 전송목적지가 비슷한 것끼리 묶기 위하여 상기 다중화제어부(70)에 출력하고, 광케이블(Optical Cable)로부터 다중화되어 인가되는 신호는 각각의 가입자별로 구분하기 위하여 상기 역다중화제어부(80)에 출력한다.

또한, 듀얼포트 램(100,110)을 제어하는 제어신호를 출력하는 상기 주소발생부(90)는 동기식 전송시스템으로부터 인가되는 시스템 클럭(System CLK) 신호와 시스템 프레임 펄스(System Frame Pulse) 신호를 클럭부(92)를 통하여 인가받고, 상기 클럭부(92)는 일 예로, 26 MHz의 클럭신호를 듀얼포트 램(100,110)의 주소 신호(DPR Add)로 출력하는 동시에 상기 카운터(94)와 주소부(96)에 클럭신호로써 출력한다.

상기 카운터(94)는 상기 클럭부(92)로부터 인가 받은 신호를 이용하여 듀얼포트 램(100,110)으로부터 데이터를 정확하게 읽도록 리타이밍(Retiming) 하는 신호인 GCK1과 GCK2를 출력한다.

상기 주소부(96)는 상기 클럭부(92)로부터 인가되는 신호를 이용하여, 상기 다중화부(48)로부터 다중화된 신호를 읽을(Read) 수 있다는 제어신호(MUX READ EN)와, 상기 다중화부(48)에 신호를 기록(Write) 수 있다는 제어신호(MUX Write EN)와, 상기 역다중화부(58)로부터 역다중화된 신호를 읽을(Read) 수 있다는 제어신호(DEMUX READ EN)와, 상기 역다중화부(58)에 신호를 기록(Write) 수 있다는 제어신호(DEMUX Write EN)와, 상기 다중화부(48)와 역다중화부가 해당 데이터 신호를 출력하여도 된다는 신호(DATA OUT EN)와, APS 신호를 출력하게 하는 신호(ALM EN)와, 각 기능부를 동작하게 하는 신호(CS), 읽고/쓰기 신호(R/W)를 생성하여 각각 해당 기능부에 출력한다.

상기 다중화제어부(70)는 상기 주소발생부(90)로부터 인가되는 해당 제어신호에 의하여, 스위칭부(18)로부터 다중화하기 위하여 출력되는 신호 중에서 오버헤드 신호를 상기 제1 쓰기램(75)에 기록하고, 또한, 상기 스위칭부(18)로부터 이중화제어를 위한 제1 에이피에스 신호(APS DATA A) 및 제2 에이피에스 신호(APS DATA B)를 제1 먹스(71)를 통하여 입력받고 다중화하여 병직변환부(73)에 출력한다,

상기 병직변환부(73)는 상기 제1 먹스(71)로부터 입력되는 병렬신호를 직렬신호로 변환하여 상기 제2 먹스(77)로 출력하고, 상기 제2 먹스(77)는 상기 병직변환부(73)로부터 입력되는 신호와 상기 제1 쓰기램(75)으로부터 출력되는 신호를 동시에 입력받아 다중화하여 상기 다중화부(48)에 출력한다.

상기 다중화부(48)는 상기 제2 먹스(77)를 통하여 입력된 신호를 다중화(Multiplexing) 하고, 상기 주소발생부(90)로부터 출력되는 제어신호에 의하여 상기 제1 읽기램(79)에 출력한다.

상기 제1 읽기램(79)은 주소발생부(90)로부터 출력되는 제어신호에 의하여 읽은 신호인 다중화된 신호를 상기 스위칭부(18)에 출력하고, 상기 스위칭부는 상기 다중화제어부(70)로부터 다중화되어 부가된 오버헤드를 분석하여 전송목적지로 전송되도록 경로를 스위칭하여 설정한 후, 해당 광선로를 통하여 출력한다.

따라서, 전송목적지가 비슷한 다수 가입자의 신호를, 전송할 수 있는 동시에 전송할 수 있도록 STM-N급 신호로 다중화하고, 광선로를 통하여 전송하게 된다.

상기와 같이 광선로를 통하여 다중화되어 전송되는 STM-N급 신호를 수신한 경우, 상기 스위칭부(18)는 역다중화 시켜 각각의 가입자로 분리하여야 하므로, 스위칭을 통하여 해당 신호의 오버헤드 신호를 역다중화제어부(80)로 출력한다.

상기 역다중화제어부(80)는 다중화된 STM-N급 신호의 오버헤드 신호를 듀얼포트 램(DPR: Dual Port RAM)(110)의 제2 쓰기램(87)을 통하여 입력하고 기록하며, 상기 주소발생부(90)로부터 인가되는 제어신호에 의하여 역다중화부(58)에 인가한다.

상기 역다중화부(58)는 입력된 다중화 오버헤드(Overhead) 신호를 역다중화(Demultiplexing) 하고, 상기 주소발생부(90)로부터 출력되는 해당 제어신호에 의하여, 오버헤드 신호와 에이피에스(APS) 신호를 각각 상기역다중화제어부(80)의 듀얼포트 램(110)인 제2 읽기램(83)과 직병변환부(81)에 출력한다.

상기 직병변환부(81)는 상기 역다중화부(58)로부터 직렬신호로 인가된 에이피에스(APS) 신호를 병렬신호로 변환하고 상기 주소발생부(90)로부터 인가되는 제어신호에 의하여 제3 먹스(85)에 출력한다.

상기 제2 읽기램(83)은 상기 역다중화부(58)로부터 읽은 역다중화된 오버헤드 신호를 상기 주소발생부(90)로부터 인가되는 해당 제어신호에 의하여 상기 제3 먹스(85)에 출력한다.

상기 제3 먹스(85)는 상기 직병변환부(81)와 제2 읽기램(83)으로부터 출력되는 신호를 각각 인가받아 다중화하고, 상기 주소발생부(90)로부터 인가되는 해당 제어신호에 의하여 상기 스위칭부에 출력한다.

따라서, 상기 스위칭부(18)는 역다중화된 각각의 오버헤드 신호를 분석처리하여 해당 가입자의 통신 신호가 전송목적지로 전송되도록 스위칭에 의한 경로설정을 한다.

상기와 같이 다중화 제어부(70)와 다중화부(48)가 사용하는 버스(68)는 역다중화제어부(80)와 역다중화부(58)가 사용하는 버스(68)와 동일한 것이고, 상기 버스는 동시에 2 종류의 신호를 전송할 수 없다.

상기 주소발생부(90)는 상기와 같이 다중화제어부(70)와 역다중화제어부(80)가 버스(68)를 점유하는 시간이 상이하도록 하는 제어신호를 생성하여 각각 출력하므로써, 버스(68)를 동시에 점유하는 일이 없으며, 따라서, 데이터가 충돌하는 일이 발생하지 않게 된다.

상기 첨부된 도6을 참조하면, 상기 주소발생부에서 생성되어 출력되는 신호로써, 상기 버스(68)를 점유하는 시간이 서로 상이함을 보여 주고 있는 동시에, 125 ㎲의 시스템 프레임 펄스(System Frame Pulse) 주기 동안에 다중화와 역다중화에 의하여 발생되는 신호를 쓰고 읽으므로, 유실되는 데이터가 없게 된다.

상기와 같은 구성의 본 발명은 듀얼포트 램과 주소발생부를 이용하므로써, 제어부를 사용하지 않고서도 다중화와 역다중화를 할 수 있으며, 제어부의 기능을 제고하는 효과가 있다.

또한, 시스템 프레임펄스 주기 동안에 다중화와 역다중화에 의한 읽기와 쓰기를 하므로써, 데이터의 유실이 없고 시스템의 신뢰성을 제고하는 효과가 있다.

Claims (6)

1. 동기식 전송시스템에 있어서,

   입력되는 가입자 신호의 전송목적지를 스위칭에 의하여 경로설정하는 스위칭부와,

   상기 스위칭부로부터 인가되는 가입자 신호로부터 오버헤드 신호를 검출하고 다중화하기 위하여 제어하는 동시에 다중화된 신호를 상기 스위칭부에 출력하는 다중화제어부와,

   상기 다중화제어부로부터 입력받은 오버헤드 신호를 다중화하고, 상기 다중화 제어부에 출력하는 다중화부와,

   상기 스위칭부로부터 인가되는 가입자 신호로부터 오버헤드를 검출하고 역다중화하기 위하여 제어하는 동시에 역다중화된 신호를 상기 스위칭부에 출력하는 역다중화제어부와,

   상기 역다중화제어부로부터 입력받은 오버헤드 신호를 역다중화하고, 상기 역다중화 제어부에 출력하는 역다중화부와,

   시스템 클럭신호와 시스템 프레임펄스신호를 입력받고 상기 다중화제어부, 다중화부, 역다중화제어부, 역다중화부를 제어하는 신호를 생성하여 출력하는 주소발생부와,

   상기 각 기능부 사이에서 신호를 송수신하는 버스가 포함되어 이루어지는 구성을 특징으로 하는 듀얼포트 램을 이용한 데이터 버스 공유회로.
2. 제1 항에 있어서, 상기 다중화제어부는,

   상기 스위칭부로부터 인가되는 제1 에이피에스 데이터와 제2 에이피에스 데이터를 다중화하는 제1 먹스와,

   상기 제1 먹스로부터 인가되는 병렬신호를 직렬신호로 변환하여 출력하는 병직변환부와,

   상기 스위칭부로부터 인가되는 오버헤드신호를 입력받아 저장하는 제1 쓰기램과,

   상기 병직변환부와 제1 쓰기램으로부터 출력되는 신호를 다중화하여 상기 다중화부에 출력하는 제2 먹스와

   상기 다중화부로부터 다중화되어 출력되는 오버헤드 신호를 읽고 상기 스위칭부에 출력하는 제1 읽기램이 포함되어 이루어지는 구성을 특징으로 하는 듀얼포트 램을 이용한 데이터 버스 공유회로.
3. 제2 항에 있어서,

   상기 제1 쓰기램과 제1 읽기램은 듀얼포트 램으로 이루어지는 것을 특징으로 하는 듀얼포트 램을 이용한 데이터 버스 공유회로.
4. 제1 항에 있어서, 상기 역다중화제어부는,

   상기 스위칭부로부터 인가되는 오버헤드 신호를 입력받아 저장하고 해당 제어신호에 의하여 상기 역다중화부에 출력하는 제2 쓰기램과,

   상기 역다중화부로부터 역다중화되어 출력되는 오버헤드신호를 읽고 저장하는 제2 읽기램과,

   상기 역다중화부로부터 역다중화되어 직렬로 출력되는 에이피에스 신호를 입력받고 병렬신호로 변환하여 출력하는 직병변환부와,

   상기 직병변환부와 제2 읽기램으로부터 출력되는 신호를 다중화하여 상기 스위칭부로 출력하는 제3 먹스가 포함되어 이루어지는 구성을 특징으로 하는 듀얼포트 램을 이용한 데이터 버스 공유회로.
5. 제4 항에 있어서,

   상기 제2 쓰기램과 제2 읽기램은 듀얼포트 램으로 이루어지는 것을 특징으로 하는 듀얼포트 램을 이용한 데이터 버스 공유회로.
6. 제1 항에 있어서, 상기 주소발생부는,

   시스템클럭과 시스템 프레임펄스를 입력받고 듀얼포트 램 주소신호와 소정주기의 클럭신호를 발생하는 클럭부와,

   상기 클럭부로부터 출력되는 소정주기의 클럭신호를 계수하여 읽기제어신호를 출력하는 카운터와,

   상기 클럭부로부터 출력되는 소정주기의 클럭신호를 입력받고 다중화부, 역다중화부, 다중화제어부, 역다중화제어부를 제어하는 신호가 생성되어 출력하는 주소부가 포함되어 이루어지는 구성을 특징으로 하는 듀얼포트 램을 이용한 데이터 버스 공유회로.