JPH02302997A - 誤書込みを防止したｐｒｏｍ - Google Patents
誤書込みを防止したｐｒｏｍInfo
- Publication number
- JPH02302997A JPH02302997A JP1125040A JP12504089A JPH02302997A JP H02302997 A JPH02302997 A JP H02302997A JP 1125040 A JP1125040 A JP 1125040A JP 12504089 A JP12504089 A JP 12504089A JP H02302997 A JPH02302997 A JP H02302997A
- Authority
- JP
- Japan
- Prior art keywords
- memory cell
- write
- data
- cell array
- check circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Read Only Memory (AREA)
- Storage Device Security (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体メモリーに関し、特に消去が可能で電気
的占込みが可能なメモリトランジスタをメモリセルとす
るＰ Ｒ，０ヘｎに関する。
的占込みが可能なメモリトランジスタをメモリセルとす
るＰ Ｒ，０ヘｎに関する。
従来、この種の消去よ−１よひ電気的書込みが可能なＲ
，ＯＭは、誤」込み防！［二相のデータを本体内に有し
ていない構造となっていた。
，ＯＭは、誤」込み防！［二相のデータを本体内に有し
ていない構造となっていた。
上述した従来の消去および電気的書込みが可能なＲＯＭ
は、未書込みであるか占込み済であるかを示すデータを
本体内に有していない為、ラベル等を本体に貼付けて区
別しなけれはならず、書込み済のものに過って書込みを
行なった場合には内容が破壊されてしまうという欠点か
ある。
は、未書込みであるか占込み済であるかを示すデータを
本体内に有していない為、ラベル等を本体に貼付けて区
別しなけれはならず、書込み済のものに過って書込みを
行なった場合には内容が破壊されてしまうという欠点か
ある。
本発明のＰ ＲＯＭは、本体内に剖込み状態を表示する
ためのメモリーセルと、書込み状態チェック回路と、書
込み制御ラインとを有している。
ためのメモリーセルと、書込み状態チェック回路と、書
込み制御ラインとを有している。
第１図は、本発明の一実施例のフロック図である。
メモリーセルアレイ１は消去可能 電気的書込可能の公
知のメモリ１〜ランジスタをメモリセルとするセルアレ
イであり、これにセルアレイ１を４゛Ｉ４成するメモリ
１ヘランジスクと同様の消去お３１：ひ電気的書込可能
なメモリ１〜ランジスタからなる書込み状態メモリーセ
ル２が付加されている。このセル２に書込み状態チェッ
ク回路４が接続され、さらに書込み制御ライン５か書込
み状態チェック回路４に接続されている。書込み状態チ
ェック回路４およびメモリーセルアレイ１にはデータバ
ス３が接続される。
知のメモリ１〜ランジスタをメモリセルとするセルアレ
イであり、これにセルアレイ１を４゛Ｉ４成するメモリ
１ヘランジスクと同様の消去お３１：ひ電気的書込可能
なメモリ１〜ランジスタからなる書込み状態メモリーセ
ル２が付加されている。このセル２に書込み状態チェッ
ク回路４が接続され、さらに書込み制御ライン５か書込
み状態チェック回路４に接続されている。書込み状態チ
ェック回路４およびメモリーセルアレイ１にはデータバ
ス３が接続される。
メモリーセルアレイ１が未書込みの時は、書込み状態メ
モリセル２は消去状態（たとえばデータ“○゛°を記憶
）にある。メモリーセルアレイ１内にデータハス３から
のデータを書き込む時は、外部から書込み指示信号を与
えるが、その時に書き込み制御ライン５に書き込み指示
信号を供給するようにし、書込み状態チェック回路４は
これを受けて書き込み状態メモリーセル２にデータ“′
１“″を書き込む。メモリーセルアレイ１がデータ書き
込みすみであるか朱書込であるかを判定するためには、
書込み制御ライン５に読み出し信号を与える。書込み状
態チェック回路４はこれを受けて書込み状態メモリーセ
ル２の内容をデータバス３に出力する。その読み出しデ
ータか“１″′であればメモリーセルアレイ１は書込み
ずみてあり、“Ｏ″であれば朱書込みである。データパ
］″′の読み出しがあったときはメモリー書込み器（図
示せず）の動作を禁止するように制御ずれはよい。
モリセル２は消去状態（たとえばデータ“○゛°を記憶
）にある。メモリーセルアレイ１内にデータハス３から
のデータを書き込む時は、外部から書込み指示信号を与
えるが、その時に書き込み制御ライン５に書き込み指示
信号を供給するようにし、書込み状態チェック回路４は
これを受けて書き込み状態メモリーセル２にデータ“′
１“″を書き込む。メモリーセルアレイ１がデータ書き
込みすみであるか朱書込であるかを判定するためには、
書込み制御ライン５に読み出し信号を与える。書込み状
態チェック回路４はこれを受けて書込み状態メモリーセ
ル２の内容をデータバス３に出力する。その読み出しデ
ータか“１″′であればメモリーセルアレイ１は書込み
ずみてあり、“Ｏ″であれば朱書込みである。データパ
］″′の読み出しがあったときはメモリー書込み器（図
示せず）の動作を禁止するように制御ずれはよい。
メモリセルアレイコ−を消去する時は、書込み状態メモ
リーセル２の内容も同時に消去する。
リーセル２の内容も同時に消去する。
以上説明したように本発明によれば、書込み状態メモリ
ーセル２を読出すことにより、メモリセルアレイ］にデ
ータか書込み済であるか未書込みであるかの判定が可能
となるなめ、誤書込みをシｊ止てきる効果かある。
ーセル２を読出すことにより、メモリセルアレイ］にデ
ータか書込み済であるか未書込みであるかの判定が可能
となるなめ、誤書込みをシｊ止てきる効果かある。
図面の簡単な説明
第１図は本発明の一実施例のブロック図である。
１・・・メモリーセルアレイ、２ ・書込み状態メモリ
ーセル、３・データバス、４ ・書込み状態ヂエック回
路、５ ・書込み制御ライン。
ーセル、３・データバス、４ ・書込み状態ヂエック回
路、５ ・書込み制御ライン。
Claims (1)
- 消去および電気的書込みが可能なメモリセルからなるメ
モリアレイと、書込み状態を表示するためのメモリーセ
ルと、書込み状態チェック回路と、書込み制御ラインと
を有することを特徴とする誤書込みを防止したＰＲＯＭ
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1125040A JPH02302997A (ja) | 1989-05-17 | 1989-05-17 | 誤書込みを防止したｐｒｏｍ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1125040A JPH02302997A (ja) | 1989-05-17 | 1989-05-17 | 誤書込みを防止したｐｒｏｍ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02302997A true JPH02302997A (ja) | 1990-12-14 |
Family
ID=14900354
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1125040A Pending JPH02302997A (ja) | 1989-05-17 | 1989-05-17 | 誤書込みを防止したｐｒｏｍ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02302997A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08329688A (ja) * | 1995-05-30 | 1996-12-13 | Nec Corp | 不揮発性半導体記憶装置 |
| US5638316A (en) * | 1994-11-08 | 1997-06-10 | Matsushita Electric Industrial Co., Ltd. | Memory apparatus |
-
1989
- 1989-05-17 JP JP1125040A patent/JPH02302997A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5638316A (en) * | 1994-11-08 | 1997-06-10 | Matsushita Electric Industrial Co., Ltd. | Memory apparatus |
| JPH08329688A (ja) * | 1995-05-30 | 1996-12-13 | Nec Corp | 不揮発性半導体記憶装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0411957B2 (ja) | ||
| JPS59162695A (ja) | 記憶装置 | |
| KR930010981A (ko) | 플래시메모리를 사용한 기억장치 | |
| EP0483978B1 (en) | I.C. card | |
| JP3578175B2 (ja) | メモリワードの管理回路 | |
| US20040145946A1 (en) | Non-volatile semiconductor device having a means to relieve a deficient erasure address | |
| US6532529B1 (en) | Microcomputer including flash memory overwritable during operation and operating method thereof | |
| US6215717B1 (en) | Semiconductor memory device for reducing a time needed for performing a protecting operation | |
| JP2002015584A (ja) | 不揮発性メモリのリードプロテクト回路 | |
| JPH02302997A (ja) | 誤書込みを防止したｐｒｏｍ | |
| EP1271551A2 (en) | Semiconductor memory device and information device | |
| US20020141263A1 (en) | Semiconductor memory | |
| JP2000276461A (ja) | マイクロコンピュータ | |
| JPH11259357A (ja) | 半導体集積装置及び不揮発性メモリ書き込み方式 | |
| JPS6365547A (ja) | メモリ内蔵集積回路 | |
| JPS60140449A (ja) | メモリ保護方式 | |
| JPS6012660B2 (ja) | メモリ装置 | |
| JPH11175499A (ja) | マイクロプロセッサ | |
| JPH01150297A (ja) | データ保護回路付ｅｅｐｒｏｍ | |
| CN111143237A (zh) | 存储器的软件写保护系统 | |
| JP2581057B2 (ja) | 評価用マイクロコンピユ−タ | |
| JPH02301846A (ja) | 半導体記憶素子 | |
| JPH01118974A (ja) | カードモジュール | |
| JPH03241593A (ja) | 不揮発性メモリの書込み制御回路 | |
| JPH028912A (ja) | プログラマブル・コントローラ |