CN111143237A - 存储器的软件写保护系统 - Google Patents

存储器的软件写保护系统 Download PDF

Info

Publication number
CN111143237A
CN111143237A CN201911362354.XA CN201911362354A CN111143237A CN 111143237 A CN111143237 A CN 111143237A CN 201911362354 A CN201911362354 A CN 201911362354A CN 111143237 A CN111143237 A CN 111143237A
Authority
CN
China
Prior art keywords
write
protection
address
register
data storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911362354.XA
Other languages
English (en)
Inventor
李姣姣
刘德斌
雷冬梅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Puya Semiconductor Shanghai Co ltd
Original Assignee
Puya Semiconductor Shanghai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Puya Semiconductor Shanghai Co ltd filed Critical Puya Semiconductor Shanghai Co ltd
Priority to CN201911362354.XA priority Critical patent/CN111143237A/zh
Publication of CN111143237A publication Critical patent/CN111143237A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Storage Device Security (AREA)

Abstract

本发明公开了一种存储器的软件写保护系统，根据写入寄存器的功能寄存器地址、数据存储地址及写保护区段地址，判断是否需要进行写保护操作，如果需要进行写保护操作则并判断能写保护的数据存储地址，如果存在能写保护的数据存储地址则进一步确定写保护区段，当接收到软件写保护操作指令时，对全部能写保护的数据存储地址的相应写保护区段执行写保护操作，从而相应写保护区段的能写保护的数据存储地址不能再进行写操作。该存储器的软件写保护系统，可以对写保护的数据存储地址进行区段数据写保护，不仅能防止存储器上的数据被替换或者丢失，并且能避免多余数据被保护，节省存储空间。

Description

存储器的软件写保护系统
技术领域
本发明涉及存储技术，特别涉及一种存储器的软件写保护方法。
背景技术
传统的存储器的软件写保护，采用程序命令信号激励写保护信号，从而控制对应的地址单元进行写保护，没有可选择的指定区域进行写保护，造成存储单元的浪费，以及写保护的操作过于复杂。
发明内容
本发明要解决的技术问题是提供一种存储器的软件写保护系统，可以对写保护的数据存储地址进行区段数据写保护，避免多余数据被保护，节省存储空间。
为解决上述技术问题，本发明提供的存储器的软件写保护系统，其包括寄存器模块、地址模块、逻辑判断模块、写保护模块；
所述寄存器模块，向第一寄存器写入功能寄存器地址，向第二寄存器写入数据存储地址及写保护区段地址；
所述功能寄存器地址设置有一位模式标志位；
所述逻辑判断模块，预设有能写保护的功能寄存器地址区段、能写保护的数据存储地址区段；当所述第一寄存器中的功能寄存器地址的模式标志位为1时，进入写保护模式；
所述逻辑判断模块，进入写保护模式后：
首先，如果所述第一寄存器中的功能寄存器地址包括在预设的能写保护的功能寄存器地址区段之内，则第一寄存器中的功能寄存器地址为能写保护功能地址，否则为正常读写功能地址；
然后，如果第一寄存器中的功能寄存器地址为能写保护功能地址，则判断第二寄存器中的数存储据地址是否为能写保护的数据存储地址：
如果第二寄存器中的一数据存储地址包括在预设的能写保护的数据存储地址区段之内，则该数据存储地址为能写保护的数据存储地址，否则为正常读写数据存储地址；
所述写保护模块，如果第二寄存器中的数据寄存器地址存在能写保护的数据存储地址，当接收到软件写保护操作指令，对全部能写保护的数据存储地址，根据第二寄存器中的写保护区段地址的区段标志位确定保护区段，对全部能写保护的数据存储地址的相应保护区段进行写保护操作。
较佳的，所述写保护模块，收到写保护操作指令后，在存储器读写脉冲时钟信号变为高电平时，开始对相应写保护区段的能写保护的数据存储地址进行写操作。
较佳的，所述模式标志位为功能寄存器地址的末位。
较佳的，所述写保护区段地址的区段标志位为1、2或者3位。
较佳的，所述写保护区段地址的区段标志位为2位，
当所述区段标志位为00时，对全部能写保护的数据存储地址均不进行写保护；
当所述区段标志位为01时，对全部能写保护的数据存储地址的1/4进行写保护；
当所述区段标志位为10时，对全部能写保护的数据存储地址的1/2进行写保护；
当所述区段标志位为11时，对全部能写保护的数据存储地址进行写保护。
较佳的，所述存储器为非易失性存储器。
本发明的存储器的软件写保护系统，根据写入寄存器的功能寄存器地址、数据存储地址及写保护区段地址，判断是否需要进行写保护操作，如果需要进行写保护操作则并判断能写保护的数据存储地址，如果存在能写保护的数据存储地址则进一步确定写保护区段，当接收到软件写保护操作指令时，对全部能写保护的数据存储地址的相应写保护区段执行写保护操作，从而相应写保护区段的能写保护的数据存储地址不能再进行写操作。实施例一的存储器的软件写保护系统，可以对写保护的数据存储地址进行区段数据写保护，不仅能防止存储器上的数据被替换或者丢失，并且能避免多余数据被保护，节省存储空间。
附图说明
为了更清楚地说明本发明的技术方案，下面对本发明所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明的存储器的软件写保护系统一实施例结构图。
具体实施方式
下面将结合附图，对本发明中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。
实施例一
存储器的软件写保护系统包括寄存器模块、地址模块、逻辑判断模块、写保护模块；
所述寄存器模块，向第一寄存器写入功能寄存器地址，向第二寄存器写入数据存储地址及写保护区段地址；
所述功能寄存器地址设置有一位模式标志位；
所述逻辑判断模块，预设有能写保护的功能寄存器地址区段、能写保护的数据存储地址区段；当所述第一寄存器中的功能寄存器地址的模式标志位为1时，进入写保护模式；当所述第一寄存器中的功能寄存器地址的模式标志位为0，不进入写保护模式，不能对存储器内的数据进行写保护操作；
所述逻辑判断模块，进入写保护模式后：
首先，如果所述第一寄存器中的功能寄存器地址包括在预设的能写保护的功能寄存器地址区段之内，则第一寄存器中的功能寄存器地址为能写保护功能地址，否则为正常读写功能地址；
然后，如果第一寄存器中的功能寄存器地址为能写保护功能地址，则判断第二寄存器中的数存储据地址是否为能写保护的数据存储地址：
如果第二寄存器中的一数据存储地址包括在预设的能写保护的数据存储地址区段之内，则该数据存储地址为能写保护的数据存储地址，否则为正常读写数据存储地址；
所述写保护模块，如果第二寄存器中的数据寄存器地址存在能写保护的数据存储地址，当接收到软件写保护操作指令，对全部能写保护的数据存储地址，根据第二寄存器中的写保护区段地址的区段标志位确定保护区段，对全部能写保护的数据存储地址的相应保护区段进行写保护操作。
本发明的存储器的软件写保护系统，根据写入寄存器的功能寄存器地址、数据存储地址及写保护区段地址，判断是否需要进行写保护操作，如果需要进行写保护操作则并判断能写保护的数据存储地址，如果存在能写保护的数据存储地址则进一步确定写保护区段，当接收到软件写保护操作指令时，对全部能写保护的数据存储地址的相应写保护区段执行写保护操作，从而相应写保护区段的能写保护的数据存储地址不能再进行写操作。实施例一的存储器的软件写保护系统，可以对写保护的数据存储地址进行区段数据写保护，不仅能防止存储器上的数据被替换或者丢失，并且能避免多余数据被保护，节省存储空间。
实施例二
基于实施例一的存储器的软件写保护系统，所述写保护模块收到写保护操作指令后，在存储器读写脉冲时钟信号变为高电平时，开始对相应写保护区段的能写保护的数据存储地址进行写操作。
实施例三
基于实施例一的存储器的软件写保护系统，所述写保护区段地址的区段标志位为1、2或者3位。
较佳的，如表1所示，所述写保护区段地址的区段标志位为2位，
当所述区段标志位为00时，对全部能写保护的数据存储地址均不进行写保护；
当所述区段标志位为01时，对全部能写保护的数据存储地址的1/4进行写保护；
当所述区段标志位为10时，对全部能写保护的数据存储地址的1/2进行写保护；
当所述区段标志位为11时，对全部能写保护的数据存储地址进行写保护。
较佳的，所述模式标志位为功能寄存器地址的末位。
较佳的，所述存储器为非易失性存储器。
表1:
区段标志位1 区段标志位2 写保护区段
0 0 不保护
0 1 1/4
1 0 1/2
1 1 全部
实施例三的存储器的软件写保护系统，可对全部能写保护的数据存储地址的全部、1/2、1/4进行写保护，避免多余数据被保护，节省空间。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

Claims (8)

1.一种存储器的软件写保护系统，其特征在于，其包括寄存器模块、地址模块、逻辑判断模块、写保护模块；
所述寄存器模块，用于向第一寄存器写入功能寄存器地址，向第二寄存器写入数据存储地址及写保护区段地址；
所述功能寄存器地址设置有一位模式标志位；
所述逻辑判断模块，预设有能写保护的功能寄存器地址区段、能写保护的数据存储地址区段；当所述第一寄存器中的功能寄存器地址的模式标志位为1时，进入写保护模式；
所述逻辑判断模块，进入写保护模式后：
首先，如果所述第一寄存器中的功能寄存器地址包括在预设的能写保护的功能寄存器地址区段之内，则第一寄存器中的功能寄存器地址为能写保护功能地址，否则为正常读写功能地址；
然后，如果第一寄存器中的功能寄存器地址为能写保护功能地址，则判断第二寄存器中的数存储据地址是否为能写保护的数据存储地址：
如果第二寄存器中的一数据存储地址包括在预设的能写保护的数据存储地址区段之内，则该数据存储地址为能写保护的数据存储地址，否则为正常读写数据存储地址；
所述写保护模块，如果第二寄存器中的数据寄存器地址存在能写保护的数据存储地址，当接收到软件写保护操作指令，对全部能写保护的数据存储地址，根据第二寄存器中的写保护区段地址的区段标志位确定保护区段，对全部能写保护的数据存储地址的相应保护区段进行写保护操作。
2.根据权利要求1所述的存储器的软件写保护系统，其特征在于，
所述写保护模块，收到写保护操作指令后，在存储器读写脉冲时钟信号变为高电平时，开始对相应写保护区段的能写保护的数据存储地址进行写操作。
3.根据权利要求1所述的存储器的软件写保护系统，其特征在于，
所述模式标志位为功能寄存器地址的末位。
4.根据权利要求1所述的存储器的软件写保护系统，其特征在于，
所述写保护区段地址的区段标志位为1，2或者3位。
5.根据权利要求4所述的存储器的软件写保护系统，其特征在于，
所述写保护区段地址的区段标志位为2位，
当所述区段标志位为00时，对全部能写保护的数据存储地址均不进行写保护；
当所述区段标志位为01时，对全部能写保护的数据存储地址的1/4进行写保护；
当所述区段标志位为10时，对全部能写保护的数据存储地址的1/2进行写保护；
当所述区段标志位为11时，对全部能写保护的数据存储地址进行写保护。
6.根据权利要求1所述的存储器的软件写保护系统，其特征在于，
所述存储器为非易失性存储器。
7.根据权利要求1所述的存储器的软件写保护系统，其特征在于，
所述能写保护的功能寄存器地址，用于寄存功能操作指令。
8.根据权利要求7所述的存储器的软件写保护系统，其特征在于，
所述功能操作指令，包括删除指令、剪切指令、替换指令中的至少一种。
CN201911362354.XA 2019-12-26 2019-12-26 存储器的软件写保护系统 Pending CN111143237A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911362354.XA CN111143237A (zh) 2019-12-26 2019-12-26 存储器的软件写保护系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911362354.XA CN111143237A (zh) 2019-12-26 2019-12-26 存储器的软件写保护系统

Publications (1)

Publication Number Publication Date
CN111143237A true CN111143237A (zh) 2020-05-12

Family

ID=70520169

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911362354.XA Pending CN111143237A (zh) 2019-12-26 2019-12-26 存储器的软件写保护系统

Country Status (1)

Country Link
CN (1) CN111143237A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100077138A1 (en) * 2006-11-02 2010-03-25 Fast Lta Ag Write Protection Method and Device for At Least One Random Access Memory Device
CN101826059A (zh) * 2010-02-01 2010-09-08 华为技术有限公司 中央处理器及存储器写保护方法
CN102207913A (zh) * 2011-06-09 2011-10-05 中兴通讯股份有限公司 嵌入式系统中写保护的控制方法和装置
CN104317743A (zh) * 2014-09-29 2015-01-28 上海华为技术有限公司 对spi flash的写保护方法和控制器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100077138A1 (en) * 2006-11-02 2010-03-25 Fast Lta Ag Write Protection Method and Device for At Least One Random Access Memory Device
CN101826059A (zh) * 2010-02-01 2010-09-08 华为技术有限公司 中央处理器及存储器写保护方法
CN102207913A (zh) * 2011-06-09 2011-10-05 中兴通讯股份有限公司 嵌入式系统中写保护的控制方法和装置
CN104317743A (zh) * 2014-09-29 2015-01-28 上海华为技术有限公司 对spi flash的写保护方法和控制器

Similar Documents

Publication Publication Date Title
US7330995B2 (en) Nonvolatile memory apparatus which prevents destruction of write data caused by power shutdown during a writing process
TWI381390B (zh) 快閃記憶體的損壞區塊辨識方法、儲存系統及其控制器
US9201785B2 (en) Data writing method, memory controller and memory storage apparatus
US20190188125A1 (en) Data Storage Device and Methods for Processing Data in the Data Storage Device
US8902671B2 (en) Memory storage device, memory controller thereof, and method for programming data thereof
JP2003076615A (ja) 不揮発性半導体記憶装置
TW201411343A (zh) 資料儲存裝置與快閃記憶體控制方法
TWI611410B (zh) 資料寫入方法、記憶體控制電路單元與記憶體儲存裝置
US9123443B2 (en) Memory device, memory management device, and memory management method
CN111061649B (zh) 一种存储器的存储空间自适应分配方法
CN107632943B (zh) 一种固态硬盘数据保护的方法及固态硬盘
TW201344699A (zh) 記憶體儲存裝置、及其記憶體控制器與電源控制方法
US20120166706A1 (en) Data management method, memory controller and embedded memory storage apparatus using the same
CN103984506A (zh) 闪存存储设备数据写的方法和系统
US11068201B2 (en) Flash memory controller, method for managing flash memory module and associated electronic device
US20130132640A1 (en) Data writing method, and memory controller and memory storage apparatus using the same
JP2007094921A (ja) メモリカードとその制御方法
US10809943B2 (en) Data processing method for improving utilization rate and program time after sudden power off event and associated data storage device
CN108932209B (zh) 存储器装置及其操作方法
CN112802534A (zh) 一种电子雷管芯片自动纠错数据存储方法
CN112181725A (zh) 一种嵌入式系统的片内外数据掉电防拔备份方法及系统
US8738847B2 (en) Data writing method, and memory controller and memory storage apparatus using the same
CN111143237A (zh) 存储器的软件写保护系统
US6556476B1 (en) Non-volatile memory data protection
CN109729730B (zh) 写入信息的方法和装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Room 504, 560 shengxia Road, Pudong New Area, Shanghai, 201210

Applicant after: Praran semiconductor (Shanghai) Co.,Ltd.

Address before: 201210, room 560, 503, midsummer Road, Shanghai, Pudong New Area

Applicant before: PUYA SEMICONDUCTOR (SHANGHAI) Co.,Ltd.

RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200512