JPH02301156A - 電子素子 - Google Patents

電子素子

Info

Publication number
JPH02301156A
JPH02301156A JP12201989A JP12201989A JPH02301156A JP H02301156 A JPH02301156 A JP H02301156A JP 12201989 A JP12201989 A JP 12201989A JP 12201989 A JP12201989 A JP 12201989A JP H02301156 A JPH02301156 A JP H02301156A
Authority
JP
Japan
Prior art keywords
exterior body
resin
plastic package
buffer film
leadframes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12201989A
Other languages
English (en)
Inventor
Keizo Yamamoto
恵造 山本
Takahiro Yamaguchi
貴弘 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP12201989A priority Critical patent/JPH02301156A/ja
Publication of JPH02301156A publication Critical patent/JPH02301156A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、LSI素子、抵抗ネットワー・り素子、圧電
共振素子、ホール素子等の封止電子素子に関する。
従迷m鳳功 この種の電子素子は、プリント配線板への実装時にかか
る高温、及び、環境評価試験でのヒートサイクル等の熱
衝撃に耐えるものが要求される。
第4図は、電子素子の一例としてホール素子21を示す
。図において、金属製のリードフレーム22゜23、2
4.25は樹脂製外装体26にインサートモールドきれ
ていて、該外装体26から外部に導出きれている。この
ホール素子21に熱!I撃が与えられると、リードフレ
ーム22.23.24.25の導出付根部分に樹脂クラ
ック27が発生することがある。この樹脂クラック27
の発生は、樹脂製外装体26の熱膨張係数が金属製リー
ドフレーム22.23.24.25の熱膨張係数よりも
大きいことに起因する。
従来、この樹脂クラック27を助士するために、以下に
記載する種々の方法が採用されてきた。
■外装体26をシリコーン変性によって海鳥構造にし、
低弾性率化を図り、熱ストレスを分散・吸収する方法。
■外装体26にシリカフィラー、ガラスフィラー等の無
機質成分を混入し、外装体26の熱膨張係数を小さくし
、リードフレームの熱膨張係数に近づけ、かつ、外装体
26自身の機械的強度をアップする方法。
■外装体26の樹脂厚を増し、機械的強度をアップする
方法。
■リードフレーム22.23.24.25の寸法を小型
化し、熱ストレスの絶対量を少なくする方法。
しかし、近年、電子素子に組み込まれる部品が増加する
に伴って、電子素子が大型化される傾向にある。特に、
集積密度の進展著しい超LSIの分野にあっては、大容
量化によるパッケージの大型化が著しい。この傾向に対
して、前記記載の種々の方法では樹脂クラックの防止に
限界があり、対応が難しくなっている。
そこで、本発明の課題は、電子素子の大型化に対応でき
るリードフレーム付根部分の樹脂製外装体のクラック防
止構造を提供することにある。
課題を解決するための 段 以上の課題を解決するために、本発明に係る電子素子は
、 緩衝膜が樹脂製外装体から外部に導出されているリード
フレームの付根部分に形成されていて、該緩衝膜を介し
て前記リードフレームの付根部分が前記樹脂製外装体に
保持されていること、を特徴とする。
1り 以上の構成において、リードフレームの付根部分が、緩
衝膜を介して、樹311製外装体に保持されていること
により、樹脂製外装体の熱膨張係数とリードフレームの
熱膨張係数とが異なるために生ずる熱ストレスが、緩衝
膜によって吸収・緩和され、直接に前記樹脂製外装体に
かからなくなる。
実施例 次に、本発明に係る電子素子の一実施例について添付図
面を参照して説明する。
第1図〜第3図は電子素子の一例としてのポール素子1
を示す。
金属製のリードフレーム2,3,4.5は、樹脂製外装
体7にインナートモールドきれている。
リードフレーム2,3,4.5の一方の端は樹脂製外装
体7から外部に導出され、その付根部分には、緩衝膜6
が形成されている。この緩衝膜6にはゴム、樹脂等が用
いられる。例えば、シリコーン樹脂、ポリエーテルエー
テルケトン樹脂(PEEK)等の高耐熱性を有し、かつ
、弾性に富んだエラストマー樹脂、あるいは、紫外線硬
化型樹脂等が用いられる。これらのゴム、樹脂はディッ
プ法、ロールコータ−法、ディスペンサー法、ポツティ
ング法等の種々の方法で、リードフレーム2,3゜4.
5の付根部分に一定幅で塗布され、緩衝膜6となる。緩
衝膜6の厚さは、電子素子の寸法により、必要最低限の
厚みとする。通常は、10〜100μm程度の厚みであ
る。
ホール素子チップ10はリードフレーム5のチップ積載
部58に載置され、金製のワイヤ11にて各リードフレ
ーム2,3,4.5と電気的に接続されている。リード
フレーム2,3,4.5はりん青銅等の素材からなり、
第1図に示す平面形状に形成されている。
チップ10の周囲は樹脂製外装体7にてモールドされて
いる(第3図参照)、樹脂製外装体7は、エホキシ樹脂
、フェノール樹脂、ポリフェニレンサルファイド樹Jf
!1(PPS) 、ポリイミド樹脂等からなる。樹脂製
外装体7はリードフレーム2,3゜4.5に塗布された
緩衝膜6の一部を残して、リードフレーム2,3,4.
5をインナートモールドしており、リードフレーム2,
3,4.5の付根部分が、緩衝膜6を介して樹脂製外装
体7に保持されている。この緩衝膜6によってリードフ
レーム2,3,4.5の導出付根部分の樹脂製外装体7
にクラックが発生することを防ぐ。
即ち、リードフレーム2,3,4.5の熱+1i張係数
(代表値)が約4 X 10−’/”Cに対して樹脂製
外装体7の熱膨張係数(代表値)が約3 X 10”/
℃であり、このリードフレー1.2,3,4.5と樹脂
製外装体7との熱膨張係数の違いのために生ずる熱スト
レスを、弾性に富んだ緩衝膜6が吸収・緩和して、樹脂
製外装体7にクラックが発生するのを防ぐのである。
なお、本発明に係る電子素子は、前記実施例に限定する
ものではなく、その要旨の範囲内で種々に変更すること
ができる。
電子素子は樹脂充填モールドタイプに限定されるもので
はなく、内部に中空構造を有するタイプであってもよい
発明の効果 以上の説明で明らかな様に、本発明によれば、リードフ
レームの付根部分が、緩衝膜を介して樹脂製外装体に保
持されていることにより、熱ストレスが、緩衝膜によっ
て吸収・緩和され、直接に前記樹脂製外装体にかからな
くなり、リードフレーム付根部分の樹脂クラックの発生
を防ぐ。その結果、樹脂クラックのない大型電子素子を
提供することができる。
また、樹脂製外装体に使用する樹脂材料の制約がなくな
り、かつ、低弾性化、低熱膨張係数化のための無機質成
分の混入等のコストアップの要因となる要素を排除でき
るのでコストダウンが図れる。
きらに、緩衝膜によってリードフレームと樹脂製外装体
との密着性が向上する。
【図面の簡単な説明】
第1図は本発明に係る電子素子の一例であるホール素子
を示す一部断面とした斜視図、第2図は第1図のx−x
 ’をカットした垂直断面図、第3図は第1図に示した
ホール素子のモールド後の外観を示す斜視図、第4図は
従来のホール素子の外観を示す斜視図である。 1・・・電子素子(ホール素子)、2,3,4.5・・
・リードフレーム、6・・・緩衝膜、7・・・樹脂製外
装体。

Claims (1)

    【特許請求の範囲】
  1. 1、リードフレームが樹脂製外装体によりインサートモ
    ールドされている電子素子において、緩衝膜が樹脂製外
    装体から外部に導出されているリードフレームの付根部
    分に形成されていて、該緩衝膜を介して前記リードフレ
    ームの付根部分が前記樹脂製外装体に保持されているこ
    と、を特徴とする電子素子。
JP12201989A 1989-05-15 1989-05-15 電子素子 Pending JPH02301156A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12201989A JPH02301156A (ja) 1989-05-15 1989-05-15 電子素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12201989A JPH02301156A (ja) 1989-05-15 1989-05-15 電子素子

Publications (1)

Publication Number Publication Date
JPH02301156A true JPH02301156A (ja) 1990-12-13

Family

ID=14825569

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12201989A Pending JPH02301156A (ja) 1989-05-15 1989-05-15 電子素子

Country Status (1)

Country Link
JP (1) JPH02301156A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007033411A (ja) * 2005-07-29 2007-02-08 Denso Corp センサ装置の製造方法及びセンサ装置
JP2012156450A (ja) * 2011-01-28 2012-08-16 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007033411A (ja) * 2005-07-29 2007-02-08 Denso Corp センサ装置の製造方法及びセンサ装置
JP2012156450A (ja) * 2011-01-28 2012-08-16 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US5177669A (en) Molded ring integrated circuit package
JP2725637B2 (ja) 電子回路装置およびその製造方法
KR101398404B1 (ko) 기계적으로 분리된 리드 부착물을 갖는 플라스틱오버몰딩된 패키지들
JPH04291948A (ja) 半導体装置及びその製造方法及び放熱フィン
CN105621343B (zh) 用于诸如mems压力传感器之类的对机械和热机械应力敏感的半导体器件的封装
WO1997031394A1 (en) Semiconductor device and method for manufacturing the same
US20090206467A1 (en) Integrated circuit package
JPH02301156A (ja) 電子素子
JP3916026B2 (ja) 半導体素子のパッケージおよびその製造方法
JP2539111B2 (ja) 耐湿性の改良された半導体装置およびその製造方法
JP4366700B2 (ja) 半導体素子のパッケージの製造方法
JP4359076B2 (ja) 樹脂製中空パッケージ及びそれを用いた半導体装置
JP3820674B2 (ja) 樹脂封止型電子装置及びその製造方法
JPH08159897A (ja) 半導体圧力センサー
JPH09199523A (ja) 樹脂封止型半導体装置
JP2660631B2 (ja) 樹脂封止型半導体装置
JPS56145920A (en) Epoxy resin composition
JPH07249714A (ja) 複合半導体装置
JPH01220465A (ja) 半導体装置
JPH07221225A (ja) 樹脂封止半導体装置
JP2710207B2 (ja) 半導体装置およびその製造方法
JPS59129222A (ja) エポキシ樹脂成形材料
JPH01205454A (ja) リードフレーム
JPS63107050A (ja) 樹脂封止型半導体装置
JPH0345538B2 (ja)