JPH02297021A - 物理量測定装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は検出対象である物理量を、その物理量に対応し
た時間に変換し、この変換された時間に基づいて上記物
理量を測定する物理量測定装置に関し、特に本装置はパ
ルスレーザ光の発光からその反射光を受光するまでの遅
延時間から、物標までの距離を測定する装置に用いて有
効なものである。

〔従来の技術〕

従来、例えば特開昭５９−２０３９７５号公報には、路
面とほぼ平行にビーム状光信号を送光し、その反射光信
号を受光するまでの伝播遅延時間から対象物体までの距
離を検出する車両用光レーダ装置において、上記のビー
ム状光信号の走光方向を路面に平行に回動させることに
より、最大検知距離を延長させ、またカーブ地点におけ
る先行車の見落としを防止させるようにした車両用光レ
−ダ装置が示されている。

上記車両用光レーダ装置の距離検出回路は、ビーム状光
信号の送信信号によってセットされ、かつ受信信号によ
ってリセットされるＲＳフリップフロップと、高周波パ
ルス列を出力する高周波発振器と、ＲＳフリップフロッ
プの出力と高周波発振器の出力とを入力とするＡＮＤゲ
ートと、このＡＮＤゲートを介して供給される高周波パ
ルス列のパルス数をカウントする高速カウンタとから構
成されている。そして、ＲＳフリップフロップの出力に
よって、ＡＮＤゲートが送信信号と受信信号との時間差
（伝播遅延時間）の期間だけ開かれて、高周波パルス列
が高速カウンタへ供給される。

これりより、高速カウンタからは上記時間差に対応する
計算値データ、すなわち距離データが出力される。

〔発明が解決しようとする課題〕

ここで上記従来例のように、ビーム状光信号の伝播遅延
時間から距離を演算する場合、伝播遅延時間をＴ、距離
をＬとすると、 Ｔ−２Ｌ／Ｃ（Ｃ：光速） という関係式が成り立つ。上式から距離りの１ｍ当たり
の伝播遅延時間Ｔは６．６７ｎｓとなり、検出距離に関
して１ｍの分解能を得ようとすると、上記高周波発振器
の発振周波数を１５０ＭＨｚにする必要がある。そして
、上記高速カウンタは、このような非常に高い周波数を
計測しなければならないため、高価なＥ　ＣＬ　（Ｅ耐
ｔｔｅｒ　Ｃｏｕ−ｐｌｅｄ　Ｌｏｇｉｃ）によるカウ
ンタ等を用いる必要がある。また、さらに検出距離の分
解能を向上させようとした場合、発振周波数をより高く
すれば良いわけであるが、発振周波数を無限に高くする
ことは不可能であり、おのずと検出距離の分解能も制限
されてしまう。

本発明は上記の点に鑑みてなされたもので、検出対象で
ある物理量をその物理量に対応した時間に変換し、この
変換された時間に基づいて物理量を測定する物理量測定
装置において、物理量に対応した時間を所定の倍率で拡
大し、この拡大された時間から物理量を演算することに
よって、任意の検出分解能を得ることが可能な物理量測
定装置を提供することを目的とする。

〔課題を解決するための手段〕

上記目的を達成するために、本発明の物理量測定装置は
、 検出対象である物理量をその物理量に対応した時間に変
換し、この時間中に第１のデジタル信号を出力する出力
手段、 前記出力手段が出力する第１のデジタル信号を受けて、
前記第１のデジタル信号が出力された時間を所定の倍率
で拡大して、この拡大された時間中に第２のデジタル信
号を出力する拡大手段、および 前記拡大手段によって前記第２のデジタル信号が出力さ
れた時間に基づいて、前記検出対象である物理量を演算
する演算手段から構成される。

〔作用〕 上記のように構成された物理量測定装置によれば、出力
手段によって物理量がその物理量に対応した時間に変換
され、この時間型に第１のデジタル信号が出力される。

拡大手段は、第１のデジタル信号が出力された時間を所
定の倍率で拡大して、この拡大した時間中に第２のデジ
タル信号を出力する。この第２のデジタル信号が出力さ
れた時間に基づいて物理量を演算することにより、物理
量を演算する際のデータとなる時間を実際の時間よりも
見かけ上長くすることができる。このように、第１のデ
ジタル信号が出力された時間を所定の倍率で拡大してい
るため、この拡大する倍率に応じて、検出分解能は任意
に設定することが可能となる。

〔実施例〕

以下、本発明の第１実施例を図面に基づいて説明する。

第１実施例では、パルスレーザ光を発光してからその反
射光を受光するまでの遅延時間に相当するパルス幅を持
ったパルス信号Ｔ　ｉ　ｈを作成する。

そして、コンデンサと抵抗とを用いた充放電回路におい
て、充電時の時定数と放電時の時定数とを変えることに
より、上記パルス信号Ｔ　ｉ　ｎのパルス幅を任意の倍
率（時定数の比）で拡大して、物理量として物標までの
距離を測定するものである。

第１実施例の構成を第１図に示す。第１図において、パ
ルス信号作成部ｌはパルスレーザ光を発光する発光部２
、パルスレーザ光の発光タイミングを検出する発光検出
部３、物標によって反射されたパルスレーザ光を受光し
て、受光タイミングを検出する受光検出部４、及びパル
スレーザ光の発光タイミングと受光タイミングとから、
パルスレーザ光の発光から受光までの遅延時間に相当す
るパルス幅を持ったパルス信号Ｔ　ｉ　ｎを出力する出
力部５から構成される。

発光部２では、Ｔ　ｒ　ｉ　ｇ信号がＨｉレベルとなっ
たときトランジスタがＯＮ状態となり、コンデンサに蓄
えられていた高電圧の電荷がレーザダイオード２ａに供
給されて、レーザダイオード２ａからレーザ光が発光さ
れる。

発光検出部３では、受光部３ａのホトダイオード３ａ＋
が、発光部２のレーザダイオード２ａから発光されたパ
ルスレーザ光を直接受光する。このパルスレーザ光の受
光によりホトダイオード３ａ、に生じた電圧は、増幅部
３ｂの演算増幅器３ｂ、によって増幅される。比較部３
ｃでは、演算増幅器３ｂ＋によって増幅された電圧と２
つの抵抗によって設定される基準電圧とが比較され、増
幅された電圧が基準電圧よりも大きくなると、コンパレ
ータ３ｃ、からＨｉレベルの信号が出力される。信号出
力部３ｄでは、コンパレータ３ｃ＋の出力信号がＨｉレ
ベルに立ち上がった時に単安定マルチバイブレータ３ｄ
＋がトリガされて、所定のパルス信号Ｔｔえが出力され
る。すなわち発光検出部３は、発光部２のレーザダイオ
ード２ａからパルスレーザ光が発光されたときに、パル
ス信号Ｔｔｘが出力されるように構成されている。この
ため、パルス信号Ｔｔｘはパルスレーザ光の発光タイミ
ングを示す信号となる。受光検出部４の構成及び作動は
、基本的に発光検出部３と同様であるため説明を省略す
るが、発光検出部３ではレーザダイオード２ａから発光
されたパルスレーザ光を直接受光してパルス信号Ｔｔｘ
を出力するのに対し、受光検出部４では物標によって反
射されたパルスレーザ光を受光してパルス信号ＴＲＸを
出力する点が異なる。

出力部５では、発光検出部３から出力されたパルス信号
Ｔｔｘと受光検出部４から出力されたパルス信号ＴＩＩ
ＸとがＯＲゲート６に入力される。このためＯＲゲート
６の出力から、パルス信号Ｔ　ＬＸとパルス信号ＴＲＸ
とが連続して出力されるようになる。このＯＲゲート６
の出力は、Ｄフリップフロップ７のクロックパルスとし
て用いられ、パルス信号Ｔｔｘが入力したときにＨｉレ
ベルとなり、パルス信号ＴＮＸが入力したときにＬｏレ
ベルとなるパルス信号Ｔ　ｉ　＊がＤフリップフロップ
７から出力される。ここで、パルス信号ＴｔＸ、ＴＲｘ
は、それぞれパルスレーザ光の発光タイミングと受光タ
イミングとを示す信号であるため、Ｄフリップフロップ
７から出力されるパルス信号Ｔ　ｉ　ｎは、パルスレー
ザ光の発光から受光までの遅延時間に相当するパルス幅
を持つことになる。　。

パルス信号作成部１によって作成されたパルス信号Ｔｉ
ｎのパルス幅は、パルス幅拡大回路９によって任意の倍
率で拡大される。このパルス幅拡大回路９は、コンデン
サの充電時の時定数と放電時の時定数とが異なるように
構成された充放電回路１０、放電が行われた後のコンデ
ンサの端子電圧（初期電圧）ＶＬを記憶する電圧記憶回
路１６、放電後のコンデンサの初期電圧Ｖ、を考慮して
放電時にコンデンサに印加されていた基準電圧Ｖ。

に相当する電圧を設定し、この電圧をコンデンサの充電
時に印加する電圧設定回路２２、及び放電時にコンデン
サに印加されていた基準電圧ｖ７と充電時のコンデンサ
の端子電圧とを比較する比較回路３１から構成される。

充放電回路１０は、Ｄフリップフロップ７からのパルス
信号Ｔ　ｉ　ｎを人力とするインバータ１１、インバー
タ１１の出力端子に接続された１にΩの抵抗値を有する
金属皮膜抵抗１２、アナログスインチ３０を介して電圧
設定回路２２に接続された７５にΩの抵抗値を有する金
属皮膜抵抗１４、及び抵抗１４を介して充電され、かつ
抵抗１２を介して放電するコンデンサ１３とから構成さ
れる。

なおコンデンサ１３は、リセット信号ＲＥＳＥＴによっ
てアナログスイッチ２９が導通されたときに、放電時の
端子電圧として基準電圧Ｖ、が供給される。電圧記憶回
路１６は、演算増幅器１７゜２１を有しており、アナロ
グスイッチ１８の導通のもと、演算増幅器１７はバッフ
ァ機能を果たし、抵抗１９（抵抗値１にΩ）を介してコ
ンデンサ１３の端子電圧をコンデンサ２０に付与してこ
れを充電する。また、演算増幅器２１はバ・ンファ機能
を果たすもので、コンデンサ２０の端子電圧を電圧設定
回路２２に出力する。電圧設定回路２２は、オフセット
電圧発生回路１５を備え、このオフセット電圧発生回路
１５はインバータ１１の入出力間の電位差■、。に相当
する電圧を発生する回路であり、本実施例においては０
，４Ｖの電圧を発生するように構成されている。ざらに
電圧設定回路２２は、演算増幅器２８と５つの抵抗２３
〜２７とを備え、公知の加減算回路を構゛成している。

この加減算回路は、放電後のコンデンサ１３の初期電圧
■、を考慮しつつ、放電時にコンデンサ１３に印加され
ていた基準電圧Ｖ。に相当する大きさの電圧を出力する
回路である。なお、この加減算回路を構成する５つの抵
抗２３〜２７の抵抗値は、全て１０にΩに設定されてい
る。この電圧設定回路２２から出力される電圧は、スイ
ッチ信号ＳＷによってアナログスイッチ３０が導通され
たときに抵抗１４を介してコンデンサ１３に印加され、
コンデンサ１３を充電する。

比較回路３１は演算増幅器３２を有し、この演算増幅器
３２の非反転入力端子には電圧■、が印加され、反転入
力端子にはコンデンサ１３の端子電圧が印加されている
。演算増幅器３２の出力端子は、ＡＮＤゲート３３の一
方の入力端子に接続されており、ＡＮＤゲート３３の他
方の入力端子にはスイッチ信号ＳＷが入力される。この
演算増幅器３２の出力とスイッチ信号ＳＷとがともにＨ
ｉレベルとなったとき、ＡＮＤゲート３３から拡大され
たパルス幅を持ったパルス信号Ｔ　ｏ　ｕ　ｔが出力さ
れる。なお、３５は基準電圧Ｖ、を出力する電源回路で
あり、本実施例においては、基準電圧■。

とじて５■を出力するように構成されている。また、３
４は入出力レベルの整合をとるバッファ機能を有する変
換回路である。

距離計測部３６は、ＡＮＤゲート３７を有し、このＡＮ
Ｄゲート３７はパルス幅拡大回路９から出力されたパル
ス信号Ｔ。Ｕ、を一方の入力とし、８ＭＨｚのクロック
信号を他方の入力としている。

従って、パルス信号Ｔ　ｏ　ｕ　＆のパルス幅に応じた
個数のクロック信号がＡＮＤゲート３７から出力される
。このＡＮＤゲート３７の出力はカウンタ３８に与えら
れ、カウンタ３８は与えられたクロック信号の個数を計
数する。また、カウンタ３８はリセット信号ＲＥＳＥＴ
によってリセットされ、初期状態にもどる。カウンタ３
８によって計数されたクロック信号の個数は、ラッチ信
号ＬＡＴＣＨが与えられたときにラッチ３９に記憶され
、このラッチ３９に記憶された値が距離計測部３６の出
力となる。

パルス幅拡大回路９および距離計測部３６に与えられる
スイッチ信号ＳＷやリセット信号ＲＥＳＥＴ等の制御信
号は、第２図に示す制御信号発生回路によって作成され
る。第２図において、制御信号発生回路は、カウンタ４
０を有し、このカウンタ４０はクロック端子に１６ＭＨ
ｚのクロック信号が入力されるとともに、１５ビツトの
出力端子Ｑ１％Ｑ１４を備えている。そして、このカウ
ンタ４０の出力端子哨からは８ＭＨｚの周波数を持った
パルス信号が出力されるとともに、上位１０ビツトの出
力端子Ｑ、〜Ｑ　＋　ａは、ＥＰＲＯＭ５０のアドレス
端子Ａ０〜Ａｇｏに接続されている。そして、ＥＰＲＯ
Ｍ５０はカウンタ４０の出力によってアドレスが指定さ
れて、その指定されたアドレスに記憶されているデータ
を５ビツトの出力端子Ｑ０〜Ｑ、から出力する。ここで
、第３図に示すような制御信号がＥＰＲＯＭ５０のそれ
ぞれの出力端子Ｑ０〜Ｑ４から出力されるように、予め
所定のアドレスに各制御信号を出力するためのデータが
格納されている。ＥＰＲＯＭ５０の５ビツトの出力端子
Ｑ０〜Ｑ４は、ラッチ６０の入力端子り、〜Ｄ４に接続
され、さらにラッチ６０のクロック端子には、カウンタ
４０の出力端子Ｑ４から出力されるＩＭＨｚの周波数を
持ったパルス信号が入力されている。ここで、ＥＰＲＯ
Ｍ５０が、カウンタ４０によって指定されたアドレスに
記憶されているデータを出力するとき、カウンタ４０の
カウントが継続しているため、ＥＰＲＯＭ５０から出力
されるデータは不安定となる。ラッチ６０は、上記のよ
うなことを防止し、カウンタ４０の出力が完全に切り替
わったときにＥＰＲＯＭ５０から出力されるデータを記
憶し、安定したデータを出力するためのものである。そ
して、このラッチ６００５つの出力端子Ｑ０〜Ｑ４から
、ラッチ信号ＬＡＴＣＨ，リセット信号ＲＥＳＥＴ、ス
イッチ信号ＳＷ、サンプルホールド信号ＳＨ，ｌ−リガ
信号Ｔ　ｒ　ｉ　ｓがそれぞれ出力され、これらの制御
信号は１ｋＨｚの周期で、制御信号発生回路から繰り返
し出力される。

上記のように構成された本実施例の作用を、第１図の回
路図および第３図のタイミングチャートを用いて説明す
る。

第１図および第３図において、制御信号発生回路から出
力されたリセット信号ＲＥＳＥＴのＨｉレベルに応答し
て、アナログスイッチ２９が導通ずることにより、コン
デンサ１３の端子電圧■。

は基準電圧■８になる。そして、リセット信号ＲＥＳＥ
ＴがＬｏレベルになると同時に出力されるトリガ信号Ｔ
□、のＨｉレベルに応答して、パルス信号作成部１の発
光部２は、パルスレーザ光を発光する。このパルスレー
ザ光の発光タイミングが発光検出部３によって検出され
るとともに、パルスレーザ光の反射光の受光タイミング
が受光検出部４によって検出される。この発光タイミン
グと受光タイミングとから、パルスレーザ光の発光から
受光までの遅延時間に相当するパルス幅ΔＴｌｌを持つ
パルス信号Ｔ　＝　Ｒが、出力部５から出力される。こ
のパルス信号Ｔ　ｉ　ｎがＨｔレベルになると、インバ
ータ１１の出力はＬｏレベルとなり、コンデンサ１３は
抵抗１２、インバータ１１を介して放電する。この放電
により、コンデンサ１３の端子電圧■。は基準電圧■、
からパルス信号Ｔｉｒｉのパルス幅ΔＴ１１に応じた初
期電圧ＶＬとなる。ここで、コンデンサ１３の放電が行
われた後の初期電圧■、は以下の式で表わされる。

ただし、Ｒａｔ：抵抗１２の抵抗値、ｃｌｌ：コンデン
サ１３の容量値 しかし、実際にはインバータ１１を介して放電させるた
め、インバータ１１における降下電圧（インバータ１１
の入出方間電位差）■工。を考慮すると、コンデンサ１
３の放電時の端子電圧Ｖ。

は基準電圧Ｖ、−降下電圧Ｖ　ｉ　ｏであるため、（１
）式は（２）式のようになる。

そして、トリガ信号Ｔ　ｒ　ｉ　ｇがＬＯレベルになる
と同時に、出力されるサンプルホールド信号ＳＨのＨｉ
レベルに応答してアナログスイッチ１８が導通されると
、コンデンサ１３の初期電圧Ｖ、は電圧記憶回路１６の
コンデンサ２０に記憶される。

電圧設定回路２２は公知の加減算回路であり、コンデン
サ２０に記憶された初期電圧ｖＬと基準電圧Ｖ、とを加
算するとともに、上記加算電圧（ＶＬ＋Ｖ、）からイン
バータ１１における降下電圧ｖ１゜を減算したものをコ
ンデンサ１３の充電電圧ＶＨ（ＶＷ＝ＶＬ＋Ｖ、Ｖｉ、
）（！：して出力し、放電時と同じ電圧を印加してコン
デンサ１３を充電する。

電圧設定回路２２から出力される充電電圧■８は、サン
プルホールド信号ＳＨがＬＯレベルになると同時に発生
するスイッチ信号ＳＷによってアナログスイッチ３０が
導通されるため、抵抗１４を介して初期電圧■、を持つ
コンデンサ１３に付与され、コンデンサ１３は充電電圧
■８で充電される。この充電時のコンデンサ１３の端子
電圧ＶＣ″；！（３）＊Ｏ＊　’ｌ　Ｋ　ｆｔ　６・　
　　　　−ふ■。＝＝ｖＬ＋　（ｖ、−ｖ、ｏ）　　・
（１−ｅ　Ｆｂ′４）・・・・・・・・・（３） ＲＩ４：抵抗１４の抵抗値 電圧比較回路３１は、コンデンサ１３の端子電圧■、と
基準電圧■、を常時比較するとともに、スイッチ信号Ｓ
ＷがＨｉレベルになったときから端子電圧ｖｅと基準電
圧■、とが実質的に同じ大きさになるときまでＨｉレベ
ルとなるパルス信号Ｔ。ｕＬを出力する。

このように、コンデンサ１３の充放電時の端子電圧■、
を等しく（基準電圧■、−降下電圧Ｖ、０）したうえで
、同じ電圧を充放電するときに要する時間がそれぞれの
パルス信号Ｔ　ｉｌｌ　＋　’ｒｏｕｔのパルス幅で表
わされている。このため、パルス信号Ｔ３，１のパルス
幅ΔＴ１１とパルス信号Ｔ　ｏ　ｕ　ｔのパルス幅ΔＴ
１□との関係は、（４）式のようになる。

ΔＴＩｚ／ΔＴ　１ｔ　＝　Ｒ＋　ａ　／　Ｒ＋　ｚ　
＝　Ｋ　　＝　・・・・・・（４）（Ｋ：定数） 距離計測部１３では、パルス信号Ｔ、□のパルス幅ΔＴ
、ｚで規定される時間中に、カウンタ３８で計測される
クロックパルスの個数に基づいて物標までの距離りを演
算計測する。このカウンタ３８からの出力は、ラッチ信
号ＬＡＴＣＨによりラッチ３９に記憶されるとともに、
このラッチ信号ＬＡＴＣＨにより出力部５のＤフリップ
フロップ７がクリアされる。ここで、距離りとパルス幅
ΔＴ１１の関係は以下のようになる。

ΔＴ＋＋＝２Ｌ／Ｃ・・・・・・・・・（５）Ｃ＝３Ｘ
１０”　ｍ：光速 （５）式より距離Ｌ＝１ｍ当りのパルス幅はΔＴｌ１＝
６．６７ｎｓとなり、従来のように発光から受光までの
遅延時間を直接計測する場合にＩｒｎの分解能を得よう
とすると、クロックパルスの周波数ｆ。

とじて１５０ＭＨｚが必要となる。しかし、本実施例に
おいては抵抗１２を１にΩ、抵抗１４を７５にΩとして
、（４）式で示される倍率Ｋを７５としているため、ク
ロックパルスの周波数ｆ０を８ＭＨｚとしているのにも
かかわらず、０．２５　ｍの分解能が得られる。

なお、本発明では（２）式、（３）式に示したように、
コンデンサ１３の初期電圧ｖＬを考慮して充放電時にコ
ンデンサ１３に印加電圧を等しくしているため、コンデ
ンサ１３の充放電時間比が（４）式のように抵抗１２．
１４の抵抗値の比のみで定まる。

このため、抵抗１２．１４に温度係数が等しい同種類の
ものを用いれば、充放電時間比は温度による影響を受け
ないという特徴を持つ。

また、本実施例ではパルス信号Ｔム７のパルス幅ΔＴｌ
＋に応じてコンデンサ１３を放電させ、コンデンサ１３
の充電時に拡大されたパルス幅ΔＴＩ２をもったパルス
信号Ｔ　ｏ　ｕ　＆を作成していたが、パルス信号Ｔ、
、、によってコンデンサ１３を充電し、コンデンサ１３
の放電時にパルス信号Ｔ。ｕｔを作成しても良い。

次に、本発明の第２実施例について、第４図および第５
図に基づいて説明する。

第２実施例においては、２つの異なる容量のコンデンサ
を同様の定電流で充電したときに、２つのコンデンサの
端子電圧が所定の電圧に達するまでの充電時間の差異に
基づいて、パルス信号のパルス幅を任意の倍率で拡大す
るものである。

第２実施例においては、パルス幅拡大回路を除く他の構
成が、第１実施例と同様であるため、第２実施例のパル
ス幅拡大回路についてのみ説明する。

第４図は、第２実施例のパルス幅拡大回路の構成を示し
た回路図である。第４図において、定電流発生部１０１
は、２つの電界効果トランジスタ（ＦＥＴ）Ｑ＋　、Ｑ
！と抵抗Ｒとによって公知のカレントミラー回路を構成
している。なお、２つのＦＥＴＱ、、Ｑ、のソースは、
図示しない電源に接続されている。この定電流発生部１
０１によって発生された定電流は、充電スイッチング部
１０４の２つのＦ　Ｅ　Ｔ　Ｑ３　、　Ｑａのドレイン
に与えられる。なお、この２つのＦ　Ｅ　Ｔ　Ｑｚ　、
　Ｑａは、同一の電流容量を備えるように構成されてい
る。

ＦＥＴＱ３のゲートは入力端子Ａに接続されており、パ
ルス信号作成回路から出力されるパルス信号Ｔｉはこの
入力端子Ａに与えられる。そして、Ｆ　Ｅ　Ｔ　Ｑ　ｓ
　ハパルス信号Ｔｈ−がＨｉレベルとなったときにオン
状態となり、定電流発生部１０１が発生した定電流によ
り基準コンデンサＣ８を充電する。一方ＦＥＴＱ、のゲ
ートは、ＡＮＤゲートＡ、の出力端子に接続されている
。このＡＮＤゲートＡ、の一方の入力端子は、インバー
タＸ１を介して入力端子Ａに接続されており、他方の入
力端子は出力端子Ｂに接続されている。そして、ＡＮＤ
ゲー１−Ａｔの２つの入力信号がともにＨｉレベルにな
ったときＦＥＴＱ、がオン状態となり、比較コンデンサ
Ｃ！を定電流発生部１０１が発生する定電流により充電
する。コンパレータ１０３は、基準コンデンサＣ＋の端
子電圧と比較コンデンサＣ２の端子電圧とを比較するも
ので、基準コンデンサＣ１の端子電圧が大きいときには
Ｈｉレベルの信号を出力し、比較コンデンサＣ８の端・
予電圧が大きいときにはＬｏレベルの信号を出力する。

放電スイッチング部１０２は、３つのＦ　Ｅ　Ｔ　Ｑｓ
　、　Ｑａ　。

Ｑ、から構成されており、これらのＦ　Ｅ　Ｔ　Ｑｓ　
。

Ｑ、、Ｑ、は、基準コンデンサＣ３および比較コンデン
サＣ２に充電された電圧を放電させるためのものである
。エツジ検出部１０５は、ＮＯＲゲー）　Ｎ　ｒを備え
、このＮＯＲゲートＮ１の一方の入力端子にはコンパレ
ータ１０３の出力端子が直接接続され、他方の入力端子
にはインバータＸ２およびＣＲ回路Ｃ３，Ｒ１を介して
コンパレータ１０３の出力端子が接続されている。この
エツジ検出部１０５は、コンパレータ１０３から出力さ
れるパルス幅の拡大されたパルス信号Ｔ。□がり。

レベルとなったことを検出するとともに、検出した時点
からＣＲ回路Ｃ，、Ｒ，の時定数によって定まるパルス
幅を持ったパルス信号を放電スイッチング部１０６の各
Ｆ　Ｅ　Ｔ　Ｑｓ　、　Ｑ＝　、　Ｑ？のゲートに与え
るものである。

上記のように構成されたパルス幅拡大回路の作用を、第
４図の回路図および第５図のタイミングチャートを用い
て説明する。

第４図および第５図において、パルス信号Ｔ　ｉ　ｎが
Ｌｏレベルであるとき、充電スイッチング部１０４の２
つのＦ　Ｅ　Ｔ　Ｑ３　、　　Ｑａはともにオフ状態に
あるため、基準コンデンサＣ１および比較コンデンサＣ
ｔの端子電圧”ＣＩ＋　　ＶＣ２はほぼ零となっている
。

この状態で第５図に示すパルス信号Ｔ　ｉ　ｎが入力端
子Ａに入力されると、ＦＥＴＱ３がオン状態となり、定
電流発生部１０１の定電流により基準コンデンサＣＩが
充電される。この充電によって、基準コンデンサＣ２の
端子電圧Ｖｃｌが高くなり、コンパレータ１０３はＨｉ
レベルの信号を出力する。基準コンデンサＣ，は、パル
ス信号Ｔ１がＨｉレベルである間は充電が継続され、パ
ルス信号Ｔ　ｉ　ｎがＬｏレベルとなった時点で充電が
終了される。

すなわち、基準コンデンサＣ３の端子電圧ＶＣＩはパル
ス信号Ｔｉｎのパルス幅ΔＴｏに比例した値になる。

そして、パルス信号Ｔｉ１ｌがＬｏレベルになると、Ｆ
ＥＴＱ、がオフ状態になるとともに、ＡＮＤゲートＡ　
＋からＨｉレベルの信号が出力されて、ＦＥＴＱ、がオ
ン状態となる。すると、基準コンデンサの端子電圧ＶＣ
Ｉは充電された電位に保たれたまま、比較コンデンサＣ
ｔが基準コンデンサＣＩが充電された電流と同じ電流で
充電されはじめる。

この比較コンデンサＣ２の充電は比較コンデンサＣ！の
端子電圧ｖｅｘが基準コンデシサＣ１の端子電圧ＶＣＩ
よりも太き（なり、コンパレータ１０３がらＬｏレベル
の信号が出力されるまで継続される。

ここで、本実施例においては、基準コンデンサＣの容量
ＣＩ＋に対して比較コンデンサＣｔの容量Ｃ２□がＣ＋
＋：　Ｃｚｚ＝１　：　ｎとなるよう構成している。

このため、両コンデンサＣ，，Ｃ，を同じ定電流によっ
て充電すると、両コンデンサＣ，，Ｃ，の端子電圧■Ｃ
１＋　　”Ｃ！が同じ電圧となるまでには、比較コンデ
ンサＣ２は基準コンデンサＣ１のｎ倍の時間を要する。

本実施例においては、基準コンデンサＣ１が充電され始
めた時点でコンパレータ１０３よりパルス信号Ｔ　ｏ　
ｕ　Ｌを出力し、かつ基準コンデンサＣ１の充電が終了
した時点で比較コンデンサＣ８の充電を開始するように
構成している。

さらに、比較コンデンサＣ２の端子電圧ＶＣ２が基準コ
ンデンサＣＩの端子電圧■。、に実質的に等しくなった
時点で、パルス信号Ｔ。。、の出力を終了するように構
成している。このため、入力端子Ａから入力されたパル
ス信号Ｔ、。のパルス幅ΔＴ２□に対して、出力端子Ｂ
から出力されるパルス信号Ｔ　ｏ　ｕ　ｔのパルス幅Δ
Ｔ２１は、以下の式で表わされる関係となる。

ΔＴｚＩ　　　ｎ＋１ ＝ｎ＋　１　　・・・・・・・・・（６）ΔＴ２□　　
　　　　１ コンパレータ１０３から出力されるパルス信号Ｔ　ｏ　
ｕ　ｔがＬｏレベルとなると、エツジ検出部１０５から
コンデンサＣ３と抵抗Ｒ７との時定数に応じたパルス幅
を持ったパルス信号Ｖ　ｒａｓが出力される。このパル
ス信号Ｖ、。１は放電スイッチング部１０６の各ＦＥＴ
Ｑ＆　、Ｑｔ　、Ｑ！＋のゲートに与えられて、各ＦＥ
ＴＱ＆　、Ｑｖ　、Ｑ＠はそれぞれオン状態となる。こ
れにより、両コンデンサＣＩＴＣ２がＦＥＴＱ＝　、Ｑ
４　、Ｑｓを介して放電され、両コンデンサＣ，，Ｃ，
の端子電圧ＶＣＬ＋　　”Ｃ□はほぼ零となる。ここで
、本実施例ではＦＥＴＱＩを設けているために、基準コ
ンデンサＣ８および比較コンデンサＣ２の放電後の端子
電圧■。Ｉ＋ＶＣ□をほぼ等しくすることができ、この
放電後の電圧の違いによる誤差を低減することができる
。

なお、本実施例においては、２゛つのコンデンサを所定
の電圧まで充電するときの充電時間の相違からパルス幅
を拡大していたが、同じ電圧を放電するように構成して
、その放電時間の相違からパルス幅を拡大するようにし
ても良い。

次に、本発明の第３実施例について第６図および第７図
を用いて説明する。

第３実施例では、コンデンサを充電する電流値と放電す
る電流値とを変えることにより、所定の電圧を充電ある
いは放電させる時間を異ならせ、この充放電時の時間の
相違に基づいてパルス信号のパルス幅を任意の倍率で拡
大するものである。

第３実施例においても、第２実施例と同様にパルス幅拡
大回路を除いて第１実施例と同様に構成されるため、こ
こでは第３実施例のパルス幅拡大回路についてのみ説明
する。

第６図は、第３実施例のパルス幅拡大回路の構成を示す
回路図である。第６図において、定電流発生部２０１は
、２つの電界効果トランジスタ（ＦＥＴ）Ｑｚ、ＱＣｓ
と抵抗ＲＩＩとによって公知のカレントミラー回路を構
成している。さらに、定電流発生部２０１にはＦＥＴＱ
Ｉ２が設けられ、このＦＥＴＱＩ３のドレインおよびゲ
ートは、ＦＥＴＱｌ□のソースに接続されている。なお
、２つのＦＥＴＱｚ、ＱＣｓのソースは、図示しない電
源に接続されている。また、充放電部２０３のＦＥＴＱ
　＋　ｓのソースもＦ　Ｅ　Ｔ　Ｑ＋＋、ＱＣｓと同様
の電源に接続され、かつゲートが抵抗Ｒ１１に接続され
ている。これらのＦＥＴＱ、、、Ｑ、□＋Ｑ＋ｓは、同
一のトランジスタサイズ（チャネル幅Ｗ／チャネル長し
）を有するＰチャネルＦＥＴである。このように、各Ｆ
　Ｅ　Ｔ　Ｑｌｒ、Ｑｔ２．ＱＩＳに関してトランジス
タサイズおよびゲートのバイアス電圧が等しいために、
各Ｆ　ＥＴＱＩＩ、Ｑｔ２．Ｑｔ５には同じ値の電流が
流れる。また、充放電部２０３のＦＥＴＱｌｋのドレイ
ンはＦＥＴＱｚｓのドレインに接続され、かつゲートが
ＦＥＴＱＩ３のゲートに接続されている。そして、充放
電部２０３のＦ　Ｅ　Ｔ　Ｑ　＋ｓのドレインとＦＥＴ
Ｑｌｋのドレインとを接続する接続線に、コンパレータ
２０５の反転端子とコンデンサ２０４の一端が接続され
ている。゛コンパレータ２０５の非反転端子には、図示
しない電源電圧よりも僅かに小さく設定された基準電圧
Ｖ　ｒａｔが印加されている。すなわち、コンパレータ
２０５はコンデンサ２０４の端子電圧と基準電圧Ｖ　ｒ
ａｆとを比較して、コンデンサ２０４の端子電圧が基準
電圧Ｖ　ｒａｆよりも大きくなるまで、Ｈｉレベルの信
号を出力端子Ｅから出力する。なおコンデンサ２０４の
他端は接地されている。ＦＥＴＱＩ３とＦＥＴ　Ｑ　ｌ
　＆のゲートは、ともに放電スイッチング部２０２のＦ
ＥＴＱＩ４のドレインに接続され、このＦＥＴＱ、、の
ゲートはインバータＸ３を介して入力端子Ｃに接続され
、さらにＦＥＴＱ、、のソースは接地されている。ここ
で、ＦＥＴＱＩ３．ＱＩａ、Ｑｔ６はそれぞれＮチャネ
ルＦＥＴであり、特にＦＥＴＱ　Ｉ　３は、Ｐチャネル
ＦＥＴＱｚ、Ｑ＋’ｚ、ＱＣｓと同じ値の電流が流れる
ように、またＦＥＴＱ、、はＦＥＴＱ、、の０倍の電流
が流れるように、それぞれトランジスタサイズが設定さ
れている。

以上のように構成されたパルス幅拡大回路の作用を、第
６図の回路図および第７図のタイミングチャートに基づ
いて説明する。

パルス信号作成部によってパルス信号Ｔ　ｉ　ｎが作成
される以前には、入力端子ＣにＬＯレベルの信号が入力
されるので、インバータＸ３によってＦＥ　Ｔ　Ｑ　＋
　ａはオン状態となる。このため、定電流発生部２０１
によって発生された定電流はＦＥＴＱＩ４を介して流゛
れ、Ｆ　Ｅ　Ｔ　Ｑ１３．　　Ｑ＋ｂはオフ状態を維持
する。このとき、コンデンサ２０４はＦＥＴＱ６．によ
って充電され、コンデンサ２０４の端子電圧は、第７図
に示すように、図示しない電源電圧によって初期電圧■
ｏまで上昇する。このような状態でパルス信号Ｔｉｎが
入力されると、Ｆ　Ｅ　Ｔ　Ｑ　ｒ　ａがオフ状態とな
るためＦ　Ｅ　Ｔ　ＱＣｓ、　ＱＩ＆がオン状態となり
、コンデンサ２０４はＦ　Ｅ　Ｔ　Ｑ１３．　Ｑ＋。

を介して放電される。このコンデンサ２０４の放電時に
も、ＦＥＴＱ、□およびＦＥＴＱ、、を電流が流れるた
め、Ｆ　ＥＴＱ１３．ＱＩ＆にはＦＥＴＱ、ｚ。

Ｑ　＋　ｓからの電流とコンデンサ２０４からの電流が
流れることになる。このときＦＥＴＱ、３にはＦＥＴ　
ＱＣｓ　、　ＱＣｓと同じ値の電流が流れ、ＦＥＴＱＩ
６にはＦ　ＥＴＱ＋ｚ　、　ＱＣｓのｎ倍の値の電流が
流れる。

このため、放電時にコンデンサ２０４から流れる電流は
ＦＥＴＱ＋ｚ　、Ｑｌｓのｎ−１倍となる。この放電に
よって、コンデンサ２０４の端子電圧が基準電圧Ｖ　ｒ
＠ｆよりも低くなると、第７図に示すように、出力端子
Ｅからパルス信号Ｔ　ｏ　ｕ　Ｌが出力される。

そして、パルス信号Ｔ　ｉ　ｎが再びＬＯレベルになる
と、ＦＥＴＱ、、がオン状態となるため、ＦＥＴＱ＋ｆ
ｆ、ＱＣｓはオフ状態となる。このため、コンデンサ２
０４はＦＥＴＱ、、を流れる電流によって充電され始め
る。このときにＦＥＴＱ＋ｓを介してコンデンサ２０４
に与えられる電流は、放電時の電流の１／（ｎ−１）で
あるため、コンデンサ２０４の端子電圧が基準電圧ｖｒ
、ｆよりも大きくなるには、放電にかかった時間のｎ−
１倍の時間を要する。そして、コンデンサ２０４の端子
電圧が基準電圧Ｖ　ｒ＊ｆよりも大きくなった時点でコ
ンパレータ２０５の出力信号は、ＬＯレベルとなる。す
なわち、コンパレータ２０５からＨｉレベルの信号が出
力されている時間は、第７図に示すようにパルス信号Ｔ
ｉｎのパルス幅のｎ倍となる。

なお、本実施例においては、パルス信号Ｔ　ｉ　ｎが入
力されていないときにコンデンサ２０４を充電し、パル
ス信号Ｔ　ｉ　ｎの入力時にコンデンサ２０４を放電す
る。このコンデンサ２０４の放電時に、ＮチャネルＦ　
Ｅ　Ｔ　Ｑ１３．Ｑ１０をを介して放電を行っているた
め、本実施例のパルス幅拡大回路をＩＣ化した場合、充
放電部２０３の総面積を小さくすることができる。これ
は、同じトランジスタサイズを有する場合、Ｐチャネル
ＦＥＴに比較してＮチャネルＦＥＴの方が、キャリアの
移動度が約２．５倍程大きいため、大きな電流を流すこ
とができるためである。また、本実施例においては定電
流発生部２０１にＦＥＴＱ１３を設けているため、放電
スイッチング部２０２のＦＥＴＱ１４のオン状態、オフ
状態にかかわらず、定電流発生部２０１から常に一定の
電流が発生される。また、第３実施例においては、パル
ス信号Ｔ　ｉ　ｎが入力されたときにコンデンサ２０４
を放電していたが、パルス信号Ｔ！、、が入力されたと
きにコンデンサ２０４を充電するようにしても良い。

〔発明の効果〕

以上説明したように本発明によれば、検出対象である物
理量をその物理量に対応した時間に変換し、この変換さ
れた時間を所定の倍率で拡大している。そして、この拡
大された時間から物理量を測定しているので、任意の検
出分解能を得ることができる。また、時間を拡大してい
るために、この時間の計測に高価なカウンタを用いる必
要がな（なり、コストを低減をすることもできる。

【図面の簡単な説明】

第１図は本発明の第１実施例の構成を示す回路ず、第２
図は第１図に示した回路の制御信号を作成する制御信号
作成回路の回路図、第３図は制御信号および第１図の回
路各部の動作波形を示したタイミングチャート、第４図
は本発明の第２実施例の構成を示す回路図、第５図は第
２実施例の動作を説明するタイミングチャート、第６図
は本発明の第３実施例の構成を示す回路図、第７図は第
３実施例の動作を説明するタイミングチャートである。 １・・・パルス信号作成部、２・・・発光部、３・・・
発光検出部、４・・・受光検出部、５・・・出力部、９
・・・パルス幅拡大回路、１０・・・充放電回路、１６
・・・電圧記憶回路、２２・・・電圧設定回路、３１・
・・比較回路。 ３６・・・距離計測部。 代理人弁理士　　岡　部　　　隆 （ほか１名）

Claims (4)

【特許請求の範囲】
1. （１）検出対象である物理量をその物理量に対応した時
   間に変換し、この時間中に第１のデジタル信号を出力す
   る出力手段、 前記出力手段が出力する第１のデジタル信号を受けて、
   前記第１のデジタル信号が出力された時間を所定の倍率
   で拡大して、この拡大された時間中に第２のデジタル信
   号を出力する拡大手段、および 前記拡大手段によって前記第２のデジタル信号が出力さ
   れた時間に基ずいて、前記検出対象である物理量を演算
   する演算手段を備える物理量測定装置。
2. （２）前記拡大手段は、 コンデンサと、 前記コンデンサの放電時に接続され、所定の抵抗値を有
   する第１の抵抗と、 前記コンデンサの充電時に接続され、前記第１の抵抗の
   抵抗値とは異なる抵抗値を有する第２の抵抗と、 前記コンデンサに対して充電か放電のどちらか一方を、
   所定の電圧を印加して、かつ前記第１のデジタル信号の
   出力された時間に応じて実行させる第１制御手段と、 前記第１制御手段によって充電か放電のどちらか一方が
   行われた後の前記コンデンサの初期電圧を考慮して、前
   記第１制御手段によって印加された所定の電圧と等しい
   電圧を印加し、前記コンデンサに対して充電か放電の残
   りの一方を実行させる第２制御手段と、 前記第１制御手段によって実行される充電か放電のどち
   らか一方の開始時の前記コンデンサの端子電圧を基準電
   圧として、この基準電圧と前記コンデンサの端子電圧と
   を比較する比較手段と、少なくとも前記第２制御手段に
   よって充電か放電の残りの一方が実行されたときに、前
   記比較手段によって前記コンデンサの端子電圧が前記基
   準電圧に実質的に等しくなったことが検出されるまで、
   前記第２のデジタル信号を出力する信号出力手段とを備
   え、 前記コンデンサと前記第１の抵抗とによる放電時の時定
   数と、前記コンデンサと前記第２の抵抗とによる充電時
   の時定数との相違に基づいて、前記第１のデジタル信号
   が出力された時間を所定の倍率で拡大し、この拡大され
   た時間中に前記第２のデジタル信号を出力することを特
   徴とする請求項１記載の物理量測定装置。
3. （３）前記拡大手段は、 第１のコンデンサと、 前記第１のコンデンサに対して所定の電流値で充電か放
   電のどちらか一方を、前記第１のデジタル信号の出力さ
   れた時間に応じて実行させる第１制御手段と、 第２のコンデンサと、 前記第２のコンデンサに対して所定の電流値で前記第１
   制御手段が実行する充電か放電のどちらか一方と同じ方
   を実行させる第２制御手段と、前記第１のコンデンサの
   端子電圧と前記第２のコンデンサの端子電圧とを比較す
   る比較手段と、前記第２制御手段によって充電か放電の
   どちらか一方が実行されたときに、前記比較手段によっ
   て前記第２のコンデンサの端子電圧が前記第１のコンデ
   ンサの端子電圧に実質的に等しくなったことが検出され
   るまで、前記第２のデジタル信号を出力する信号出力手
   段とを備え、 充電あるいは放電時に前記第１及び第２のコンデンサが
   実質的に同じ端子電圧に達するまでに要する時間が、前
   記第１のコンデンサに比較して前記第２のコンデンサの
   方が長くなるように、前記第１制御手段による所定の電
   流値と前記第１のコンデンサの容量との組合せと前記第
   ２制御手段による所定の電流値と前記第２のコンデンサ
   の容量との組合せとが設定された請求項１記載の物理量
   測定装置。
4. （４）前記拡大手段は、 コンデンサと、 前記第１のデジタル信号が出力された時間に応じて、前
   記コンデンサに対して所定の電流値で充電か放電のどち
   らか一方を実行させる第１制御手段と、 前記第１制御手段によって充電か放電のどちらか一方が
   行われた後に、前記第１制御手段による所定の電流値よ
   りも小さな電流値で前記コンデンサに対して充電か放電
   の残りの一方を実行させる第２制御手段と、 前記第１制御手段によって実行される充電か放電のどち
   らか一方の開始後の前記コンデンサの端子電圧を基準電
   圧として、この基準電圧と前記コンデンサの端子電圧と
   を比較する比較手段と、少なくとも前記第２制御手段に
   よって充電か放電の残りの一方が実行されたときに、前
   記コンデンサの端子電圧が前記比較手段によって前記基
   準電圧に実質的に等しくなったことが検出されるまで、
   前記第２のデジタル信号を出力する信号出力手段とを備
   える請求項１記載の物理量測定装置。