JPS632352B2

JPS632352B2 -

Info

Publication number: JPS632352B2
Application number: JP3811081A
Authority: JP
Inventors: Minoru Arai; Satoshi Sakai
Original assignee: Iwasaki Tsushinki KK
Current assignee: Iwasaki Tsushinki KK
Priority date: 1981-03-17
Filing date: 1981-03-17
Publication date: 1988-01-18
Also published as: JPS57153295A

Description

【発明の詳細な説明】本発明は、一定周期で繰返して発生する一対の
パルスの時間間隔又は一定周期で繰返して発生す
る単一パルスの時間幅を複数回の測定の平均で求
める平均時間間隔測定装置に関するものである。

従来、この種の測定は、第１図及び第２図に示
す方式によつて行われていた。即ち、第２図Ｂに
示す第１のパルス（スタートパルス）と第２図Ｃ
に示す第２のパルス（ストツプパルス）との時間
間隔T_Xを測定する場合には、まずパルス発生回
路１より、第２図Ｂ，Ｃに示す第１及び第２のパ
ルスを一定周期T_Aで繰返し発生させ、第１のパ
ルスをフリツプフロツプ２のセツト端子に供給
し、第２のパルスをフリツプフロツプ２のリセツ
ト端子に供給する。これにより、被測定時間間隔
T_Xの第１及び第２のパルスから成る時間間隔信
号が第２図Ｄに示す時間間隔パルス信号に変換さ
れる。フリツプフロツプ２のＱ出力端子から得ら
れるパルス信号がANDゲート３に供給されると、
これに応答してゲートが通過可能となり、クロツ
ク発振器４から周期T₀で発生している第２図Ａ
のクロツク信号がゲート３を通過する。一方、測
定回数Ｎを決定するために、フリツプフロツプ２
のＱ出力が分周器から成るゲート制御回路５によ
つて分周され、第２図Ｅに示す如くt₁で立上つて
t₇で立下る分周出力となる。ANDゲート３の出
力にはもう一つのANDゲート６が設けられ、こ
れが分周器から成るゲート制御回路５の出力で制
御されるので、ANDゲート６の出力にはt₁〜t₇期
間の中の第２図Ｄのパルス信号が発生している期
間に於いて第２図Ｆに示す如くクロツク信号が現
われる。ANDゲート６の出力にはカウンタ７が
結合されているので、カウンタ７はＮ回の測定即
ちT_A×Ｎ時間に於いて発生したクロツク信号を
計数する。今、このカウンタ７による総計数値を
N_Tとすれば、T_X＝N_T×T₀／Ｎで平均時間間隔
T_Xを求めることが出来る。

ところが、夫々の測定即ちt₁〜t₂、t₃〜t₄で示
すような各時間間隔に於いて±１クロツクの誤差
が生じ、t₁〜t₇期間でこの誤差が加算され、例え
ば10回測定すれば最大±10クロツクとなる。従つ
て測定回数を増やしても、測定精度を上げること
が出来ない。

そこで、この種の欠点を解決するために、本願
発明者は、特願昭54−106056号に関連して第３図
及び第４図に示す方式を開発した。この方式で
は、パルス発生回路１１から第４図Ａに示す第１
のパルス（スタートパルス）と第４図Ｂに示す第
２のパルス（ストツプパルス）とを時間間隔T_X
で発生させる。第１のパルス送出ライン１２は
RSフリツプフロツプ１４のセツト端子に結合さ
れ、第２のパルス送出ライン１３はフリツプフロ
ツプ１４のリセツト端子に結合されているので、
フリツプフロツプ１４のＱ出力端子には第４図Ｃ
に示すパルスが得られる。即ち第１及び第２のパ
ルスから成る時間間隔信号が単一の時間間隔パル
ス信号に変換される。フリツプフロツプ１４のＱ
出力が結合された分周器から成るゲート制御回路
１５は測定回数Ｎ即ち測定時間T_A×Ｎを決定す
るものであり、第４図Ｄに示す如く例えばt₁〜t₁₃
で示す時間幅の分周出力を発生する。

フリツプフロツプ１４のＱ出力は点線で囲んで
示す位相保持可能な積分型発振器１６にも結合さ
れているので、発振器１６は時間間隔信号即ち時
間間隔パルス信号に応答して動作する。この発振
器１６は、充放電制御回路による制御で三角波を
発生するためのコンデンサ１７を含み、このコン
デンサ１７に充電制御するための第１のスイツチ
回路１８を介して第１の定電流電源回路１９が結
合され、また放電を制御するための第２のスイツ
チ回路２０を介して第２の定電流電源回路２１が
接続されている。第１の定電流電源回路１９は正
の電源２２に接続され、矢印２３で示すコンデン
サ１７の充電方向2I_(A)の定電流を供給するように
形成されている。一方、負の電源２４に接続され
た第２の定電流電源回路２１は矢印２５で示すコ
ンデンサ１７の放電方向にI_(A)の定電流を流すよ
うに構成されている。従つて、第１のスイツチ回
路１８と第２のスイツチ回路２０との両方がオン
の期間には、2I−Ｉ＝I_(A)の電流でコンデンサ１
７が充電され、第１のスイツチ回路１８がオフで
第２のスイツチ回路２０のみがオンの時には電流
I_(A)でコンデンサ１７が放電される。第１のスイ
ツチ回路１８はNANDゲート２６の低レベル出
力に応答してオンになり、高レベル出力に応答し
てオフになるように形成され、また第２のスイツ
チ回路２０はフリツプフロツプ１４のＱ出力が高
レベルの時にオンになり、低レベルの時にオフに
なるように形成されている。

コンデンサ１７に結合されたシユミツトトリガ
回路２７は第４図Ｅに示すように第１の基準電圧
V₁即ち第１のトリガレベルと第２の基準電圧V₂
即ち第２のトリガレベルとを有してヒステリシス
動作するように構成され、例えばコンデンサ１７
の充電がt₁時点で開始されて、t₂時点で第１の基
準電圧V₁に達すると、出力が高レベルから低レ
ベルに反転し、しかる後コンデンサ１７が放電し
て例えばt₃時点で第２の基準電圧V₂になると出力
が低レベルから高レベルに反転するように構成さ
れている。

シユミツトトリガ回路２７の出力ライン２８
は、NANDゲート２６の一方の入力端子に結合
され、このNANDゲート２６の他方の入力端子
にはフリツプフロツプ１４のＱ出力が結合されて
いるので、両入力が高レベルの時にのみNAND
ゲート２６の出力は低レベルとなる。従つて、第
４図Ｃに示す高レベルの時間間隔パルス信号が発
生している期間t₁〜t₆等にシユミツトトリガ回路
２７の出力が高レベルになると、NANDゲート
２６の低レベル出力で第１のスイツチ回路１８が
オンになる。また第４図Ｃに示す高レベルの時間
間隔パルス信号が発生している期間には第２のス
イツチ回路２０がオンに保たれる。このため、第
１及び第２のスイツチ回路１８，２０がオンのt₁
〜t₂期間でコンデンサ１７が2I−Ｉ＝I_(A)で充電さ
れ、t₂時間でシユミツトトリガ回路２７の出力が
低レベルに転換すると、第１のスイツチ回路１８
がオフになり、第１のスイツチ回路２０を通して
−I_(A)の電流が流れてコンデンサ１７は放電する。
t₃時点になつてシユミツトトリガ回路２７の出力
が高レベルになると、第１のスイツチ回路１８が
再びオンになり、2I−Ｉ＝I_(A)の充電が開始する。
この結果、コンデンサ１７の出力端子間には第４
図Ｅに示す三角波発振出力が得られる。

ところで、t₆時点になつて、第４図Ｃに示すフ
リツプフロツプ１４の出力が低レベルに転換する
と、第１及び第２のスイツチ回路１８，２０が共
にオフになる。従つて、コンデンサ１７の電圧は
第４図Ｅに示す如くt₆時点から一定電圧値に保持
された状態となる。しかる後、t₇時点でフリツプ
フロツプ１４の出力が再び高レベルになると、第
１及び第２のスイツチ回路１８，２０がオンにな
り、コンデンサ１７の定電流充電が開始される。
この時、コンデンサ１７は保持時間前と同じ電流
値で充電（又は放電）されるので、保持時間前の
位相即ちt₆時点の三角波の位相に継続した状態で
発振を開始する。このため、t₄時点から位相保持
開始時点t₆までの時間T_H1と位相保持終了時点t₇
からt₈時間までの時時間T_H2との和（T_H1＋T_H2）
は、三角波発振の周期T_Hと等しくなる。これに
より、被測定時間間隔t₁〜t₆、t₇〜t₉、t₁₁〜t₁₂等
に於ける三角波発振パルス数を合計しても誤差が
加算されず、平均時間間隔を正確に求めることが
出来る。

第３図では平均時間間隔を容易に測定するため
に、ANDゲート２９の一方の入力端子に分周器
から成るゲート制御回路１５の出力が結合され、
その他方の入力端子にシユミツトトリガ回路２７
の出力ライン２８が結合され、ANDゲート２９
の出力端子はカウンタ３０の入力に結合されてい
る。従つて、第４図Ｄに示すt₁〜t₁₃期間の高レベ
ル信号でANDゲート２９が導通している状態に
於いて、シユミツトトリガ回路２７から発生する
三角波に対応した第４図Ｆの矩形波パルスが
ANDゲート２９を通過してカウンタ３０に入力
し、カウンタ３０によつて第４図Ｆのt₁〜t₁₃期間
のパルス数が計数される。分周器から成るゲート
制御回路１５の出力端子に結合されている制御回
路としての単安定マルチバイブレータ３１は、分
周器から成るゲート制御回路１５の最初の高レベ
ル出力が終了するt₁₃時点に同期してトリガされ、
所定時間だけ制御パルスを発生し、これに制御さ
れて、カウンタ３０の最終計数値が演算回路３２
に送られ、演算回路３２では、T_X＝N_MT_H／Ｎの演算を行う。但し上記式で、N_Mはカウンタ３０の
計数値、T_Hは三角波の周期、Ｎは測定回数であ
る。演算回路３２には表示器３３が結合されてい
るので、演算結果はここに表示される。尚、一般
には、T_Hを固定し、Ｎを10の倍数とするので、
Ｎによる割り算は小数点の移動だけですむ。従つ
てこの場合には、マイクロプロセツサ等を使用し
ないで、暗算でT_Xを求めることが出来る。

上記第３図の方式によれば、第１図の方式に比
較して、大幅に測定精度を向上させることが可能
であるが、しかし、シユミツトトリガ回路２７の
出力の反転からスイツチ回路１８がオンあるいは
オフになるまでの動作遅れ時間に基づいて誤差が
生じる場合がある。第５図は第４図のt₉時点近傍
を拡大図示したものであり、Ａはフリツプフロツ
プ１４の出力、Ｂはコンデンサ１７の電圧、Ｃは
シユミツトトリガ回路２７の出力を示す。コンデ
ンサ１７の電圧が第１の基準電圧V₁をt₁時点で横
切つてシユミツトトリガ回路２７の出力がＣに示
すように低レベルに転換しても、第１のスイツチ
回路１８がオフになるまでには遅れ時間t_d1があ
る。このため、コンデンサ７の充電はt₁で終了せ
ずに遅れ時間t_d1だけ継続しようとする。ところ
が、この遅れ時間t_d1の期間又はこの直前に第５
図Ａに示すようにフリツプフロツプ１４の出力が
低レベルになり、第１及び第２のスイツチ回路１
８，２０が遅れ時間t_d1の間にオフになると、コ
ンデンサ１７が最高電圧に充電される前に保持状
態となる。そして、t₃時点で保持が解除されて
も、シユミツトトリガ回路２７の出力が第５図Ｃ
に示す如く既に低レベルに転換しているので、第
１のスイツチ回路１８がオフに保たれ、コンデン
サ１７が最高電圧まで充電されず、直ちに放電状
態となる。このため、位相を継続させるように一
点鎖線で示す如くコンデンサ１７の電圧が変化し
てほしいところが、実線で示す変化となり、時間
t_d2だけの誤差が生じる。このt_d2は微小であるの
で、例えば1ns以下の精度が要求されない場合に
は、実質上問題とならないが、高精度の測定が要
求される場合には問題となる。

そこで、本発明の目的は、極めて高精度に平均
時間間隔を測定することが可能な測定装置を提供
することにある。

上記目的を達成するための本発明は、実施例を
示す図面の符号を参照して説明すると、被測定時
間間隔（Tx）を示す時間間隔信号を一定周期
（T_A）で繰返して供給する時間間隔信号供給回路
と、三角波発生用コンデンサ１７と、前記コンデ
ンサ１７と後記のシユミツトトリガ回路２７と後
記の三角波発生制御回路とに接続されており、前
記時間間隔信号の周期（T_A）よりも短い周期
（T_H）で三角波電圧が前記コンデンサ１７から繰
返して得られるように前記コンデンサ１７の充電
及び放電を制御する充放電制御回路と、前記コン
デンサ１７に接続されており、前記コンデンサ１
７の電圧が第１の基準電圧V₁になつた時に第１
の出力状態から第２の出力状態に転換して前記コ
ンデンサ１７が充電状態から放電状態に転換する
ように前記充放電制御回路を制御し、且つ前記コ
ンデンサ１７の電圧が前記第１の基準電圧V₁よ
りも低い第２の基準電圧V₂になつた時に前記第
２の出力状態から前記第１の出力状態に転換して
前記コンデンサ１７が放電状態から充電状態に転
換するように前記充放電制御回路を制御するシユ
ミツトトリガ回路２７と、前記コンデンサ１７に
接続されており、後記の三角波発生制御回路によ
る位相保持制御動作を禁止させるための禁止信号
を前記三角波電圧の頂点及びこの近傍を含む時間
範囲に対応して発生する禁止信号形成回路３４
と、前記コンデンサ１７の充放電に基づいて前記
三角波電圧を発生させる期間を示す第１の電圧レ
ベルと前記三角波電圧を発生させずに前記三角波
電圧の位相を保持させる期間を示す第２の電圧レ
ベルとから成る充放電制御信号を発生するもので
あり、前記時間間隔信号供給回路と前記禁止信号
形成回路３４と後記の第２のカウンタ回路とに接
続されており、前記被測定時間間隔（Tx）の終
了時点が前記禁止信号の発生期間に含まれていな
い場合には、前記被測定時間間隔（Tx）内で前
記三角波電圧を発生させ、且つ前記被測定時間間
隔（Tx）の終了時点の前記三角波電圧の位相を
次の被測定時間間隔（Tx）の開始時点まで保持
させ、次の被測定時間間隔（Tx）において前記
三角波電圧を前記保持させた位相に継続させて発
生させるように前記充放電制御回路を制御し、前
記被測定時間間隔（Tx）の終了時点が前記禁止
信号の発生期間に含まれている場合には、前記被
測定時間間隔（Tx）内で前記三角波電圧を発生
させ、前記被測定時間間隔（Tx）の終了時点の
前記三角波電圧の位相の保持を行わずに前記被測
定時間間隔（Tx）の相互間においても前記三角
波電圧を連続的に発生させるように前記充放電制
御回路を制御する三角波発生制御回路と、前記時
間間隔信号供給回路から供給される前記時間間隔
信号に基づいてＮ個（但しＮは２以上の整数）の
前記被測定時間間隔を含む所定測定時間を示す信
号を形成する測定時間信号形成回路と、前記シユ
ミツトトリガ回路２７と前記測定時間信号形成回
路とに接続されており、前記所定測定時間のみ前
記シユミツトトリガ回路２７の出力パルスの数
（N_M）を計数する第１のカウンタ回路と、前記三
角波発生制御回路と前記測定時間信号形成回路と
に接続されており、前記所定測定時間における前
記充放電制御信号の前記第１の電圧レベルの発生
回数（Nc）を計数する第２のカウンタ回路と、
前記第１及び第２のカウンタ回路に接続されてお
り、前記測定時間信号形成回路で予め決められた
前記測定時間に含まれている前記被測定時間間隔
の数（Ｎ）と、前記第１のカウンタ回路から得ら
れる前記シユミツトトリガ回路２７の出力パルス
数（N_M）と、前記第２のカウンタ回路から得ら
れる前記第１の電圧レベルの発生回数（Nc）と、
予め決められた前記時間間隔信号の周期（T_A）
と、予め決められた前記三角波電圧の周期（T_H）
とに基づいて Tx＝N_MT_H−（Ｎ−Nc）T_A／Nc の演算を行つて被測定時間間隔（Tx）を求める
演算回路３２とからなる平均時間間隔測定装置に
係わるものである。なお、上記発明における各構
成要件と実施例を示す第６図の各部との対応関係
は次の通りである。前記時間間隔信号供給回路は
パルス発生回路１１とフリツプフロツプ１４とか
ら成る回路部分に対応し、前記充放電制御回路は
スイツチ１８，２０、定電流源回路１９，２１、
電源２２，２４、ANDゲート２６から成る回路
部分に対応し、三角波発生制御回路はＤフリツプ
フロツプ３５に対応し、測定時間信号形成回路は
ゲート制御回路１５に対応し、第１のカウンタ回
路はANDゲート２９とカウンタ３０とから成る
回路部分に対応し、第２のカウンタ回路はAND
ゲート３６とカウンタ３７とから成る回路部分に
対応している。

上記本発明によれば、三角波の頂点近傍での位
相保持が禁止されるので、三角波の位相の継続を
確実に達成することが可能になり、高精度な平均
時間間隔の測定が可能になる。

以下、第６図〜第９図を参照して本発明の実施
例について述べる。但し、第６図及び第８図に於
いて符号１１〜３３で示すものは、第３図で同一
符号で示したものと実質的に同一であり、且つ第
７図でＡ〜Ｆで示すものは第４図でＡ〜Ｆで示す
ものと実質的に同一であるので、その説明を省略
する。

第６図に於いては、新しく、禁止信号形成回路
３４がコンデンサ１７に結合されている。またこ
の禁止信号形成回路３４の出力に基づいて時間間
隔信号の入力を禁止制御するための制御回路とし
てＤタイプフリツプフロツプ３５が設けられてい
る。更に詳細には、Ｄフリツプフロツプ３５のセ
ツト端子Ｓは第１のパルス送出ライン１２に結合
され、クロツク端子CPは第２のパルス送出ライ
ン１３に結合され、データ入力端子Ｄは禁止信号
形成回路３４の出力に結合され、Ｑ出力端子が発
振器１６に結合されている。従つて、禁止信号が
発生しないと仮定すれば、第７図Ａに示す第１の
パルスでフリツプフロツプ３５はセツトされ、ク
ロツク端子CPに第７図Ｂに示す第２のパルスが
入力した時にリセツトされる。このため、Ｑ出力
端子に第７図Ｈのt₁〜t₆で示すような出力が得ら
れる。しかし、第２のパルスが発生する時点t₆，
t₉，t₁₂等に於いて、データ入力端子Ｄが禁止信号
のために高レベルであれば、リセツトされずに高
レベルのままに保たれる。第７図に於いては、t₉
時点で第７図Ｇに示す禁止信号が発生しているの
で、第７図Ｂに示す第２のパルスが発生したにも
拘らず、フリツプフロツプ３５はリセツトされな
いで、セツト状態に保たれている。

禁止信号形成回路３４は、第７図Ｅに示す第１
の基準電圧V₁よりも少し低い第３の基準電圧V₃
以上にコンデンサ１７の電圧がなつた時に高レベ
ル出力を発生する第１の電圧コンパレータと、第
２の基準電圧V₂よりも少し高い第４の基準電圧
V₄になつた時に高レベル出力を発生する第２の
電圧コンパレータとによつて構成され、三角波の
頂点で微小時間幅のパルスを第７図Ｇに示すよう
に発生するものである。尚禁止信号のパルス幅
は、シユミツトトリガ回路２７の出力が反転して
から第１のスイツチ回路１８がオフになるまでの
遅れ時間td₁以上に設定する。

フリツプフロツプ３５の出力には実際の測定回
数N_Cに等しい数のパルスが発生する。そこで、
この測定回数N_Cをカウントするため、ANDゲー
ト３６とカウンタ３７とが設けられ、ANDゲー
ト３６の一方の入力端子がフリツプフロツプ３５
のＱ出力に結合され、他方の入力端子が分周器か
ら成るゲート制御回路１５の出力に結合されてい
る。従つて、分周器から成るゲート制御回路１５
で決定される見掛上の測定回数Ｎ即ち時間間隔信
号の入力回数Ｎに対応する時間t₁〜t₁₃中の実際の
測定回数N_CがANDゲート３６から出力され、カ
ウンタ３７でカウントされる。

また、t₁〜t₁₃の時間を測定するために、AND
ゲート３８とカウンタ３９とが設けられ、AND
ゲート３８の一方の入力端子はクロツク発振器４
０に結合され、他方の入力端子は分周器から成る
ゲート制御回路１５に結合されている。従つて、
第７図Ｉに示すように周期t_sのクロツクパルスが
t₁〜t₁₃期間だけANDゲート３８を通してカウン
タ３９に送られる。

第８図は第６図に示す積分型発振器１６と禁止
信号形成回路３４とを詳しく示すものであり、第
９図はシユミツトトリガ回路２７と禁止信号形成
回路３４の動作を説明するための波形図である。
シユミツトトリガ回路２７は第１のコンパレータ
４１と第２のコンパレータ４２とフリツプフロツ
プ４３とから成り、第１のコンパレータ４１の非
反転入力端子（＋）がコンデンサ１７に接続さ
れ、その反転入力端子（−）が第１の基準電圧
V₁即ち上限トリガレベルを与える基準電圧源４
４に接続され、その出力端子がフリツプフロツプ
４３のセツト端子Ｓに接続されているので、第９
図Ａでコンデンサ１７の電圧がコンパレータのし
きい値である第１の基準電圧V₁以上になる期間t₆
〜t₇に対応して第９図Ｂに示す幅t_aパルスが得ら
れ、これによりフリツプフロツプ４３がセツトさ
れ、その出力端子が低レベルになる。一方、第
２のコンパレータ４２の反転入力端子（−）がコ
ンデンサ１７に接続され、その非反転入力端子
（＋）が第２の基準電圧V₂即ち下限トリガレベル
を与える基準電圧源４５に接続され、その出力端
子はフリツプフロツプ４３のリセツト端子Ｒに接
続されているので、例えば第９図のt₂〜t₃期間で
第２の基準電圧V₂よりもコンデンサ１７の電圧
が低くなると、第２のコンパレータ４２から第９
図Ｃに示すようにパルス幅t_a2のパルスが発生し、
これによりフリツプフロツプ４３がリセツトされ
てそのＱ出力端子は高レベルになる。

禁止信号形成回路３４は、第３のコンパレータ
４６と第４のコンパレータ４７とORゲート４８
とから成る。第３のコンパレータ４６の非反転入
力端子（＋）はコンデンサ１７に接続され、その
反転入力端子（−）はしきい値として第３の基準
電圧V₃を与える基準電圧源４９に接続されてい
るので、コンデンサ１７の電圧が、例えば第９図
のt₅〜t₈期間で第１の基準電圧V₁よりも少し低い
第３の基準電圧V₃以上になると第９図Ｅに示す
如くパルス幅ta′₁の高レベルの出力を発生する。
一方、第４のコンパレータ４７の反転入力端子
（−）はコンデンサ１７に接続され、その非反転
入力端子（＋）はしきい値として第４の基準電圧
V₄を与える電圧源５０に接続されているので、
コンデンサ１７の電圧が、例えば第９図のt₁〜t₄
期間でV₂より少し高いV₄以下になるとパルス幅
ta′₂のパルスが第９図Ｆに示す如く発生する。２
つのコンパレータ４６，４７の出力はORゲート
４８に入力するので、ORゲート４８の出力には
第９図Ｇに示すパルスが得られ、これが禁止信号
として第６図のＤフリツプフロツプ３５のＤ入力
端子に送られる。

第８図に於いて、第１の定電流電源回路１９
は、正の電源２２に抵抗５１を介して接続された
fET５２と、演算増幅器５３とから成り、差動増
幅回路として機能する演算増幅器５３の反転入力
端子（−）が抵抗５１とFET５２との間に接続
され、その非反転入力端子（＋）には基準電圧源
５４が接続され、その出力端子はFET５２のゲ
ートＧに接続されているので、演算増幅器５３に
制御されて精度の高い定電流２I_(A)が得られる。

第２の定電流電源回路２１も、同様に、負の電
源２４に抵抗５５を介して接続されたFET５６
と、これを制御する差動増幅器として働く演算増
幅器５７とから成り、演算増幅器５７の反転入力
端子（−）はFET５６と抵抗５５との間に接続
され、その非反転入力端子（＋）は基準電圧源５
８に接続され、その出力端はFET５６のゲート
Ｇに接続されているので、高精度で定電流I_(A)を
流すことが出来る。

第１のスイツチ回路１８は、FET５２とコン
デンサ１７との間に接続されたトランジタ５９
と、このトランジスタ５９に適当なバイアスを与
えるためにトランジスタ５９のコレクタと接地ラ
イン６０との間に接続されたトランジスタ６１と
を含み、トランジスタ５９のベースと接地ライン
６０との間にはツエナーダイオード６２を介して
トランジスタ６３が接続され且つトランジスタ５
９のベースは抵抗６４を介して正の電源２２に接
続されている。またトランジスタ６３のベースは
NANDゲート２６の出力に結合されている。従
つて、NANDゲート２６の出力が低レベルの時
にトランジスタ６３及び５９がオンになる。尚ト
ランジスタ６１のベースには電源２２と接地ライ
ン６０との間に接続された抵抗６５，６６の分圧
によつて適当なバイアスを与える。

第２のスイツチ回路２０は、コンデンサ１７と
FET５６との間に接続されたトランジスタ６７
と、これに適当なバイアスを与えるためにこのエ
ミツタと接地ライン６０との間に接続されたトラ
ンジスタ６８とを含み、トランジスタ６７のベー
スはツエナーダイオード６９とトランジスタ７０
と抵抗７１とを介して正の電源端子（＋Ｖ）に接
続され、また抵抗７２を介して負の電源２４に接
続されている。トランジスタ７０のベースが、第
６図のフリツプフロツプ３５のＱ出力に接続され
る端子７３に接続されているので、フリツプフロ
ツプ３５の高レベル出力に応答してトランジスタ
７０，６７がオンになる。尚トランジスタ６８の
ベースに適当なバイアスを与えるために接地ライ
ン６０と負の電源２４との間に抵抗７４，７５が
接続され、この分圧点がトランジスタ６８のベー
スに接続されている。

次に、第６図の装置で第７図の時間間隔T_Xを
測定する際の演算について述べる。第７図に於け
るt₁〜t₁₃期間は、周期T_Aで時間間隔信号をＮ回
供給する時間であるので、T_AＮで表わすことが
出来る。この測定時間T_AＮは、三角波発振時間
と位相保持時間との合計である。三角波発振時間
は、第７図Ｋに示すパルス数N_M即ちカウンタ３
０のカウント値とこの三角波の周期T_Hとの積N_M
×T_Hで表わされる。また位相保持時間は実際の
測定回数N_Cと第７図に示す一周期T_Aから被測定
時間間隔T_Xを差引いた隣接時間T_Yとの積N_C×T_Y
で表わされる。そして、N_C×T_YはN_C（T_A−T_X）
で表わされる。従つて、N_MT_H＋N_C（T_A−T_X）＝
T_AＮの式が成立する。そして、この式からT_Xを
求めると次式となる。

T_X＝N_MT_H−（Ｎ−N_C）T_A／N_C ……(1) またＮ−N_Cは位相保持禁止回数であるので、
これをN_Sとすれば、(1)式を次式とすることが出
来る。

T_X＝N_MT_H−N_ST_A／N_C ……(2) 尚T_Aは第７図に示すクロツクパルスの総数
N_Pとこのクロツクパルスの周期t_sとの積N_Pt_sを、
見掛上の測定回数即ち被測定時間間隔信号の供給
回数Ｎで割つたものと等しいので、T_Xを次式で
示すことも出来る。

(3)式に於いて、Ｎを予め決定しておくか又は分
周器から成るゲート制御回路１５の設定によつて
知り、これを演算回路３２のメモリに記憶させて
おき、T_H及びt_sも予め測定して演算回路３２のメ
モリに記憶させておけば、N_M、N_C、N_Pの測定に
よつてT_Xを求めることが出来る。第６図で第１
のカウンタ３０はN_Mをカウントし、第２のカウ
ンタ３７はN_Cをカウントし、第３のカウンタ３
９はN_Pをカウントするので、第６図のt₁₃時点以
後に、制御回路として働く単安定マルチバイブレ
ータ３１の制御に基づいて、カウンタ３０，３
７，３９の内容を演算回路３２に転送し、ここで
(2)式の演算を行うことによつて直ちにT_Xを求め
ることが出来る。

上述から明らかなように、第６図の方式では、
三角波の頂点近傍での位相保持を禁止するので、
第５図で説明したような誤差時間t_d2に相当する
ものが発生せず、1ns以下の精度の測定が可能に
なる。

以上本発明の実施例について述べたが、本発明
はこれに限定されるものではなく、本発明の要旨
を逸脱しない範囲で種々変形可能なものである。
例えば、第６図のＤフリツプフロツプ３５の代り
に、第１０図に示す如く、禁止ゲート回路として
一対のANDゲート７６，７７を設け、一方のゲ
ート７６には第１のパルス送出ライン１２を接続
すると共に禁止信号形成回路３４の出力ラインに
インバータ７８を介して接続し、また他方のゲー
ト７７には第２のパルス送出ライン１３とインバ
ータ７８の出力とを接続し、ゲート７６の出力を
RSフリツプフロツプ７９のセツト端子Ｓに、ゲ
ート７７の出力をリセツト端子Ｒに接続し、Ｑ出
力端子から禁止後の時間間隔パルス信号を取り出
してもよい。

また実施例では被測定時間間隔T_Xに於いて三
角波を発生させ、隣接時間T_Yにて位相を保持し
たが、T_Xにて位相を保持し、T_Yにて三角波を発
生させてもよい。この場合にはT_Yを被測定時間
と考えることによつて(3)式でT_Yを求めることが
出来る。尚、T_XかT_Yのいずれか一方を被測定時
間間隔として求めることによつて、T_X＋T_Y＝T_A
の関係から、両方を容易に求めることが出来る。

また実施例では、シユミツトトリガ回路２７を
２つのコンパレータ４１，４２とフリツプフロツ
プ４３とで構成したが、１つの演算増幅器に帰還
回路を設け、上限トリガポイントと下限トリガポ
イントとを有してヒステリシス動作するコンパレ
ータでシユミツトトリガ回路としてもよい。

また実施例では第１の基準電圧V₁と第２の基
準電圧V₂との両方の三角波頂点で禁止信号を発
生させているが、測定精度が少し悪くても良い場
合には三角波の一方の頂点のみで禁止信号を発生
させてもよい。また分周器から成るゲート制御回
路１５によつて測定時間を決定する代りに、パル
ス発生回路１１から予め決められた時間のみパル
スを発生させてもよい。

また第１及び第２のパルスを発生させる代り
に、第７図Ｃに示すような信号を発生させ、この
パルス幅又は休止期間を測定してもよい。

また実施例では、コンデンサ１７の充放電制御
回路を、第１及び第２のスイツチ回路１８，２
０、第１及び第２の定電流電源回路１９，２１、
NANDゲート２６、正及び負の電源２２，２４
で構成したが、これに限ることなく、三角波を発
生させることが可能な種々の回路構成に置き換え
てもよい。例えば、第１のスイツチ回路１８と
MANDゲート２６の代りに、第１の定電流電源
回路１９に直列に２つのスイツチを接続し、一方
のスイツチをフリツプフロツプ３５の出力で制御
し、他方のスイツチをシユミツトトリガ回路２７
の出力で制御するようにしてもよい。

またＮ回測定時間（t₁〜t₁₃）が予め判つている
場合には、カウンタ３９でクロツクパルスをカウ
ントすることを省いてもよい。またＮ−N_Cで禁
止回数N_Sを求めないで、フリツプフロツプ１４
から得られる第７図Ｃの信号と、フリツプフロツ
プ３５から得られる第７図Ｈの信号との差の信号
によつて電気回路的に禁止回数N_Sを求めてもよ
い。

また、演算回路３２を設けないで、カウンタ３
０，３７，３９の出力に基づく計算によつて手動
的にT_Xを求めてもよい。

また、ゲート制御回路１５の出力から最初の高
レベル又は低レベル区間の信号のみを抽出する回
路を設けてもよい。またゲート制御回路１５以外
の分周回路によつてゲート制御回路を構成しても
よい。

【図面の簡単な説明】

第１図は従来の平均時間測定方式を示すブロツ
ク図、第２図は第１図の各部の状態を示す波形
図、第３図は本発明の実施例の基礎となる平均時
間間隔測定回路を示すブロツク図、第４図は第３
図の各部の状態を示す電圧波形図、第５図は第４
図の一部を拡大して示す波形図、第６図は本発明
の実施例に係わる平均時間間隔測定回路を示すブ
ロツク図、第７図は第６図の各部の状態を示す電
圧波形図、第８図は第６図の積分型発振器及び禁
止信号形成回路を詳しく示す回路図、第９図は第
８図の各部の状態を示す電圧波形図、第１０図は
禁止制御回路の変形例を示すブロツク図である。尚図面に用いられている符号に於いて、１１は
パルス発生回路、１４はフリツプフロツプ、１５
は分周器から成るゲート制御回路、１６は積分型
発振器、１７はコンデンサ、２７はシユミツトト
リガ回路、３４は禁止信号形成回路、３５は禁止
制御用フリツプフロツプである。

Claims

【特許請求の範囲】１被測定時間間隔（Tx）を示す時間間隔信号
を一定周期（T_A）で繰返して供給する時間間隔
信号供給回路と、三角波発生用コンデンサ１７と、前記コンデンサ１７と後記のシユミツトトリガ
回路２７と後記の三角波発生制御回路とに接続さ
れており、前記時間間隔信号の周期（T_A）より
も短い周期（T_H）で三角波電圧が前記コンデン
サ１７から繰返して得られるように前記コンデン
サ１７の充電及び放電を制御する充放電制御回路
と、前記コンデンサ１７に接続されており、前記コ
ンデンサ１７の電圧が第１の基準電圧V₁になつ
た時に第１の出力状態から第２の出力状態に転換
し前記コンデンサ１７が充電状態から放電状態に
転換するように前記充放電制御回路を制御し、且
つ前記コンデンサ１７の電圧が前記第１の基準電
圧V₁よりも低い第２の基準電圧V₂になつた時に
前記第２の出力状態から前記第１の出力状態に転
換して前記コンデンサ１７が放電状態から充電状
態に転換するように前記充放電制御回路を制御す
るシユミツトトリガ回路２７と、前記コンデンサ１７に接続されており、後記の
三角波発生制御回路による位相保持制御動作を禁
止させるための禁止信号を前記三角波電圧の頂点
及びこの近傍を含む時間範囲に対応して発生する
禁止信号形成回路３４と、前記コンデンサ１７の充放電に基づいて前記三
角波電圧を発生させる期間を示す第１の電圧レベ
ルと前記三角波電圧を発生させずに前記三角波電
圧の位相を保持させる期間を示す第２の電圧レベ
ルとから成る充放電制御信号を発生するものであ
り、前記時間間隔信号供給回路と前記禁止信号形
成回路３４と後記の第２のカウンタ回路とに接続
されており、前記被測定時間間隔（Tx）の終了
時点が前記禁止信号の発生期間に含まれていない
場合には、前記被測定時間間隔（Tx）内で前記
三角波電圧を発生させ、且つ前記被測定時間間隔
（Tx）の終了時点の前記三角波電圧の位相を次の
被測定時間間隔（Tx）の開始時点まで保持させ、
次の被測定時間間隔（Tx）において前記三角波
電圧を前記保持させた位相に継続させて発生させ
るように前記前記充放電制御回路を制御し、前記
被測定時間間隔（Tx）の終了時点が前記禁止信
号の発生期間に含まれているる場合には、前記被
測定時間間隔（Tx）内で前記三角波電圧を発生
させ、前記被測定時間間隔（Tx）の終了時点の
前記三角波電圧の位相の保持を行わずに前記被測
定時間間隔（Tx）の相互間においても前記三角
波電圧を連続的に発生させるように前記充放電制
御回路を制御する三角波発生制御回路と、前記時間間隔信号供給回路から供給される前記
時間間隔信号に基づいてＮ個（但しＮは２以上の
整数）の前記被測定時間間隔を含む所定測定時間
を示す信号を形成する測定時間信号形成回路と、前記シユミツトトリガ回路２７と前記測定時間
信号形成回路とに接続されており、前記所定測定
時間のみ前記シユミツトトリガ回路２７の出力パ
ルスの数（N_M）を計数する第１のカウンタ回路
と、前記三角波発生制御回路と前記測定時間信号形
成回路とに接続されており、前記所定測定時間に
おける前記充放電制御信号の前記第１の電圧レベ
ルの発生回数（Nc）を計数する第２のカウンタ
回路と、前記第１及び第２のカウンタ回路に接続されて
おり、前記測定時間信号形成回路で予め決められ
た前記測定時間に含まれている前記被測定時間間
隔の数（Ｎ）と、前記第１のカウンタ回路から得
られる前記シユミツトトリガ回路２７の出力パル
ス数（N_M）と、前記第２のカウンタ回路から得
られる前記第１の電圧レベルの発生回数（Nc）
と、予め決められた前記時間間隔信号の周期
（T_A）と、予め決められた前記三角波電圧の周期
（T_H）とに基づいて Tx＝N_MT_H−（Ｎ−Nc）T_A／Nc の演算を行つて被測定時間間隔（Tx）を求める
演算回路３２とから成る平均時間間隔測定装置。