JPH02292067A

JPH02292067A - 書き込みヘッドのポイント発生装置用の制御回路

Info

Publication number: JPH02292067A
Application number: JP2057813A
Authority: JP
Inventors: Sven Palmgren; スベン　パルムグレン; Ove Tedenstig; オベ　テデンスティッグ
Original assignee: Facit AB
Current assignee: Facit AB
Priority date: 1989-04-06
Filing date: 1990-03-08
Publication date: 1990-12-03
Also published as: EP0391867A3; SE461688B; EP0391867A2; SE8901216D0; US5007004A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明は、プリンタの書き込みヘッドのポイント発生装
置を制御する制御回路に関する。この制御回路は、中央
装置と、外部直接アクセス・メモリと、書き込みヘッド
を駆動する駆動部との間のインタフェースを構成してい
る。本発明の制御回路は、リアル．タイムのタスク、及
びこの種のプリンタの中央装置を過度に負荷させる恐れ
のあるタスクを管理するように構成されている。

書き込みヘッドの物理的な大きさと無関係に、関連する
プリンタについての標準化されたソフトウエアを得るた
めには、垂直な複数の列にピクセル・データを配置する
ことが必要である。ソフトウエアのコンバータは中央装
置の時間を取り過ぎるものとなってしまうので、これま
では必要とする変換を制御回路により処理している。与
えられた行位置に対する印刷の同期は、リアル・タイム
のタスクを構成する。これは、外部信号源、又は２乃至
３つのフエーズを有する線形な位置センサからのクロッ
ク信号を利用して印刷を書き込みヘッドの移動と同期さ
せることができる制御回路により管理するものである。

従来のプリンタの書き込みヘッドでは、ポイント発生装
置が複数のいわゆる書き込みヘッド針（ｎｅｅｄｌｅｓ
）を備えていることが多い。通常、これらの書き込みヘ
ッド針は、書き込みヘッド内で線状に、かつ印刷すべき
行に対して垂直に配列されている。この場合の書き込み
ヘッド針が印刷文字の最大高、即ち行分割の全幅をカバ
ーするためには、互いに非常に接近して配置される必要
がある。これは、所要精度及び材料の選択についての要
求を大きなものにするので、当然製造に関連するコスト
を高くする結果となる。

これらの欠点を除去するために、最近、ランプ状（傾斜
）構造に書き込みヘッド針を配置した新しい型式の書き
込みヘッドが提案された。これは、要するに行位置の全
幅をカバーするのに加えて、２４又は３２本からなる書
き込みヘッド針が与えられた各行の長さ方向の部分にも
伸延していることも意味する。これは、書き込みヘッド
針の間隔を更に広げて配置することを可能にするので、
互いに隣接する書き込みヘッド針の間隔は、書き込みヘ
ッド針を印刷行に対して線状かつ垂直に配置した前述の
針の配列よりもずっと広くなる。更に、ランプ状構造に
よる書き込みヘッド針の配列は、従来の製造方７法と比
較して非常に簡単化される。

所要精度も従来の場合程厳しくする必要はない。

これは、書き込みヘッドの機械的な取り付けに非常に都
合がよい。

本発明の主な目的は、特に中央装置をランプ状構造に配
置した書き込みヘッドのポイント発生装置を制御するこ
とに適し、導入で説明した型式の制御回路を提供するこ
とにある。しかし、本発明の制御回路を用いることは、
前述の新しい型式の書き込みヘッドにのみに限定させる
ものではない。本発明は、ポイント発生装置を、印刷行
に対して従来のように直角に配置している書き込みヘッ
ドや、また修飾を加えた他の構成ポイント発生装置に備
えられた書き込みヘッドにも用いることができる。

本発明によれば、前述の目的を達成する制御回路は一つ
の制御モジュールを備え、この制御モジュールは、アド
レスの符号化、内部データ・バス、制御モジュールに関
連したコマンド・レジスタ、当該制御モジュールに関連
したテスト・ロジック装置を制御することが可能であり
、更にピクセル・データにより満され、当該制御モジュ
ールに関連したバッファ・モジュールを必要に応じて保
持するビクセル・バッファ・モジュールを備えている。

前記制御モジュール及びピクセル・バッファ・モジュー
ルは前記中央装置に接続されている。更に、前記制御回
路は、前記直接アクセス・メモリに電気的に接続され、
かつ入力ピクセル・データのフォーマットを定めて前記
書き込みヘッドの幾何学的なポイントの配列に対してデ
ータの流れを調整する回転モジュールを備えている。本
発明の制御回路のうちで特に適当とするものは、特許請
求の範囲の請求項１に記載されている。

以下、添付する図面を参照して本発明を詳細に説明する
。

第１図及び第２図を特に参照する。配列に出現する種々
の信号を識別するために、次の参照符号を用いる。ａ＝
アドレス、ｂ＝割り込み、ｄ＝浮上時間、ｒ＝読み出し
、ｓｄ＝直列データ、ｓｋ＝連続クロック、Ｗ＝書き込
み。

矢印を付けた双方向の線はバスの導体と、信号の方向と
を表わし、また矢印を付けた単線の導体は図示の装置に
おける内部導体と、信号方向とを表わしている。

第１図に示すように、制御回路１０は、中央装置１２と
、外部直接アクセス・メモリ（ＲＡＭ）１４と、駆動部
１６との間のインタフェースをなす。この駆動部１６は
書き込みヘッド１８と、印刷をするように配列されてい
る関連の針２０とを制御するものである。

第１図の示す制御回路１０を第２図に更に詳細に示す。

第２図では、制御回路１０の種々の要素が別個の２つの
チップ２２．２４に分割されている。分割したのは、制
御回路１０を可能な限り安価に製造できるようにするた
めである。周知のように、全ての装置を同一即ち一個の
装置に組み込めば、このチップは製造するのにずっと高
価なものとなる。

しかし、第１図に示した制御回路１０の実施例は、本発
明の範囲を如何なる意味でも限定することを意図するも
のではないことを強調して置く。第２図の制御回路１０
は、好ましい一実施例を示すものと解釈されるべきであ
る。

チップ２２は、これに構築された互いに異なる複数の基
本要素又はモジュール、即ち制御モジュール２６と、ピ
クセル・バッファ・モジュール２８と、位置モジュール
釦と、回転モジュール３２と、いわゆる浮上時間測定モ
ジュール３４とを有する。各モジュールは、複数の部品
を有し、複数の機能を実行することができる。回転モジ
ュール３２には、印刷装置３６、及び針の間隔を制御す
る直接アクセス・メモリ３８も含まれている。印刷装置
３６、直接アクセス・メモリ３８はいずれも回転モジュ
ール３２に直接接続されているが、これらはチップ２２
上に別個に構築されてもよいものと解釈されるべきであ
る。

更に、パルス発生モジュール４０もチップ２４上に構築
されていることが第２図から分かるであろう。

チップ２４は別個の制御装置４２、及びタイム・ベース
装置剃も備えている。

制御回路１０に設けられたチップの各モジュールについ
ての相互的な接続構成は、特に第３図から明らかである
。

実際の制御モジュール２６は、アドレスをデコードする
役割を有し、かつ内部データ・バス、コマンド・レジス
タ、ステータス・レジスタ及びテスト・ロジックと通信
をする。位置モジュール３０は行上の位置に同期した信
号を発生する。この信号は、与えられた位置にコマンド
・ビット“印刷要求”を設定したときに開始し、またコ
マンド・ビット“印刷要求″をリセットしたときに終結
する。位置の分解能は外部信号源からの信号に依存して
いる。

停止機能は、直ちに全ての針の動作を停止させ、その位
置を位置モジュール３０に関連するレジスタにセーブさ
せる。ステータス・レジスタは、制御モジュール２６に
より制御された３ビットを有する。

線形のコーダからの信号を補正したときは、′位置警告
゜′がセットされる。位置モジュール３０が信号を補正
することができないときは、“位置誤り”″がセットさ
れる。停止信号を付勢したときは、“停止”がセットさ
れる。

コマンド・ビット“印刷要求■がセットされ、がつビク
セル・バッファ・モジュール２８の内部バツファが利用
可能なときは、位置モジュール３０は、選択された送信
モードに従って、ピクセル・データ要求を送出し、１ビ
ット・グループ即ち２列の受信を待つ。ピクセル・バッ
ファ・モジュール２８は、コマンド・ビット“印刷要求
”がセットされている限り、バッファ・フルを保持し続
ける。

第４図は回転モジュール３２の構成、及びその外部直接
アクセス・メモリ１４に対する接続を更に詳細に示す。

印刷分解能装置４６は定まった印刷分解能に対応した同
期位置信号の各位置をマークする。第１図の印刷分解能
装置からの出力信号は、ピクセル・データ同期信号であ
る。印刷駆動回路４８は各同期位置信号について外部直
接アクセス・メモリ１４における１列を書き込むために
設けられている。同期ピクセル・データ信号が付勢され
たときは、印刷駆動回路４８はピクセル・バッファ・モ
ジュール２８からの１ピクセル・データ列を書き込む。

他の場合のときは、印刷駆動回路４８は空の列を書き込
む。

直接アクセス・メモリ３８は、針の間隔を制御するため
のものであり、外部直接アクセス・メモリ１４から個々
に与えられる現在列からの変位が示す各針についてビッ
ト方向へ、各同期位置の信号情報を読み取る。この変位
は各針２０から印刷分解能に定められた位置までの物理
的な距離である。

外部直接アクセス・メモリ１４は、書き込みヘッド１８
が物理的にカバーする全てのビクセル列を含むようにし
た方法により構成されていることに注意すべきである。

パルス発生モジュール４０は個別的に全ての針２ｏに駆
動信号を供給する。パルス発生モジュール４０は２４個
の６ビット・カウンタを有する。各針２０に行く駆動信
号は２つの信号がらなる。

パルス発生モジュール４０が供給する信号の時間値は、
タイム・ベース装置劇に記憶される。各信号は、２つの
パルス、即ち書き込みパルス、及び可変間隔を有するダ
ンピング・パルスがらなる。チップ２４の制御装置４２
はタイム・ベース装置劇及びチップ２４上のパルス発生
モジュール４０を制御する機能を有する。

針２０の移動により駆動部１６に発生した信号は、針２
０がホーム位置から基板へ移動し、次いで．復帰するの
に必要とした時間を測定するために用いられてもよい。

この信号は、全ての駆動部１６と、浮上時間測定モジュ
ール３４とに供給される。浮上時間測定モジュール３４
は、この信号を測定して針２０が移動する時間を計算す
る。これは、中央装置１２により読み込まれてもよい。

この時間を用いて書き込みパルスとダンピング・パルス
との間の間隔を計算することができる。前述の制御回路
１ｏは、詳細に説明した実施例に限定されるものではな
く、特許請求の範囲内で修飾が可能なことを理解すべき
である。

【図面の簡単な説明】

第１図は本発明の要旨に従って構成された制御回路、及
び前記制御回路と協動するプリンタのポイント発生装置
を示すブロック図、第２図はブロック形式により第１図の制御回路と共にこ
の制御回路の個別的な要素装置の好ましい実施例を更に
詳細に示すブロック図、第３図は第２図の制御回路に関連したモジュール間の相
互接続を示すブロック図、第４図は制御回路の回転モジュールの詳細を個別的に示
すブロック図である。１０・・・制御回路、１２・・・中央装置、１４・・・
外部直接アクセス・メモリ、１６・・・駆動部、１８・
・・書き込みヘッド、２０・・・針、２６・・・制御モ
ジュール、２８・・・ピクセル・バッファ・モジュール
、３０・・・位置モジュール、３２・・・回転モジュー
ル、３６・・・印刷装置、３８・・・直接アクセス・メ
モリ、３４・・・浮上時間測定モジュール、４０・・・
パルス発生モジュール、４２・・・制御装置、４４・・
・タイム・ベース装置、４６・・・印刷分解能装置、４
８・・・印刷駆動回路。

Claims

【特許請求の範囲】

（１）プリンタの書き込みヘッド（１８）のポイント発
生装置を制御すると共に、中央装置（１２）と、外部直
接アクセス・メモリ（ＲＡＭ、１４）と、前記書き込み
ヘッド（１８）を駆動する駆動部（１６）との間のイン
タフェースを形成する制御回路（１０）において、前記
制御回路は一つの制御モジュール（２６）を備え、前記
制御モジュールはアドレスの符号化と、内部データ・バ
スと、当該制御モジュールに関連するコマンド・レジス
タと、当該制御モジュールに関連するテスト・ロジック
装置とを制御可能とし、更に、ピクセル・データにより
満されるバッファ・モジュールを必要に応じて内部に保
持するピクセル・バッファ・モジュール（２８）を備え
ると共に、前記制御モジュール（２６）及びピクセル・
バッファ・モジュール（２８）を中央装置（１２）に接
続し、更に、電気的に前記外部直接アクセス・メモリ（
１４）に接続され、かつ入力ピクセル・データのフォー
マットを定めて前記書き込みヘッド（１８）の幾何学的
なポイント配置に対するデータの流れを調整する回転モ
ジュール（３２）を備えたことを特徴とする書き込みヘ
ッドのポイント発生装置用の制御回路。
（２）請求項１記載の書き込みヘッドのポイント発生装
置用の制御回路において、前記回転モジュール（３２）
に接続された印刷分解能装置（３６）を備えたことを特
徴とする書き込みヘッドのポイント発生装置用の制御回
路。
（３）請求項１又は２記載の書き込みヘッドのポイント
発生装置用の制御回路において、前記回転モジュール（
３２）に接続された針間隔の内部直接メモリ・アクセス
（ＲＡＭ；３８）を備えたことを特徴とする書き込みヘ
ッドのポイント発生装置用の制御回路。
（４）請求項１から請求項３までのいずれか一つに記載
の書き込みヘッドのポイント発生装置用の制御回路にお
いて、一基板上におけるポイントを正確に位置決めする
ように動作可能な位置モジュール（３０）を備えたこと
を特徴とする書き込みヘッドのポイント発生装置用の制
御回路。
（５）請求項１から請求項４までのいずれか一つに記載
の書き込みヘッドのポイント発生装置用の制御回路にお
いて、駆動部（１６）に接続され、書き込みヘッド（１
８）と基板との間における種々の間隔を決定し、かつ／
又は前記基板の厚さを決定するように機能する浮上時間
測定モジュール（３４）を備えたことを特徴とする書き
込みヘッドのポイント発生装置用の制御回路。
（６）請求項１から請求項５までのいずれか一つに記載
の書き込みヘッドのポイント発生装置用の制御回路にお
いて、前記書き込みヘッド（２０）に送出された電流パ
ルスを制御するタイム・ベース装置（４４）を備えたこ
とを特徴とする書き込みヘッドのポイント発生装置用の
制御回路。
（７）請求項１から請求項６までのいずれか一つに記載
の書き込みヘッドのポイント発生装置用の制御回路にお
いて、パルス発生装置（２０）を駆動するための複数の
パルスに異なる時間を分配するように動作するパルス発
生モジュール（４０）を備えたことを特徴とする書き込
みヘッドのポイント発生装置用の制御回路。
（８）請求項１から請求項７までのいずれか一つに記載
の書き込みヘッドのポイント発生装置用の制御回路にお
いて、前記タイム・ベース装置（４４）及びパルス発生
モジュール（４０）を制御する制御装置（４２）を備え
たことを特徴とする書き込みヘッドのポイント発生装置
用の制御回路。