JPH02280471A

JPH02280471A - パンニング検出回路

Info

Publication number: JPH02280471A
Application number: JP1102542A
Authority: JP
Inventors: Atsushi Shiyounaka; 淳庄中
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1989-04-20
Filing date: 1989-04-20
Publication date: 1990-11-16
Anticipated expiration: 2013-09-03
Also published as: JP2792906B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、インタレース走査の画信号のパンニング、手
ぶれに基〈画面全体の動きを検出するパンニング検出回
路に関する。

〔従来の技術〕

従来、ビデオカメラの手ぶれ警報、クリアビジョンの１
例であるＩ　ＤＴＶの動き検出特性の補正等を行うため
、撮影、受信等で得られたインタレース走査の画信号（
以下映像信号という）のパンニング、手ぶれに基く画面
全体の動き（以下パンニング動きという）を検出するこ
とが望まれている。

そして１例えばビデオカメラにおいては、従来、第２図
に示す構成のパンニング検出回路を用いてパンニング動
きを検出するものがある。

同図において、（１）は撮影入力されたインタレース走
査の映像信号の六方端子、（２）はへ／Ｄｆ換器、（３
）はメモＩＪ　、　（４）は映像信号のフレーム間の差
から動き部分を検出する動き検出部、（５）はカウンタ
、（６）は判別検出部、（７）はパンニング動きの検出
信号の出力端子である。

そして、入力端子（１）のアナログの映像信号はＡ／Ｄ
変換器（２）でデジタ／Ｌ／信号に変換され、このデジ
タル信号がフレーム遅延用のメモリ（３）に書込まれて
例えば１又は２フレーム遅延される。

さらに、メモリ（３）から動き検出部（４）に、メモリ
（３）の入力デジタル信号とフレーム遅延されたデジタ
ル信号とがフレーム時間差を有する信号ａ、ｂとして供
給される。

そして、動き検出部（４）により、両信号ａ、ｂの差に
基くフレーム間の差から、入力端子（１）の映像信号の
動き部分が例えば画素単位で検出される。

この検出に基き、動き部分の個所毎に動き検出部（４）
からカウンタ（５）にハイレベルの動き信号が出力され
、このカウンタ（５）によりＮフィールドの動き部分の
個所が計数される。

そして、Ｎ＝ｌの場合、毎フィールドのカウンタ（５）
の計数値が判別検出部（６）に入力され、この検出部（
６）によりカウンタ（５）の計数値と予め設定された検
出のしきい値とが比較される。

このとき、カウンタ（５）の計数値がしきい値よシ大き
く、動き部分の個所が画面全体に渡る多数の個所になる
と１判別検出部（６）から出力端子（７）にパンニング
動きの検出信号が出力される。

一方、特願昭６２−１７７６６７号（）ｉ０４Ｎ　５／
４４）の出願の明細書及び図面には、前記第２図とほぼ
同様のパンニング検出回路を用いた静止画再生装置が記
載されている。

〔発明が解決しようきする課題〕

前記従来のパンニング検出回路の場合、画面全体の動き
部分が検出された個所の計数値と設定されたしきい値と
を比較し、動き部分の検出数の大小からパンニング動き
を検出するため、正確な検出を行えない問題点がある。

すなわち、カウンタ（５）の計数値は、パンニング動き
の場合だけでなく、例えば被写体の動きが速い場合ある
いは多数の被写体が動く場合にも大きくなる。

そのため１判別検出部（６）の検出信号がパンニング動
き以外でも出力され、誤検出が生じる。

本発明は、検出精度の亮いパンニング検出回路を提供す
ることを目的とする。

〔課題を解決するための手段〕

前記目的を達成するため、本発明のパンニング検出回路
は、入力されたインタレース走査の画信号のフレーム間の差
から前記画信号の動き塗部＾出する動き検出部と。

前記画信号のフィールド内のブロック単位又は画素単位
の差から前記画信号の画像エツジ部分を検出するエツジ
検出部と、Ｎフィールドの前記動き検出部、前記エツジ検出部が同
時に検出する個所を計数する動エツジ計数手段と、前記Ｎフィールドの前記エツジ検出部のみが検出する個
所を計数する静エツジ計数手段表、前記両計数手段の計
数値の大小判別の演算により前記動エツジ計数手段の計
数値が大きいときに画面全体の動きを検出する判別検出
部とを備える。

〔作　用〕

前記のように構成された本発明のパンニング検出回路の
場合、勧エツジ計数手段により動き部分として検出され
た画像エツジ部分の個数が計数され、静エツジ計数手段
により動き部分でない画像エツジ部分の個数が計数され
る。

このとき、パンニング動きでは静止画の画像エツジ部分
も動き部分として検出され１画面全体のほぼ企画１＠エ
ツジ部分が動き部分として検出されるため、動エツジ計
数手段、静エツジ計数手段のＮフィールドの計数値をＡ
、Ｂとすると、Ａ＞Ｂる。

一方、被写体の動きでは静止しているエツジ部分が動き
部分とならないため、計数ｉＡは計数値Ｂに対してパン
ニング動きのときより小さくなり、そして、計数値Ａ、
Ｂが供給される判別検出部により１両針数値Ａ、Ｂの大
小判別の演算１例えときにのみパンニング動きが検出さ
れる。

そのため、従来のように画面全体の動き部分の検出数の
大小から検出する場合に比し、検出精度が向上する。

〔実施例〕

Ｉ実施例について、第１図を参照して以下に説明する。

同図において、（８）はインタレース走査の映像信号の
入力端子、（９）はＡ／Ｄ変換器、００はメモリ、０１
）は動き検出部、０のはエツジ検出部である。

ａ４はアンドグー）　Ｑ４）　、カウンタ０υからなる
動エツジ計数手段、ＱＱはインバータＱ７）、アンドゲ
ートＱａｌ　、カウンタ０りからなる静エッジ計数手段
である。

翰はカウンタＱ５　、　ＱＬＪのＮフィールドの計数値
Ａ。

Ｂが入力される判別検出部、Ｑυは判別検出部−のパン
ニング動きの検出信号の出力端子である。

そして、入力端子（８）の映像信号はＡ／Ｄ変換器（９
）　テテシタル信号に変換され、このデジタル信号がメ
モＩＪＱＯＫ書込まれて１又は２フレーム遅延される。

さらに、メモリＱＯから動き検出部０υに第２図の信号
ａ、ｂが供給され、両信号ａ、ｂに基くフレーム間の差
により、動き検出部０１）が例えば画素単位で動き部分
を検出する。

そして、動き部分の検出毎に、第２図の動き検出部（４
）の出力信号と同様のハイレベルの動き信号Ｃが出力さ
れる。

また、メモリ００からエツジ検出部αのに毎フィルドの
１又は２ラインの時間差の信号ｄ、ｅが供給され、信号
ｄ、ｅの比較に基き、入力端子（８）の映像信号のフィ
ールド内のブロック単位又は画素単位の差から画像エツ
ジ部分が検出される。

そして、エツジ部分の検出毎に、エツジ検出部（財）か
らハイレベルのエツジ信号ｆが出力される。

さらに、動き信号Ｃ，エツジ信号ｆがアンドゲートαφ
に入力され、両信号ｃ、ｆの同時発生時にアンドゲート
α→の出力信号がハイレベルになる。

また、動き信号Ｃがインバータ（１７１で反転されてア
ントゲ−）　Ｑ８）に入力されるとともに、エツジ信号
ｆがそのままアンドゲートα８）に入力され、エツジ信
号ｆのみの発生時にアンドゲート０８）の出力信号がハ
イレベルになる。

そして、カウンタα９，０呻により、Ｎフィールド（Ｎ
は１以上の整数）のアントゲ−）　Ｃ１４）　、　（１
８）の出力信号がハイレベルになるブロック数又は画素
数が計数される。

このとき、カウンタｑ〜の計数値Ａは、Ｎフィールドの
動き部分とみなされた画像エツジ部分の個数になり、カ
ウンタα９の計数値Ｂは、Ｎフィールドの静止部分とみ
なされた画像エツジ部分の個数になる。

そして１例えばＮ＝１の場合、毎フィールドのカウンタ
αＧ、α傷の計数値Ａ、Ｂのデータが判別検出部（４）
に取込まれ、この検出部（１）により、つぎの処理が施
されてパンニング動きが検出される。

すなわち、処理の簡素化等を図るため、計数値Ａ、Ｂの
データが要求される検出精度等に応じて例えば１／８に
圧縮され、圧縮されたデータに基くさらに、前記演算の
結果Ｃと予め設定されたしきい値りとが比較され、Ａ＞
Ｂ　になってＣ＜Ｄになるときにのみ１判別検出部翰が
ハイレベルのパンニング動きの検出信号を出力端子２１
）に出力する。

そして、ビデオカメラに設けられた場合は、出力端子ｅ
υの検出信号に基き２手ぶれ警報等が行われる。

また、　　ＩＤＴＶに設けられた場合は、出力端子ｉ２
υの検出信号に基き、動き検出特性の補正が行われる。

なお、前記しきい値りを複数個設定すれば、パンニング
動きの程度を検出し、前記動き特性の補正を段階的に行
うこともできる。

そして、種々の映像機器のパンニング検出に用いること
ができるのは勿論である。

〔発明の効果〕

本発明は、以上説明したように構成されているため、以
下に記載する効果を奏する。

Ｎフィールドの動き検出部とエツジ検出部とが同時に検
出する個所は動エツジ計数手段で計数され、エツジ検出
部のみが検出する個所は静エッジ計数手段で計数され１
判別検出部により２両計数手段の計数値の大小判別の演
算に基き、動エツジ計数手段の計数値が大きくなるとき
に画信号の画面全体の動きが検出される。

そのため、はぼ画面全体のエツジ部分が動き部分となる
ときにのみ、パンニング、手ぶれによる画面全体の動き
として検出が行われ、従来の画面全体の動き部分の検出
数の大小から検出する場合より、高い検出精度で正確に
画面全体の動きを検出することができる。

【図面の簡単な説明】

第１図は本発明のパンニング検出回路の１実施例のブロ
ック図、第２図は従来例のブロック図である。０１）・・・動き検出部、Ｑ２・・・エツジ検出部、　
（１３・・・動エツジ計数手段、叫・静エツジ計数手段
、四・・・判別検出部。

Claims

【特許請求の範囲】

（１）入力されたインタレース走査の画信号のフレーム
間の差から前記画信号の動き部分を検出する動き検出部
と、前記画信号のフィールド内のブロック単位又は画素単位
の差から前記画信号の画像エッジ部分を検出するエッジ
検出部と、Ｎフィールドの前記動き検出部、前記エッジ検出部が同
時に検出する個所を計数する動エッジ計数手段と、前記Ｎフィールドの前記エッジ検出部のみが検出する個
所を計数する静エッジ計数手段と、前記両計数手段の計
数値の大小判別の演算により前記動エッジ計数手段の計
数値が大きいときに画面全体の動きを検出する判別検出
部とを備えたことを特徴とするパンニング検出回路。