JPH02278733A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02278733A JPH02278733A JP10042689A JP10042689A JPH02278733A JP H02278733 A JPH02278733 A JP H02278733A JP 10042689 A JP10042689 A JP 10042689A JP 10042689 A JP10042689 A JP 10042689A JP H02278733 A JPH02278733 A JP H02278733A
- Authority
- JP
- Japan
- Prior art keywords
- opening
- oxide film
- film
- deposited
- selectively
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 23
- 238000004519 manufacturing process Methods 0.000 title description 6
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 238000005530 etching Methods 0.000 claims abstract description 6
- 239000012535 impurity Substances 0.000 claims abstract description 5
- 238000009792 diffusion process Methods 0.000 claims description 12
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 238000004544 sputter deposition Methods 0.000 claims description 5
- 238000000034 method Methods 0.000 abstract description 11
- 150000004767 nitrides Chemical class 0.000 abstract description 11
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052710 silicon Inorganic materials 0.000 abstract description 5
- 239000010703 silicon Substances 0.000 abstract description 5
- 238000000151 deposition Methods 0.000 abstract 1
- 230000001590 oxidative effect Effects 0.000 abstract 1
- 230000002093 peripheral effect Effects 0.000 abstract 1
- 229910052782 aluminium Inorganic materials 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 230000005855 radiation Effects 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010893 electron trap Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関する。
半導体装置にγ線などの放射線が照射されると、熱酸化
膜中に正電荷が蓄積され、特に接合近傍に集中して再結
合中心が出来る。熱酸化膜の厚さが厚いほど酸化膜中に
蓄積される正電荷が多くなる。従って放射線が照射され
ると電流増幅率が低下するという問題があった。この問
題の対策として正孔捕獲中心の多いＳｉ熱酸化膜の厚さ
を１０〜４０ｎ・ｍと薄くして形成し、その上に、ＣＶ
Ｄ法を用いて絶縁膜、例えばＳｉ窒化膜を形成する方法
がある。ＣＶＤ法を用いて形成した絶縁膜は、Ｓｉ熱酸
化膜と異なり、正孔捕獲中心ばかりでなく、電子捕獲中
心も多く存在する。この為、放射線照射によって電子、
正孔それぞれが捕獲され、絶縁膜が正、又は負に強く帯
電することはない。従って、Ｓｉ熱酸化膜を薄くし、正
孔の捕獲中心を少なくし、その上に、このような絶縁膜
を形成することにより、放射線照射による障害を防止す
ることができる。
膜中に正電荷が蓄積され、特に接合近傍に集中して再結
合中心が出来る。熱酸化膜の厚さが厚いほど酸化膜中に
蓄積される正電荷が多くなる。従って放射線が照射され
ると電流増幅率が低下するという問題があった。この問
題の対策として正孔捕獲中心の多いＳｉ熱酸化膜の厚さ
を１０〜４０ｎ・ｍと薄くして形成し、その上に、ＣＶ
Ｄ法を用いて絶縁膜、例えばＳｉ窒化膜を形成する方法
がある。ＣＶＤ法を用いて形成した絶縁膜は、Ｓｉ熱酸
化膜と異なり、正孔捕獲中心ばかりでなく、電子捕獲中
心も多く存在する。この為、放射線照射によって電子、
正孔それぞれが捕獲され、絶縁膜が正、又は負に強く帯
電することはない。従って、Ｓｉ熱酸化膜を薄くし、正
孔の捕獲中心を少なくし、その上に、このような絶縁膜
を形成することにより、放射線照射による障害を防止す
ることができる。
第３図（ａ）〜（ｇ）は従来の半導体装置の製造方法を
説明するための工程順に示した半導体チップの断面図で
ある。
説明するための工程順に示した半導体チップの断面図で
ある。
第３図（ａ）に示すように、Ｐ型シリコン基板１の上に
Ｓｉ熱酸化膜３を設け、不純物を選択的にイオン注入し
てＰ型シリコン基板１の表面にＮ型拡散領域２を形成す
る。
Ｓｉ熱酸化膜３を設け、不純物を選択的にイオン注入し
てＰ型シリコン基板１の表面にＮ型拡散領域２を形成す
る。
次に、第３図（ｂ）に示すように、Ｓｉ熱酸化膜３を全
面に亘って除去し、厚さ１０〜４０ｎｍのＳｉ熱酸化膜
４を形成する。この９時の温度は、６００〜９５０℃で
ある。
面に亘って除去し、厚さ１０〜４０ｎｍのＳｉ熱酸化膜
４を形成する。この９時の温度は、６００〜９５０℃で
ある。
次に、第３図（ｃ）に示すように、Ｓｉ熱酸化膜４の上
に、ＣＶＤ法により厚さ５０〜１５０ｎｍのＳｉ窒化膜
５及び厚さ０．４〜０．６μｍのＳｉ酸化膜６を順次堆
積して設ける。
に、ＣＶＤ法により厚さ５０〜１５０ｎｍのＳｉ窒化膜
５及び厚さ０．４〜０．６μｍのＳｉ酸化膜６を順次堆
積して設ける。
次に、第３図（ｄ）に示すように、ホトレジスト膜を塗
布し、写真蝕刻法を用いてパターニングしたホトレジス
ト膜をマスクとしてＮ型拡散領域２の上のＳｉ酸化膜６
をエツチングする。次に、ホトレジスト膜を除去し、Ｓ
ｉ酸化膜６をマスクとしてＳｉ窒化ＪＩＩ ５をエツチ
ングし第１の開口部１０を形成する。
布し、写真蝕刻法を用いてパターニングしたホトレジス
ト膜をマスクとしてＮ型拡散領域２の上のＳｉ酸化膜６
をエツチングする。次に、ホトレジスト膜を除去し、Ｓ
ｉ酸化膜６をマスクとしてＳｉ窒化ＪＩＩ ５をエツチ
ングし第１の開口部１０を形成する。
次に、第３図（ｅ）に示すように、Ｓｉ酸化膜６を除去
し、Ｓｉ窒化膜５をマスクとして開口部１０の熱Ｓｉ酸
化膜４をエツチングする。このときＳｉ窒化膜５の端部
下面にアンダーカット部１３を生ずる。次に、ＣＶＤ法
により開口部を含む表面にリン濃度４〜５ｍｏｊ；Ｉの
Ｓｉ酸化膜７を堆積する。この時のＳｉ酸化膜７の厚さ
は０．４〜０．６μｍである。
し、Ｓｉ窒化膜５をマスクとして開口部１０の熱Ｓｉ酸
化膜４をエツチングする。このときＳｉ窒化膜５の端部
下面にアンダーカット部１３を生ずる。次に、ＣＶＤ法
により開口部を含む表面にリン濃度４〜５ｍｏｊ；Ｉの
Ｓｉ酸化膜７を堆積する。この時のＳｉ酸化膜７の厚さ
は０．４〜０．６μｍである。
次に、第３図（ｆ）に示すように、開口部１０上のＳｉ
酸化膜７を選択的にエツチングして開口部１０を含み且
つ開口部１０より大きい第２の開口部１２を形成する。
酸化膜７を選択的にエツチングして開口部１０を含み且
つ開口部１０より大きい第２の開口部１２を形成する。
次に、開口部１０．１２を含む表面にアルミニウム膜を
蒸着法又は、スパッタ法により堆積して選択的にエツチ
ングし、アルミニウム電極８を形成する。
蒸着法又は、スパッタ法により堆積して選択的にエツチ
ングし、アルミニウム電極８を形成する。
次に、第３図（ｇ）に示すように、後工程の例えば半導
体チップをリードフレームにマウントする時又は、金属
細線を半導体チップの電極にボンディングする時のよう
に、４００°Ｃを越える高温にさらされるとアンダーカ
ット部１１にたまっていた水分や有機物がガス化して空
胴１４を生じ、アルミニウム電極８がふくれたり消失し
たりする。最悪の場合には、破裂し断線を生ずる。
体チップをリードフレームにマウントする時又は、金属
細線を半導体チップの電極にボンディングする時のよう
に、４００°Ｃを越える高温にさらされるとアンダーカ
ット部１１にたまっていた水分や有機物がガス化して空
胴１４を生じ、アルミニウム電極８がふくれたり消失し
たりする。最悪の場合には、破裂し断線を生ずる。
上述した従来の半導体装置の製造方法は、開口部に生じ
たアンダーカット部に溜っていた水分や有機物が後工程
の加熱によってガス化し、アルミニウム電極をふくらま
せたり、断線を生じさせたりして半導体装置の信頼性を
低下させるという問題点があった。
たアンダーカット部に溜っていた水分や有機物が後工程
の加熱によってガス化し、アルミニウム電極をふくらま
せたり、断線を生じさせたりして半導体装置の信頼性を
低下させるという問題点があった。
本発明の半導体装置の製造方法は、−導電型半導体基板
上に第１の酸化膜を形成し不純物を選択的にイオン注入
して前記半導体基板の表面に逆導電型の拡散領域を設け
る工程と、前記第１の酸化膜を除去して前記拡散領域を
含む前記半導体基板の表面に熱酸化法により前記第１の
酸化膜より薄い第２の酸化膜を形成する工程と、前記第
２の酸化膜を選択的にエツチングして前記拡散領域上に
第１の開口部を設ける工程と、前記第１の開口部を含む
表面にＣＶＤ法又はスパッタ法により絶縁膜を形成する
工程と、前記絶縁膜を選択的にエツチングして前記開口
部の内側に第２の開口部を形成する工程とを含んで構成
される。
上に第１の酸化膜を形成し不純物を選択的にイオン注入
して前記半導体基板の表面に逆導電型の拡散領域を設け
る工程と、前記第１の酸化膜を除去して前記拡散領域を
含む前記半導体基板の表面に熱酸化法により前記第１の
酸化膜より薄い第２の酸化膜を形成する工程と、前記第
２の酸化膜を選択的にエツチングして前記拡散領域上に
第１の開口部を設ける工程と、前記第１の開口部を含む
表面にＣＶＤ法又はスパッタ法により絶縁膜を形成する
工程と、前記絶縁膜を選択的にエツチングして前記開口
部の内側に第２の開口部を形成する工程とを含んで構成
される。
次に、本発明について図面を参照して説明する。
第１図（ａ）〜（ｆ）は、本発明の一実施例を説明する
ための工程順に示した半導体チップの断面図である。
ための工程順に示した半導体チップの断面図である。
まず、第１図（ａ）に示すように、Ｐ型シリコン基板１
の上に熱酸化法によりＳｉ熱酸化膜３を設け、選択的に
不純物をイオン注入してＮ型の拡散領域２を形成する。
の上に熱酸化法によりＳｉ熱酸化膜３を設け、選択的に
不純物をイオン注入してＮ型の拡散領域２を形成する。
次に、第１図（ｂ）に示すように、Ｓｉ熱酸化ｒＩＡ３
を全面に亘って除去し、熱酸化法により厚さ１０〜４０
ｎｍのＳｉ熱酸化膜４を形成する。この時の温度は、６
００〜９５０°Ｃである。次に、ホトレジスト膜を塗布
し、写真蝕刻法を用いてパターニングしたホトレジスト
膜をマスクとして拡散領域２の上のＳｉ熱酸化膜４をエ
ツチングし、第１の開口部１０を設ける。
を全面に亘って除去し、熱酸化法により厚さ１０〜４０
ｎｍのＳｉ熱酸化膜４を形成する。この時の温度は、６
００〜９５０°Ｃである。次に、ホトレジスト膜を塗布
し、写真蝕刻法を用いてパターニングしたホトレジスト
膜をマスクとして拡散領域２の上のＳｉ熱酸化膜４をエ
ツチングし、第１の開口部１０を設ける。
次に、第１図（ｃ）に示すように、第１の開口部１０を
含む表面にＣＶＤ法にて厚さ５０〜１５０ｎｍのＳｉ窒
化膜５を堆積し、その上に厚さＯ１４〜０，６μｍｃｒ
）Ｓｉ酸化膜６をＣＶＤ法にて堆積する。
含む表面にＣＶＤ法にて厚さ５０〜１５０ｎｍのＳｉ窒
化膜５を堆積し、その上に厚さＯ１４〜０，６μｍｃｒ
）Ｓｉ酸化膜６をＣＶＤ法にて堆積する。
次に、第１図（ｄ）に示すように、Ｓｉ酸化膜６の上に
塗布してパターニングしたホトレジスト膜をマスクとし
てＳｉ酸化Ｍ６をエツチングし、開口部１０の周縁より
少くとも０．５μｍ内側に第２の開口部１１を設ける。
塗布してパターニングしたホトレジスト膜をマスクとし
てＳｉ酸化Ｍ６をエツチングし、開口部１０の周縁より
少くとも０．５μｍ内側に第２の開口部１１を設ける。
次にホトレジスト膜を除去し、Ｓｉ酸化膜６をマスクと
してＳｉ窒化膜５をエツチングする０次に、Ｓｉ酸化膜
６を除去する。
してＳｉ窒化膜５をエツチングする０次に、Ｓｉ酸化膜
６を除去する。
次に、第１図（ｅ）に示すように、ＣＶＤ法によりリン
濃度４〜５ｍｏβのＳｉ酸化膜７を０．４〜０．６μｍ
の厚さに堆積する０次に、Ｓｉ酸化膜・７を選択的にエ
ツチングし、開口部１０．１１を含み且つ開口部１０よ
り大きい口径の開口部１２を設ける。
濃度４〜５ｍｏβのＳｉ酸化膜７を０．４〜０．６μｍ
の厚さに堆積する０次に、Ｓｉ酸化膜・７を選択的にエ
ツチングし、開口部１０．１１を含み且つ開口部１０よ
り大きい口径の開口部１２を設ける。
次に、第１図（ｆ）に示すように、開口部１２を含む表
面にアルミニウム膜を蒸着法又は、スパッタ法により堆
積して選択的にエツチングしアルミニウム電極８を形成
する。
面にアルミニウム膜を蒸着法又は、スパッタ法により堆
積して選択的にエツチングしアルミニウム電極８を形成
する。
なお、Ｓｉ窒化膜５はＣＶＤ法の代りにスパッタ法を用
いて形成しても良く、ＣＶＤ法に比べて段差被覆性が向
上するという利点がある。
いて形成しても良く、ＣＶＤ法に比べて段差被覆性が向
上するという利点がある。
以上説明したように本発明は、−導電型半導体基板に設
けた逆導電型拡散領域を含む表面に薄い酸化膜を設けて
第１の開口部を設け、第１の開口部を含む表面にＣＶＤ
法等により絶縁膜を堆積し、絶縁膜を選択的にエツチン
グして第１の開ロンダーカット部を発生を防止し、後工
程の高温処理にさらされても、アルミニウム電極が消失
したり、ふくれなりする等の事故をなくして半導体装置
の信頼性を向上させるという効果を有する。
けた逆導電型拡散領域を含む表面に薄い酸化膜を設けて
第１の開口部を設け、第１の開口部を含む表面にＣＶＤ
法等により絶縁膜を堆積し、絶縁膜を選択的にエツチン
グして第１の開ロンダーカット部を発生を防止し、後工
程の高温処理にさらされても、アルミニウム電極が消失
したり、ふくれなりする等の事故をなくして半導体装置
の信頼性を向上させるという効果を有する。
第１図（ａ）〜（ｆ）は、本発明の一実施例を説明する
ための工程順に示した半導体チップの断面図、第２図（
ａ）〜（ｇ）には従来の半導体装置の製造方法を説明す
るための工程順に示した半導体チップの断面図である。 １・・・Ｐ型シリコン基板、２・・・Ｎ型拡散領域、３
．４・・・Ｓｉ熱酸化膜、５・・・Ｓｉ窒化膜、６，７
・・・Ｓｉ酸化膜、８・・・アルミニウム電極、１０゜
１１．１２・・・開口部、１３・・・アンダーカット部
、１４・・・空胴。
ための工程順に示した半導体チップの断面図、第２図（
ａ）〜（ｇ）には従来の半導体装置の製造方法を説明す
るための工程順に示した半導体チップの断面図である。 １・・・Ｐ型シリコン基板、２・・・Ｎ型拡散領域、３
．４・・・Ｓｉ熱酸化膜、５・・・Ｓｉ窒化膜、６，７
・・・Ｓｉ酸化膜、８・・・アルミニウム電極、１０゜
１１．１２・・・開口部、１３・・・アンダーカット部
、１４・・・空胴。
Claims (1)
- 一導電型半導体基板上に第１の酸化膜を形成し不純物を
選択的にイオン注入して前記半導体基板の表面に逆導電
型の拡散領域を設ける工程と、前記第１の酸化膜を除去
して前記拡散領域を含む前記半導体基板の表面に熱酸化
法により前記第１の酸化膜より薄い第２の酸化膜を形成
する工程と、前記第２の酸化膜を選択的にエッチングし
て前記拡散領域上に第１の開口部を設ける工程と、前記
第１の開口部を含む表面にＣＶＤ法又はスパッタ法によ
り絶縁膜を形成する工程と、前記絶縁膜を選択的にエッ
チングして前記開口部の内側に第２の開口部を形成する
工程とを含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10042689A JPH02278733A (ja) | 1989-04-19 | 1989-04-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10042689A JPH02278733A (ja) | 1989-04-19 | 1989-04-19 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02278733A true JPH02278733A (ja) | 1990-11-15 |
Family
ID=14273636
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10042689A Pending JPH02278733A (ja) | 1989-04-19 | 1989-04-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02278733A (ja) |
-
1989
- 1989-04-19 JP JP10042689A patent/JPH02278733A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63314868A (ja) | Ｍｏｓ半導体装置の製造方法 | |
| JP2614016B2 (ja) | 半導体装置の製造方法 | |
| JPH0697297A (ja) | コンタクトを有する半導体素子及びその製造方法 | |
| JPH02278733A (ja) | 半導体装置の製造方法 | |
| JPH0370178A (ja) | 半導体装置 | |
| JPH0210730A (ja) | 集積回路チップ上の電界効果トランジスタ用のフィールド・アイソレーション形成方法と構造 | |
| JPH0492466A (ja) | 半導体装置およびその製造方法 | |
| JPH0369137A (ja) | 半導体集積回路の製造方法 | |
| JPS6146964B2 (ja) | ||
| JPH0897212A (ja) | 半導体装置の製造方法 | |
| JPH0695550B2 (ja) | 半導体装置 | |
| JPS6240741A (ja) | 半導体装置 | |
| JPS61203670A (ja) | 固体撮像装置の製造方法 | |
| JP2623647B2 (ja) | 半導体装置の製造方法 | |
| JPH1056197A (ja) | ＨｇＣｄＴｅ半導体装置及びその製造方法 | |
| JPS6370461A (ja) | 半導体装置 | |
| KR100263479B1 (ko) | 고체 촬상 소자의 제조 방법 | |
| JPH0414497B2 (ja) | ||
| JPS59202777A (ja) | 固体撮像装置とその製造方法 | |
| JPS62263658A (ja) | 半導体装置およびその製造方法 | |
| JPS6237964A (ja) | シヨツトキバリヤ形半導体装置およびその製造方法 | |
| JPH03154378A (ja) | 耐放射線半導体装置の製造方法 | |
| JPH045860A (ja) | ショットキーダイオード | |
| JPH065807A (ja) | 半導体記憶装置 | |
| JPH0325929A (ja) | 半導体装置の製造方法 |