JPH0227812B2 - - Google Patents

Info

Publication number
JPH0227812B2
JPH0227812B2 JP58165354A JP16535483A JPH0227812B2 JP H0227812 B2 JPH0227812 B2 JP H0227812B2 JP 58165354 A JP58165354 A JP 58165354A JP 16535483 A JP16535483 A JP 16535483A JP H0227812 B2 JPH0227812 B2 JP H0227812B2
Authority
JP
Japan
Prior art keywords
optical device
compound semiconductor
item
manufacturing
lens
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58165354A
Other languages
English (en)
Other versions
JPS5972141A (ja
Inventor
Henrii Baaton Randorufu
Arubaato Kooru Hooru
Uiriamu Osutaameiyaa Junya Furederitsuku
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
AT&T Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&T Technologies Inc filed Critical AT&T Technologies Inc
Publication of JPS5972141A publication Critical patent/JPS5972141A/ja
Publication of JPH0227812B2 publication Critical patent/JPH0227812B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F3/00—Electrolytic etching or polishing
    • C25F3/02—Etching
    • C25F3/12—Etching of semiconducting materials
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F3/00—Electrolytic etching or polishing
    • C25F3/02—Etching
    • C25F3/14—Etching locally
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063—Electrolytic etching
    • H01L21/30635—Electrolytic etching of AIIIBV compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Weting (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

【発明の詳細な説明】
技術分野 本発明は化合物半導体上に幾何学的形状をエツ
チングすることにより、光学的品質を有する表面
を形成する光デバイス製作方法に係る。 本発明の背景 光伝送システム、各種光デバイスおよび他の光
システムの発展により各種の新デバイス、すでに
存在するデバイスの修正およびそのようなデバイ
スの製作方法の必要性が生じた。特に重要な光デ
バイスは、各種化合物半導体を用いたものであ
る。そのようなデバイスの典型的な例は、発光ダ
イオード、光検出器および半導体レーザーであ
る。光学的品質でなければならない化合物半導体
表面上に各種の幾何学的形状を形成することがし
ばしば必要である。典型的な例は発光ダイオード
の表面上へのレンズの形成である。レンズは発光
ダイオードの内側で等方的に与えられる光を集
め、特定の方向に集中させるために使われる。典
型的な例は発光ダイオードからの光を、光伝送シ
ステム中の光フアイバに集めることである。 多くの光デバイスの製作では、多くのデバイス
が一枚の半導体ウエハ上に同時に形成される大量
処理が採用される。典型的な場合、発光ダイオー
ドの生産において約20デバイス以上が単一ウエハ
上に作られる。処理はすべてのデバイスに対し同
時に行われる。光学品質の幾何学的形状を形成す
る際、個々のダイオードに注意を払うことなく、
すべてのデバイスを同時に行うのが経済上特に望
ましい。言いかえると、精密な幾何学的形状をエ
ツチでき、過剰の散乱を起こすことなく、光を伝
送または反射する光学的品質の表面を形成できる
エツチングプロセスを有することが望ましい。 ｐ形ガリウムひ素に対する光電気化学エツチン
グプロセスについては、文献（アプライド・フイ
ジツクス・レターズ（Applied physics Letters）
39(1)、76頁（1981）参照）に述べられているが、
このプロセスは、ｐ形化合物半導体にのみ適用で
きる。 本発明の要約 本発明は光学的品質のエツチされた表面を形成
するよう電解液中でｎ形または真性化合物半導体
を電気化学的にフオトエツチングすることによ
り、光デバイスを製作する方法に係る。このプロ
セスには化合物半導体に電気化学的電位を印加す
る工程が含まれ、その値はエツチされている具体
的な化合物半導体および電解液の組成により決ま
る特定の範囲内にあり、化合物半導体の価電子帯
中に正孔を生成するのに十分なエネルギーの光
で、エツチされている表面を照射することが含ま
れる。電解液の組成は、化学的品質のエツチされ
た表面を生成する上で非常に重要である。電解液
は１cm当少くとも0.0001モー（好ましくは１cm当
り0.01モー以上）の伝導率とある程度のフツ化水
素酸を有する水溶液にすべきである。フツ化水素
酸の濃度は広範囲（0.01ないし５モル濃度）で変
えられるが、0.5ないし２モル濃度の範囲が好ま
しい。伝導率、緩衝性を高めるために塩を加えて
もよい。フツ化塩（KF、NaF等）を0.1ないし２
モル濃度の範囲で用いるのが好ましい。このプロ
セスはInGaAsP／InP発光ダイオード上に、レン
ズをエツチングする場合に著しく有用で、その場
合にレンズは透明および不透明環の交互のパター
ン・アレイから成るマスクを用いてInP基板中に
エツチされる。得られるレンズは発光ダイオード
から生じる光のかなりの割合を、所望の方向に集
め散乱損失を著しく下げる。加えて、それらは
（ダイオード構造上におかれたレンズ構造より）
ダイオード構造の集積部を構成し、レンズは個々
のダイオード構造に注意を払うことなく、ウエハ
中のすべてのダイオードに同時に形成される。そ
のような大量処理は、経済上非常に有利である。 詳細な記述 本発明はフツ化水素酸を含む電解液中で、化合
物半導体に対して行う電気化学的フオトエツチン
グ方法が、光学品質の表面を生じることを観測し
たことに基づく。発光ダイオードからのそのよう
な表面上の散乱は、生じる非常に平坦な表面のた
めに非常に小さい。荒さは発光ダイオード内での
波長の約４分の１以下（約0.1μｍ）である。 電気化学的フオトエツチング方法において、化
合物半導体は配化−還元反応の一部にされる。化
合物半導体はアノードになり、対向電極（通常は
白金または白金メツキしたチタンのような不活性
金属）がカソードとなる。電位が半導体に対して
印加されるが、その値については以下で述べる。
エツチングは半導体および電解液間の界面におい
て、光で生成した正孔が起こす分解反応により生
じる。 この方法は−化合物および−化合物を
含む各種の半導体化合物に対し有用である。典型
的な化合物半導体はCdS、CdSe、HgCdTe、
GaP、GaAs、AlAs、AlP、AlSb、InSb、InAs、
InP、GaInAs、GaInP、GaInAsP、GaAlPおよ
びGaAlAsである。真性およびｎ形材料の両方が
本発明の方法によりエツチできる。真性半導体と
は、光照射のない場合、正孔と電子の数が（通常
100倍以内で）ほぼ等しい種類の半導体をさす。
真性半導体にはアンドープ半導体および補償半導
体（不純物または他のドーパントを補償するため
に、トラツプをドープした半導体）が含まれる。
典型的な場合、そのような半導体は106Ω−cm以
上または通常107または108Ω−cm以上の抵抗率を
有する半絶縁性である。しかし、このエツチング
方法ははるかに抵抗率の低い真性化合物半導体に
対しても適用できることを認識すべきである。し
ばしばそのような材料はそれらの半絶縁性のた
め、基板として有用である。 電子が正孔より多いｎ形化合物半導体も含まれ
る。通常ｎ形半導体はドナを格子中に置きかえる
（たとえば族元素の代りにイオウ、セレンまた
はテルルを、または−半導体中の族元素の
代りにシリコンを）ことにより得られる。典型的
なドーピングレベルは、１立方センチメートル当
り1015乃至1019原子で、多くの場合１立方センチ
メートル当り1016ないし1018原子が好ましい。こ
の方法は化合物半導体に対して有用で、その場合
半導体の禁制帯よりエネルギーの大きな光は少数
キヤリヤ密度に著しい影響を与える。一般に、こ
のことは光が無い場合、正孔キヤリヤ密度が化合
物半導体中で電子キヤリヤ密度を100倍以上起え
るべきでないことを意味する。 電源（すなわち、電池、電子的電源等）が電気
化学反応に対しパワーを供給し、化合物半導体に
電位を与えるために用いられる。電位（通常電解
質中に置かれた飽和KClカロメル電極、SCEに対
して）および電流を測定するため、回路中でメー
ターが用いられる。電流はエツチング速度に比例
し、従つてエツチング方法に対する便利なモニタ
ーである。 フオトエツチすべき化合物半導体上の電位は特
に重要である。なぜならば、電位が高すぎると光
がなくてもエツチングが起こり、電位が低すぎる
と光が照射されていてもエツチングが妨げられる
ことになる。一般的な原則として、電位は用いら
れる具体的な電気化学溶液中の価電子帯の最大電
位とこれら同じ条件下のフラツトバンド電位間の
電位にすべきである。フラツトバンド電位はｎ形
化合物半導体の場合、ほぼ伝導帯最小値で真性化
合物半導体の場合は価電子帯および伝導帯間のほ
ぼ中央である。しばしばこれら各種電位は既知で
あり、各種の文献から見出される。ｎ形InPの場
合の典型的な値は1.0モル濃度フツ化水素酸およ
び0.5モル濃度フツ化ナトリウム中のSCE基準で、
−0.5ないし＋1.2ボルトである。最もよい結果
は、＋0.2ないし＋0.5の範囲で得られ、＋0.3が最も
好ましい。 適当な電位が既知な場合、あるいはより精密な
電位が必要な場合、具体的な化合物半導体のボル
タモグラムをとることにより、これらの特性を直
接測定することができる。ここで、エツチング速
度は（上で述べたように電流を観測することによ
り）化合物半導体表面上に入射する光がある場
合、およびない場合について印加された電位の関
数として測定される。電位の一領域において、光
が照射された場合（高電流で明らかなように）高
いエツチングが観測されるが、光照射がない場合
には本質的にエツチングは起こらない（ほぼ電流
はゼロ）ことが見出される。電気化学フオトエツ
チング方法において、興味があるのは電位のこの
領域である。 （１立方センチメートル当り約1018原子にイオ
ウをドープした）ｎ形InPの場合の典型的なボル
タモグラムが第１図に示されている。測定はｎ形
InPのこれら結晶面に対して示されている。これ
らの測定は1.0モル濃度および0.5モル濃度KF中
で行つた。（100）面の場合、SCE基準で−0.5な
いし＋1.2ボルトの電位領域において、エツチン
グは光照射で起こり、光照射がない場合にはエツ
チングはほとんどまたは全く起こらない。電位の
この領域により十分なフオトエツチングが行われ
る。好ましい領域はエツチ速度が電位に比較的独
立で、急速（曲線の平坦部）であるが、エツチン
グが起こる電位（＋0.2ないし＋0.5ボルト）から
離れている領域である。光は約108マイクロワツ
トのパワーを有するHe−Neレーザーにより供給
された。ｎ形InPの（111）および（１１１）面
では同様の結果が得られるが、光照射エツチング
の場合、曲線が約0.2ボルトだけ、より正電位側
にずれることが異なる。 ボルタモグラムはまた、同じ電解液中のｎ形
GaAsについても得られる。フオトエツチングの
場合の電位範囲は−0.8ないし＋1.0であることが
わかつたが、−0.4ないし＋0.4が好ましい。0.0の
値が通常用いられる。 GaAlAsの場合、伝導帯は約0.4ボルト上昇する
が、価電子帯は本質的に変わらない。従つて、光
照射した場合のエツチング曲線は、約0.4ボルト
だけ、より負電位側に移動する。 光源の少くとも一部が化合物半導体の表面にお
いて価電子帯中に正孔を発生させるのに十分なエ
ネルギーを含む限り、各種の光源が使用できる。
この条件は化合物半導体の禁制帯に等しいか、大
きいエネルギーを有する放射を用いることにより
容易に満たされる。条件によつては禁制帯中にエ
ネルギー状態があるため、化合物半導体の禁制帯
より小さな光エネルギーを用いることができる。
しばしばこれらのエネルギー状態は不純物、ドー
ピング元素、補償元素および結晶欠陥による。し
かし便利さとエツチング速度のため、禁制帯より
大きなエネルギーを有する光が好ましい。（タン
グステンランプのような）広帯域光またはレーザ
ーのように本質的に単色光が使用できる。所望の
光の方向、放射密度等を得るために、レンズおよ
び他の光学手段を用いてもよい。 多くの用途に対し、特定の領域に光（従つて、
エツチング）を閉じ込めるためマスクが用いられ
る。表面のある部分上で光の透過を変えることに
より、半導体表面のある部分でエツチング速度を
変えるためにマスクを用いてもよい。部分的に反
射性または吸収性マスクを用いてもよい。しばし
ばそのようなマスクを作るためにフオトグラフイ
乳剤が用いられる。 電解液の特性は光学的品質の表面を得るため
に、かなり重要である。電解液は５以下、好まし
くは3.2のPHを有するフツ化物イオンを含む酸水
溶液にすべきである。しばしば溶液は塩、好まし
くはKF、NaF等のフツ化物塩を含む。しばしば
溶液にはHF水溶液に塩基（すなわちKOH）を
加えることにより作られる。0.5ないし２モル濃
度のHF濃度と必要によつて0.5ないし1.0モル濃
度の塩濃度を有する酸溶液が優れた結果を生みだ
す。このHF濃度範囲により（HF溶液が腐食性
であるための）過剰濃度の欠点がなく、適度のエ
ツチ速度が得られ、この塩濃度により塩の折出を
起こすことなく、溶液の優れた導電率が得られ
る。 本発明はレンズを発光ダイオード上に配置する
ための方法により、特によく説明される。レンズ
はInGaAsP／InP形発光ダイオード上に配置し
た。レンズは構造のｎ−InP部分上に配置する。 方法は第２図に示された装置で行つた。この装
置２０は本質的に投影システムで、フオトマスク
の像が所望の光強度パターンを生成するよう個々
のLEDデバイスを含んだ化合物半導体ウエハの
表面上に投影される。投影システムにおいて、像
レンズ２１（ローデンストツク・アポーローダゴ
ン50mm、f2.8、アポクロマート拡大レンズ）がフ
オトマスク２２をホルダ２４により配置された半
導体ウエハ２３上に投影するために用いられる。
マスク２２は100ワツトタングステン−ハロゲ
ン・ランプ２６、非球面コリメータレンズ（箱の
中にあり、図示されていない）およびウエハ・フ
イルタ（図示されていない）から成る投影光源２
５により照射された。また、フイラメントを投影
レンズ上に焦点を合わせるため、レンズ２７も用
いられる。投影レンズとセル間の薄膜ビームスプ
リツタ２８が、ウエハからの反射光をマスク像の
調整が可能なように作業距離を長くして顕微鏡に
向けた。プレキシガラスで作られたセル３０が３
方向平行移動および３方向回転自由のステージ３
０上にマウントされた。セル３０の方向および垂
直位置は、マスク像に対してウエハを位置合わせ
するように調整された。光強度は15ｍＡ／cm2以下
の電流密度となるよう中性密度フイルタで調整し
た。電気化学セル中にはまた、白金でできた対向
電極３１、SCE基準電極３２があり、電気化学反
応はポテンシオスタツト３３から電気的にパワー
を供給した。 電解液３４は1.5モル濃度HFおよび0.5モル濃
度KF（適当量の0.5モル濃度のKOHを2.0モル濃度
HFに加えることにより作つた）から成つた。ウ
エハに印加される電位はSCE基準で0.1ないし0.4
ボルトの間で、それにより１分当り0.5μｍ以下の
エツチング速度が得られた。電流密度は１cm2当り
15ｍＡ以下であつた。これらの条件下で、電流密
度は直接光強度に比例した。任意のレンズ形がエ
ツチできるが、これらの実験では球状レンズがエ
ツチされた。その理由は、それらの集光特性が実
際の動作と、予想される動作を比較するために、
容易に計算できるためである。 エツチ速度は光強度に依存すると仮定して透過
の空間的変化が所望のレンズを生じる限り、本発
明を実施する際各種のフオトマスクが使用でき
る。乳剤マスク、反射マスク等が使用できる。マ
スクの透過機能は伝達最大値に対する最小値の比
に依存する。この比は材料の除去を最小にするた
め、できる限り小さくすべきである。実現できる
光強度の空間的変化に対する制約が、その小ささ
を制限する。0.1という値が適当な妥協点として
選ばれた。均一な照射と透過が最大であると仮定
すると、レンズの中心からの半径ｒの関数として
のマスクの透過Ｔに対する式は次のようになる。 ここで、Ｒはレンズの所望の曲率半径、Ｄはレ
ンズの直径、Ｍはマスクが表面上に投影される倍
率である。これによりレンズを囲む領域が
【式】の深さまでエツチさ れたとき、球状レンズが形成される。100μｍの
厚さのLEDの場合、75μｍの曲率半径が最適に近
い。レンズの直径は典型的な光フアイバのコア直
径に調和させるため、62.5μｍに選んだ。 この用途に便利な具体的なマスクは、透明およ
び不透明環（高および低光透過環）が交互になつ
たものである。この型のマスクにより、乳剤の光
密度の波長依存性による誤差が除去される。ま
た、そのようなマスクを製作するためには、便利
な方法が使用できる。環の半径は隣接した対を通
しての平均透過量が対間の境界において、式で与
えられる所望の透過率に調和するよう選ばれた。
これは中心から透過率１に達するまでくり返され
た。 マスクはクロム被覆ガラス板中にパターンを形
成する電子ビーム露出システム（EBES）により
製作した。環の幅を計算する際、ガラスの反射
（〜8.0パーセント）およびクロム薄膜の有限の透
過（0.5パーセント）は無視した。EBESシステ
ムは0.25μｍの間隔で描くことができ、1.0μｍ幅
の明瞭な環を適切に得ることができた。この最小
環幅で、マスクは倍率Ｍ＝0.5で表面上に投影さ
れ、９×９アレイパターンから成るように設計さ
れた。0.5の倍率はマスクの環状パターンから
LED表面上の光強度がなめらかに変化し、かつ
停止およびくり返しをすることなく、できる限り
大きなウエハを処理できる妥協点にある値として
選んだ。 方法はウエハ４０上のLEDアレイについて行
つた。そのようなウエハの一部が第３図に示され
ている。実際の層はここでは興味がないが、ｐ側
または活性層はレンズがある側とは反対側にあ
り、レンズはｎ形InPで作られた基板４１中に配
置されている。レンズを配置すべき場所を、金属
層４２が囲んでいる。 レンズは活性層またはｐ側にヒートシンクを設
けることを除いて、方法が完了した後、ウエハ上
にエツチされる。レンズが反対側のｐ電極と中心
が確実にあるように、補助フオトレジスト工程を
導入した。ウエハはそのｐ側をワツクスでガラス
円盤にマウントした。ｎ側上のフオトレジスト中
に150μｍ直径の穴を形成するためのマスクは、
ウエハを通つて透過した光を観測するために、赤
外顕微鏡を用いてｐ電極に位置あわせされる。レ
ンズパターンはこれら開口と中心を合わされる。
レンジをエツチした後、フオトレジストは酸素プ
ラズマ中で除去され、最終処理工程が続けられ
る。レンズをフオトエツチングする前に、ある種
の領域中のフオトエツチングを妨げる表面損傷を
除くために、基板をH2SO4：30パーセント
H2O2：H2O（１：１：10）中で１分間エツチする
ことが便利であることがわかつている。 レンズは７−12μｍの高さまでエツチされた。
これを達成するために、周囲領域は約10ないし
19μｍの深さまでエツチしなければならなかつた
（全エツチ時間は、約20ないし40分であつた。）こ
れはマイクロフオトメータを用いた測定結果と一
致した。マイクロフオトメータはレンズスポツト
の像中の周囲領域の中心において光強度比0.14を
示し、マスクを設計した値0.1よりは大きかつた。
像のコントラストがこのように減少したのは、投
影レンズの収差と散乱の結果である。 同じウエハから作つたLEDから、レンズをつ
けた場合およびつけない場合、傾斜屈折率フアイ
バ中に結合されたパワーを測定した。結合パワー
のこの改善は、実験誤差の範囲内で、これら
LEDについて計算した値と一致した。典型的な
場合、30μｍの光スポツト径を用いると、50μｍ
コア径、0.23NA傾斜屈折率フアイバには２ない
しそれ以上のパワーが結合された。ワイエルスト
ラセ・レンズを含む他の型のレンズもフオトエツ
チできる。そのようなレンズについては、ダヴリ
ユ・エヌ・カー（Ｗ・Ｎ・Carr）によりインフ
ラレツド・フイジツクス（Infrared Physics）、
６、１（1966）中に述べられている。これはこれ
らレンズの散乱損失が非常に小さいことを示して
いる。本発明の方法を用いて、多くの他の幾何学
形状もエツチできる。そのような幾何学形状に
は、他の型のレンズ、各種光デバイス上の薄膜に
用いる光学的平坦面、フアイバまたはロツド用結
合端が含まれる。加えて、他の型の化合物半導体
もエツチできる。具体的には、これらには
InGaAs、InGaAsP、GaAsおよびGaAlAsが含
まれる。
【図面の簡単な説明】
第１図はHF水溶液中のｎ形InPのボルタモグ
ラムを示す図、第２図は本発明を実施するのに有
用な装置の構成図、第３図は本発明に従い形成さ
れるレンズを有する発光ダイオードアレイを示す
図である。 〔主要部分の符号の説明〕、化合物半導体……
２３、電解液……３４、カソード……３１、フオ
トマスク……２２。

Claims (1)

  1. 【特許請求の範囲】 １ 光学的品質の表面を形成するため、化合物半
    導体の少くとも一部をエツチングする工程から成
    るレンズの表面のような特に平滑な表面を有し、
    少くとも一つの真性またはｎ形化合物半導体から
    成る光デバイスの製作方法において、 エツチング方法は電流を化合物半導体0.0001
    ／cm以上の導電率を有する電解液およびカソー
    ドに流し、電解液はフツ化水素酸水溶液から成る
    電気化学フオトエツチング方法であり、該フオト
    エツチング方法は、 電解液中の半導体化合物の価電子帯最大電位と
    電解液中の半導体化合物の伝導帯最小電位間の電
    位を半導体化合物に印加すること、および、 エツチングすべき化合物半導体の表面の一部を
    価電子帯中に正孔を生成するのに十分なエネルギ
    ーの光で照射すること、 から成ることを特徴とする光デバイスの製作方
    法。 ２ 前記第１項に記載された方法において、 フツ化水素酸の濃度範囲は、0.01ないし５モル
    濃度、好ましくは0.5ないし２モル濃度であるこ
    とを特徴とする光デバイスの製作方法。 ３ 前記第１項に記載された方法において、 化合物半導体はGaP、GaAs、AlAs、AlP、
    AlSb、InSb、InAs、InP、GaInAs、GaInP、
    GaInAsP、GaAlP及びGaAlAsから選択された
    −化合物半導体であることを特徴とする光デ
    バイスの製作方法。 ４ 前記第１項に記載された方法において、 化合物半導体は、CdS、CdSe、HgCdTeから
    選択された−化合物半導体であることを特徴
    とする光デバイスの製作方法。 ５ 前記第１項に記載された方法において、 化合物半導体はｎ形InPで、SCE基準での電位
    は−0.5ないし＋1.2ボルト、好ましくは0.2ないし
    0.5ボルトであることを特徴とする光デバイスの
    製作方法。 ６ 前記第１項に記載された方法において、 化合物半導体はｎ形GaAsで、電位は−0.8ない
    し1.0ボルト、好ましくは−0.4ないし＋0.4ボルト
    であることを特徴とする光デバイスの製作方法。 ７ 前記第１項に記載された方法において、 デバイスは発光ダイオードで、該エツチング方
    法は発光ダイオード上にレンズを形成するもので
    あることを特徴とする光デバイスの製作方法。 ８ 前記第７項に記載された方法において、 エツチされたレンズは発光ダイオードの基板上
    にあることを特徴とする光デバイスの製作方法。 ９ 前記第７項に記載された方法において、 基板はｎ形InPであることを特徴とする光デバ
    イスの製作方法。 １０ 前記第７項に記載された方法において、 発光ダイオード上にレンズを形成するため、適
    切な空間的光強度変化を生ずるようフオトマスク
    が用いられることを特徴とする光デバイスの製作
    方法。 １１ 前記第１０項に記載された方法において、 フオトマスクは高透過および低透過の交互の環
    であることを特徴とする光デバイスの製作方法。
JP58165354A 1982-09-10 1983-09-09 光デバイスの製作方法 Granted JPS5972141A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/416,473 US4415414A (en) 1982-09-10 1982-09-10 Etching of optical surfaces
US416473 1982-09-10

Publications (2)

Publication Number Publication Date
JPS5972141A JPS5972141A (ja) 1984-04-24
JPH0227812B2 true JPH0227812B2 (ja) 1990-06-20

Family

ID=23650120

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58165354A Granted JPS5972141A (ja) 1982-09-10 1983-09-09 光デバイスの製作方法

Country Status (6)

Country Link
US (1) US4415414A (ja)
EP (1) EP0103443B1 (ja)
JP (1) JPS5972141A (ja)
CA (1) CA1232568A (ja)
DE (1) DE3378712D1 (ja)
ES (1) ES525515A0 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03270853A (ja) * 1990-03-20 1991-12-03 Toyo A Tec Kk 工具折損検知装置
JPH055349U (ja) * 1991-07-04 1993-01-26 三井精機工業株式会社 横型多軸ヘツド用刃具検査装置

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4689125A (en) * 1982-09-10 1987-08-25 American Telephone & Telegraph Co., At&T Bell Labs Fabrication of cleaved semiconductor lasers
US4482443A (en) * 1983-12-30 1984-11-13 At&T Technologies Photoelectrochemical etching of n-type silicon
US4608138A (en) * 1984-02-16 1986-08-26 Mitsubishi Denki Kabushiki Kaisha Electrolytic method and apparatus
US4559116A (en) * 1984-07-09 1985-12-17 Minnesota Mining And Manufacturing Company Process of etching semiconductor electrodes
US4700210A (en) * 1984-11-21 1987-10-13 American Telephone And Telegraph Company, At&T Bell Laboratories Asymmetric chip design for LEDS
GB8429701D0 (en) * 1984-11-23 1985-01-03 British Telecomm Integrated optoelectronic devices
US4622114A (en) * 1984-12-20 1986-11-11 At&T Bell Laboratories Process of producing devices with photoelectrochemically produced gratings
US4613417A (en) * 1984-12-28 1986-09-23 At&T Bell Laboratories Semiconductor etching process
GB2181567B (en) * 1985-07-04 1989-01-11 Plessey Co Plc Infra-red fresnel lenses and methods of fabrication
GB2203892A (en) * 1987-04-24 1988-10-26 Philips Electronic Associated A method of etching a semiconductor body
AU614644B2 (en) * 1988-07-18 1991-09-05 Unisearch Limited Sculpted solar cell structures
US5053106A (en) * 1988-10-12 1991-10-01 Occidental Chemical Corporation Low friction, wear resistant plastic parts
US5250471A (en) * 1988-12-26 1993-10-05 The Furukawa Electric Co. Method for manufacturing compound semiconductor devices including a step where the semiconductor is etched without exposure to light
US5277769A (en) * 1991-11-27 1994-01-11 The United States Of America As Represented By The Department Of Energy Electrochemical thinning of silicon
US5238529A (en) * 1992-04-20 1993-08-24 Texas Instruments Incorporated Anisotropic metal oxide etch
US5374330A (en) * 1992-04-20 1994-12-20 Texas Instruments Incorporated Anisotropic barium strontium titanate etch
US5312516A (en) * 1992-04-20 1994-05-17 Texas Instruments Incorporated Anisotropic tantalum pentoxide etch
US5238530A (en) * 1992-04-20 1993-08-24 Texas Instruments Incorporated Anisotropic titanate etch
US5338415A (en) * 1992-06-22 1994-08-16 The Regents Of The University Of California Method for detection of chemicals by reversible quenching of silicon photoluminescence
US5418114A (en) * 1992-09-30 1995-05-23 Texas Instruments Incorporated Anisotropic liquid phase photochemical mercury cadmium telluride etch
US5279702A (en) * 1992-09-30 1994-01-18 Texas Instruments Incorporated Anisotropic liquid phase photochemical copper etch
US5348627A (en) * 1993-05-12 1994-09-20 Georgia Tech Reserach Corporation Process and system for the photoelectrochemical etching of silicon in an anhydrous environment
WO1998044174A1 (en) * 1997-03-27 1998-10-08 Corning Incorporated Surface figuring of optical surfaces of silicon carbide by photoelectrochemical etching
US6074546A (en) * 1997-08-21 2000-06-13 Rodel Holdings, Inc. Method for photoelectrochemical polishing of silicon wafers
US20030057106A1 (en) * 2001-09-12 2003-03-27 Zhouxin Shen High throughput chemical analysis by improved desorption/ionization on silicon mass spectrometry
CN101248373B (zh) * 2005-08-26 2010-11-03 松下电工株式会社 制造半导体光学透镜的方法
EP1952109A1 (en) * 2005-11-25 2008-08-06 Matsushita Electric Works, Ltd. Infrared detection unit using a semiconductor optical lens
TWI419356B (zh) * 2008-03-05 2013-12-11 Univ Nat Taiwan 週期性結構之製作方法及發光元件之製作方法
CN103743613B (zh) * 2014-01-20 2015-11-11 厦门大学 一种光学元件刻蚀装置
KR101969401B1 (ko) * 2017-06-05 2019-04-16 아주대학교산학협력단 식각액 및 이를 이용하는 반도체 소자의 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55148771A (en) * 1979-05-08 1980-11-19 Ibm Chemical etching method of worked article surface
JPS57141919A (en) * 1981-02-26 1982-09-02 Fujitsu Ltd Manufacture of semiconductor device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3041258A (en) * 1960-06-24 1962-06-26 Thomas V Sikina Method of etching and etching solution for use therewith
US3728236A (en) * 1971-08-05 1973-04-17 Rca Corp Method of making semiconductor devices mounted on a heat sink
GB1448600A (en) * 1973-12-06 1976-09-08 Standard Telephones Cables Ltd Semiconductor etching
US3954523A (en) * 1975-04-14 1976-05-04 International Business Machines Corporation Process for fabricating devices having dielectric isolation utilizing anodic treatment and selective oxidation
US4351706A (en) * 1980-03-27 1982-09-28 International Business Machines Corporation Electrochemically eroding semiconductor device
US4389291A (en) * 1981-06-19 1983-06-21 Bell Telephone Laboratories, Incorporated Photoelectrochemical processing of InP-type devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55148771A (en) * 1979-05-08 1980-11-19 Ibm Chemical etching method of worked article surface
JPS57141919A (en) * 1981-02-26 1982-09-02 Fujitsu Ltd Manufacture of semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03270853A (ja) * 1990-03-20 1991-12-03 Toyo A Tec Kk 工具折損検知装置
JPH055349U (ja) * 1991-07-04 1993-01-26 三井精機工業株式会社 横型多軸ヘツド用刃具検査装置

Also Published As

Publication number Publication date
EP0103443A2 (en) 1984-03-21
DE3378712D1 (en) 1989-01-19
EP0103443A3 (en) 1985-01-09
ES8405999A1 (es) 1984-07-01
EP0103443B1 (en) 1988-12-14
JPS5972141A (ja) 1984-04-24
ES525515A0 (es) 1984-07-01
CA1232568A (en) 1988-02-09
US4415414A (en) 1983-11-15

Similar Documents

Publication Publication Date Title
CA1232568A (en) Process for fabricating an optical device
US4391683A (en) Mask structures for photoetching procedures
US9583914B2 (en) Semiconductor laser element
Ostermayer Jr et al. Photoelectrochemical etching of integral lenses on InGaAsP/InP light‐emitting diodes
JPS60160129A (ja) ｎ形シリコン半導体を含むデバイスの製作方法
JPS5966126A (ja) 半導体デバイスの製作方法
US4613417A (en) Semiconductor etching process
Liau et al. Large‐numerical‐aperture microlens fabrication by one‐step etching and mass‐transport smoothing
JPH01501586A (ja) 半導体構造およびその製造方法
US4622114A (en) Process of producing devices with photoelectrochemically produced gratings
US4389291A (en) Photoelectrochemical processing of InP-type devices
JPS63500826A (ja) 赤外光線レンズとその製造法
US4576691A (en) Etching optical surfaces on GaAs
US4689125A (en) Fabrication of cleaved semiconductor lasers
EP0108475B1 (en) Fabrication of cleaved semiconductor lasers
Fink et al. Photoelectrochemical etching of GaAs/AlGaAS multilayer structures
JPS6317356B2 (ja)
Udupa Development of photochemical etching and its application in fabrication of integrated reflector metal semiconductor metal photodetectors
JPS58158989A (ja) 分布帰還半導体レ−ザ
JP2006080274A (ja) エッチング方法及び半導体装置の製造方法
Twyford et al. Increased modulation depth of submicron gratings produced by photoelectrochemical etching of GaAs
Wada et al. InP light emitting diodes on Si substrates integrated with back-surface diffractive lenses
Tisone et al. Laser-Controlled Etching Of Chromium-Doped and N-Doped< 100> Gaas
JPS6320037B2 (ja)
JPS5947480B2 (ja) 半導体装置の製造方法