JPS5972141A - 光デバイスの製作方法 - Google Patents

光デバイスの製作方法

Info

Publication number
JPS5972141A
JPS5972141A JP58165354A JP16535483A JPS5972141A JP S5972141 A JPS5972141 A JP S5972141A JP 58165354 A JP58165354 A JP 58165354A JP 16535483 A JP16535483 A JP 16535483A JP S5972141 A JPS5972141 A JP S5972141A
Authority
JP
Japan
Prior art keywords
optical device
compound semiconductor
lens
method described
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58165354A
Other languages
English (en)
Other versions
JPH0227812B2 (ja
Inventor
ランドルフ・ヘンリ−・バ−トン
ポ−ル・アルバ−ト・コ−ル
フレデリツク・ウイリアム・オスタ−メイヤ−・ジユニヤ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
Western Electric Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Western Electric Co Inc filed Critical Western Electric Co Inc
Publication of JPS5972141A publication Critical patent/JPS5972141A/ja
Publication of JPH0227812B2 publication Critical patent/JPH0227812B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F3/00—Electrolytic etching or polishing
    • C25F3/02—Etching
    • C25F3/12—Etching of semiconducting materials
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F3/00—Electrolytic etching or polishing
    • C25F3/02—Etching
    • C25F3/14—Etching locally
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063—Electrolytic etching
    • H01L21/30635—Electrolytic etching of AIIIBV compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Weting (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
技術分野 本発明は化合物半導体上に幾何学的形状をエツチングす
ることにより、光学的品質を有する表面を形成する光デ
バイス製作方法に係る。 本発明の背景 光伝送システム、各種光デバイスおよび曲の光システム
の発展によシ各種の新デバイス、すでに存在するデバイ
スの修正およびそのようなデバイスの製作方法の必要性
が生じた。 特に重要な光デバイスは、各種化合物半導体を用いたも
のである。そのようなデバイスの典型的な例は、発光ダ
イオード上ド検出器および半導体レーザーである。光学
的品質でなければならない化合物半導体表面上に各種の
ａ　１ｇＪ学的形状を形成することがしばしば必要であ
る。典型的、″哀例は発光ダイオードの表面上へのレン
ズの形成である。レンズは発光ダイオードの内側で等方
的に与えられる光を果め、特定の方向に集中させるため
に使われる。 典型的な例は発光ダ・イオードからの光を、光伝送シス
テム中の光ファイバに集めることである。 多くの光デバイスの製作では、多くのデバイスが一枚の
半纏体ウェハ上に同時に形成される大量処理が採用され
る。典型的な場合、発光ダイオードの生産において約２
０デバイス以上が単一ウェハ上に作られる。処理はすべ
てのデバイスに対し同時に行われる。光学品質の幾何学
的形状を形成する際、個々のダイオードに注意を払うこ
となく、すべＣのデバイスを同時に行うのが経済上特に
望ましい。 言いかえると、精密な幾何学的形状をエッチでき、過剰
の散乱を起こすことなく、光を伝送または反射する光学
的品質の表面を形成できるエツチングプロセスを有する
ことが望ましい。 ｐ形ガリウムひ素に対する光酸気化学エツチングプロセ
スについては、文献（アプライドやフィジックスφレタ
ーズ（Ａｐｐｌｉｅｄ　ＰｈｙｓｉｃｓＬｅｔｔｅｒｓ
）　３９　（１）、７６貞（１９８１）参照）に述べら
れているが、このプロセスは、ｐ形化合物半導体にのみ
適用できる。 本発明の要約 本発明は光学的品質４０エツチされた表面を形成するよ
う電解液中で１１形または真性化合物半導体を電気化学
的にフォトエツチングすることにより、光デバイスを製
作する方法に係る。このプロセスには化合物半導体に電
気化学的電位を印加する工程が含まれ、その値はエッチ
されている具体的な化合物半導体および電解液の組成に
よシ決まる特定の範囲口にあシ、化合物半導体の価電子
帯中に正孔を生成するのに十分なエネルギーの光で、エ
ッチされている表面を照射することがきまれる。 電解液の組成は、光学的品質のエッチされた表面を生成
する上で非常に重要である。電解液は１Ｃ１ｒＬ当り少
くともｏ、　ｏ　ｏ　ｏ　ｉモー（好ましくは１儂当り
００１モ一以上）の伝導率とある程度のフッ化水素酸を
有する水溶液にすべきである。フッ化水素酸の濃度は広
範囲（０，０１ないし５モル濃度）で変えられるが、０
．５ないし２モル濃度の範囲が好ましい。伝導率、緩衝
性を高めるために塩を加えてもよい。フッ化塩（ＫＦ、
　ＮａＦ等）を０．１ないし２モル濃度の範囲で用いる
のが好ましい。このプロセスはＩｎＧａＡｓＰ　／　Ｉ
ｎＰ発光ダイオード上に、レンズをエツチングする場合
に著しく有用で、その場合にレンズは透明および不透四
項の交互のパターン・アレイから成るマスクを用いてＩ
ｎＰ基板中にエッチされる。得られるレンズは発光ダイ
オードから生じる光のかなりの割合を、所望の方向に集
め散乱損失を著しく下げる。加えて、それらは（ダイオ
ード構造上におかれたレンズ構造よシ）ダイオード構造
の集積部を構成し、レンズは個々のダイオード構造に注
意を払うことなく、ウェハ中のすべてのダイオードに同
時に形成される。そのような大量処理は、経済上非常に
有利である。 詳細な記述 本発明はフッ化水素酸を含む電解液中で、化合物半導体
に対して行う電気化学的フォトエツチング方法が、光学
品質の表面を生じることを観測したことに基づく。発光
ダイオードからのそのような表面上の散乱は、生じる非
常に平坦な表面のために非常に小さい。荒さは発光ダイ
オ、−ド内での波長の約４分の１以下（約０１μｍ）で
ある。 電気化学的フォトエツチング方法において、化合物半導
体は酸化−還元反応の一部にされる。化合物半導体はア
ノードになシ、対向電極（通常は白金または白金メッキ
したチタンのような不活性金属）がカソードとなる。電
位が半導体に対Ｉ７て印加されるが、その値については
以下で述べる。エツチングは半導体および電解液間の界
面において、光で生成した正札が起こす分解反応により
生じる・この方法はＩＶ　−Ｖ化合物′Ｊりよびｎ−ｖ
＋化合物を含む各種の半導体化合物に対し有用である。 典型的な化合物半導体はＯｄＳ、　０ｄＳｅ、　Ｈｇ０
ｄＴｅ、　Ｇａｐ、　ＧａＡｓ、　ＡＡ！Ａｓ、　Ａａ
（Ｐ、　ＡｌＳｂ、　ＩｎＳｂ。 １１１ＡＳ、　　ＩｎＰ、　　ＧａＩｎＡｓ、　　Ｇａ
ＩｎＰ、　　ＧａＩｎＡｓＰ、　　ＧａＡ／Ｐお・よび
ＧａＡｌＡｓ　　である。真性およびｎ形材料の両方が
苓発明の方法によりエッチできる。 真性半導体とは、光照射のない場合、正孔と電子の数が
（通常１００倍以内で）はぼ等しい種類の半導体をさす
。真性半導体にはアンドープ半導体および補償半導体（
不純物または他のドーパントを補償するために、トラッ
プをドープした半導体）が含まれる。典型的な場合、そ
のような半導体は１０６　Ω−ぼ以上または通常１０７
　または１０８Ω−儒以上の抵抗率を育する半絶縁性で
ある。しかし、このエツチング方法ははるかに抵抗率の
低い真性化合物半導体に対しても適用できることを認識
すべきである。しばしばそのような材料はそれらの半絶
縁性のため、基板として有用である。 電子が正孔より多いｎ形化合物半導体も含まれる。通常
ｎ形半導体はドナを格子中に置きかえる（たとえばＶ族
元素の代りにイオウ、セレンまたはテルルを、またはＩ
Ｖ−Ｖ半導体中の■族元素の代りにシリコンを）ことに
より得られる。典型的ｌヨドーピングレベルは、１立方
センチメートル当り１０１う乃Ｐ１０１９原子で、多く
の場合１立方センチメ−ｔ−ｊＬ当リ１０”　７’ｌい
し１０１８原子が好ましい。この方法は化合物半導体に
対して崩用で、その場合半導体の禁制、′ＩＹよりエネ
ルギーの大きな光は少数牛ヤリャ密度に著しい影響を与
える。 一般に、このことは光が無い場合、正孔牛ヤリャ密度が
化ａ物半導体中で直子牛ヤリャ密度を１００倍以上起え
るべきでないことを意味する。 電源（すｌよりち、電池、畦子的電源牙）が電気化学友
１芯に対しパワーを供給し、化合物半導体にＲ（３’ｌ
を与えるだめに用いられる。電位（通常電解質中に置か
れた飽和ＫＣ！７カ１コメル電極、ｓｃ−ｇ　に対して
）および電流を測定するため、回路中でメーターが用い
られる。 電流はエツチング速度に比例し、従ってエツチング方法
に対する便利なモニターである。 フ４トエツチすべき化合物半導体上の電位は特に重要で
ある。なぜ′Ｉ
【らば、電位が高すき゛ると光がなくで
もエツチングが起こり、電位が低すぎると光が照射され
ていてもエツチングが妨げられることになる。一般的な
原則として、電位は用いられる具体的ブよ電気化学溶液
中の価電子帯の最大電位とこれら同じ条件下のフラット
バンド電位間の′電位にすべきである。フラットバンド
電位はｎ形化合物半導（２本の場合、はぼ伝導帯最小値
で真性化合物半導体の場合はＩ’ｉ　或モ帯および伝導
帯間のほぼ中央である。しばしばこれら各種Ｉ電位は既
知であり、各種の文献から見出される。ｎ形ＩｎＰの場
合の典型的な値は１０モル濃度フッ化水素酸および０．
５モル濃度フフ化ナトリウム中のＳＯＢ基準で、−〇、
５ないしく一１２ボルトである。最もよい結果は、＋０
．２ないし→−０５の範囲で得られ、→８Ｄ、３が最も
好ましい。 適当な電位が既知な場合、あるいはより精密な電位が必
要な場合、具体的な化合物半導体のポルタモグラム金と
ることにより、これらの特性を直接測定することができ
る。ここで、エツチング速度は（上で述べたように電流
を観測することによシ）化合物半導１本表面り、ｔｃ人
射する光がある場合、およびばい場合について印加され
た電位の関数として測定される。電位の一領域において
、光が照吋された場合（高電碓で明らかなように）高い
エツチングが観測されるが、光照射；／＋（／’ｃ、い
場合には本質的にエツチングは起こらない（はぼ亀訛は
ゼロ）ことが見出される。電気化学フォトエツチング方
法において、興味があるのは電位のこの頭載である。 （１立方センチメートル当り約１０１８原子にイオウ・
とドープした）　Ｉｔ形ｈＩＰの場合の典型的ノよポル
タモグラムが牙１図に示されている。測定はＩｌ形１ｎ
Ｐのこれら結晶面に対して示されている。これらの測定
は１０モル濃度および０．５モル廣度ＫＦ中で行った。 （１００）面の場合、ｓＣｇ基準で−０，５７よいし＋
１２ボルトの電位領域において、エツチングは光照射で
起こり、光照射がない場合にはエツチングはほとんど゛
または全く起こらない。電位のこの領域によシ十分なフ
ォトエツチングが行われる。好ましい領域はエッチ速度
が電位に比較的独立で、急速（曲線の平坦部）であるが
、エツチングが起こる電位（＋０．２ないし＋０．５ボ
ルト）から離れている領域である。 光は約１０８マイクロワツトのパワーを有するＨｅ　−
Ｎｅレーザーに、ｊニジ供給された。ｎ形ＩｎＰの（１
１１）および（、ｉ　１　”ｉ　）面では同様の結果が
得られるが、光照射エツチングの場合、曲線が約０．２
ボルトだけ、より正峨位側にずれることが異なる。 ポルタモグラム（はまた、同じ電解１夜中の１１形Ｇａ
Ａｓについても得られる。フォトエツチングの場合の電
位範囲は−０，８ないし＋１．０であることがわかった
が、−０，４ないし４０．４が好ましい。００の値が通
常用いられる。 ＧａＡｌＡｓ　　の場合、伝導帯は約〔１，４ボルト上
昇するが、価電子帯は本質的に変わらない。従って、光
照射した場合のエツチング典線は、約０．４ボルトだけ
、より負電位側に移動する。 光源の少くとも一部が化合物半導体の表面において価電
子帯中に正札を発生させるのに十分なエネルギーを含む
限り、各種の光源が使用できる。この条件は化合物半導
体の禁制帯に等しいか、大きいエネルギーを有する放射
を用いることによシ容易に満たされる。条件Ｖこよって
は＄Ａ制帯中にエネルギー状態があるため、化合物半導
体の１１４１ｉ１１帯より小さな光エネルギーを用いる
ことができる。しばしばこれらのエネルギー状態は不純
物、ドーピング元素、補・濱元素および結晶欠陥による
。しかし便利さとエツチング速度の、気め、禁制帯より
大きなエネルギーを有する光が好ましい。 （タングステンランプのような）広帯域光またはレーザ
ーのように本質的に単色光が使用できる。所望の元の方
向、放射密度等を得るために、レンズおよび池の光学手
段を用いてもよい。 多くの用途に対し、特定の領域に光（従って、エツチン
グ）を閉じ込めるためマスクが用いられる。表面のある
部分上で光の透過を変えることによシ、半導体表面のあ
る部分でエツチング速度を変えるためにマスクを用いて
もよい。部分的に反射性または吸収性マスクを用いても
よい。しばしばそのようなマスクを作るためにフォトグ
ラフィ乳剤が用いられる。 電解液の特性は光学的品質の表面を得るために、かなシ
重要である。電解液は５以下、好ましくは３．２０ｐＨ
を有するフッ化物イオンを含む酸水溶液にすべきである
。しばしば溶液は塩、好ましくはＫＦ、Ｎａｐ等のフッ
化物塩を含む。しばしば溶液にはＨＦ水溶液に塩基（す
なわちＫ　ＯＨ）を加えることにょシ作られる。０５な
いし２モル濃度のＨＦ濃度と必要によって０．５ないし
１．　Ｄモル濃度の塩濃朋を有する酸溶液が優れた結果
を生みだす。 このＨＦ濃度範囲により（ＨＦ溶液が腐食性であるだめ
の）過剰濃度の欠点がなく、適度のエッチ速度が得られ
、この塩濃度によシ塩の析出を起こすことなく、溶液の
優れた導電率が得られる。 本発明はレンズを発光ダイオード上に配置するための方
法により、特によく説明される。 レンズはＩｎＧａＡｓＰ　／　ＩｎＰ形発光発光ダイオ
ード上置した。レンズは構造のｎ　−ＩｎＰ部分上に配
置する。 方法は第２図に示された装置で行った。この装置（２０
）は本質的に投影システムで、フォトマスクの像が所望
の光強度パターンを生成するよう個々のしＥＤデバイス
を含んだ化合物半導体ウェハの表面上に投影される。 投影システムにおいて、像レンズ（２１）（ローデンス
ドック・アポ−ローダボン５０ｍｍ＋ｆ２，８、アポク
ロマート拡大レンズ）がフォトマスク（２２）をホルダ
（２４）により配置された半導体ウェハ（２６）上に投
影するために用いられる。マスク（２２）は１００ワッ
トタングステン−ハロゲン・ランプ（２６）、非球面コ
リメータレンズ（箱の中にあり、図示されていない）お
よびウェハ・フィルタ（図示されていない）から成る投
影光源（２５）によシ照射された。まだ、フィラメント
を投影レンズ上に焦点を合わせるため、レンズ（２７）
も用いられる。投影レンズとセル間の薄膜ビームスプリ
ッタ（２８）が、ウェハがらの反射光をマスク像の調整
が可能なように作業距離を長くして顕微鏡に向けた。プ
レ牛シガラスで作られたセル（６ｏ）が６方向子行移動
および３方向回転自由のステージ（６ｏ）上にマウント
された。セル（６ｏ）の方向および垂直位置は、マスク
像に対してウェハを位置合わせするように調整された。 光強度は１５ｍＡ／ぼ２以下の電流密度となるよう中性
密度フィルタで調整した。電気化学セル中にはまた、白
金でできた対向電極（６１）、ＳＯＥ基準屯極（６２）
があシ、電気化学反応はポテンシオスタット（３６）か
ら′電気的にパワ、−を供給した。 電解液（６４）は１．５モル濃度ＨＦおよび０．５モル
濃度１（Ｉｉ’（適当量の０，５モル濃度のＫＯＨを２
００モル濃ＨＦに加えることにより作った）から成った
。ウェハに印加される電位はＳＣＥ基準で０．１ないし
０．４ボルトの間で、それにより１分画υ０．５μｍ以
下のエツチング速度が得られた。電流密度は１０２当り
１５ｍＡ以下であった。これらの条件下で、電流密度は
直接光強度に比例した。任意のレンズ形がエッチできる
が、これらの実験では球状レンズがエッチされた。その
理由は、それらの集光特性が実際の動作と、予想される
動作を比較するために、容易に計算できるためである。 エッチ速度は光強度に依存すると仮定して透過の空間的
変化が所望のレンズを生じる限り、本発明を実施する際
各種のフォトマスクが使用できる。乳剤マスク、反射マ
スク等が使用できる。マスクの透過機能は伝達最大値に
対する最小値の比に依存する。この比は材料の除去を最
小にするため、できる限り小さくすべきである。実現で
きる光強度の空間的変化に対する制約が、その小ささを
制御膜する。 ０．１という値が適当な妥協点として選ばれた。 均一な照射と透過が最大であると仮定すると、レンズの
中心からの半径ｒの関数としてのマスクの透過Ｔに対す
る式は次のようになる。 ＩＶｌ ここで、几はレンズの所望の曲率半径、Ｄはレンズの直
径、Ｍはマスクが表面」二に投影される倍率である。こ
れによりレンズを囲む領チされたとき、球状レンズが形
成される。１００μＩｎ　の厚さのＬＥＤの場合、７５
μｍの曲率半径が最適に近い。レンズの直径は典型的な
光ファイバのコア直径に調和させるため、６２．５μ夏
１】に選んだ。 この用途に便利な具体的なマスクは、透明および不透開
環（高および低光透過項）が交互になったものである。 この型のマスクにより、乳剤の光密度の波長依存性によ
る誤差が除去される。また、そのようなマスクを製作す
るためには、便利な方法が使用できる。項の半径は１１
Ｊ接した対を通しての平均透過量が対間の境界において
、式で与えられる所望の透過率に調オ目するよう選ばれ
た。これは中心から透過率１に達するまでくり返された
。 マスクはクロム被覆ガラス板中にパターンを形成する′
成子ビーム露出システム（ＥＢＥＳ）によｐ製作した。 項の幅を計算する際、ガラスの反射（〜８．０パーセン
ト）およびクロム薄膜の有限の透過（２ｏ、ｓパーセン
ト）は無視ｊ７た。ＥＢＥＳシステムは０．２５μＩｎ
の間隔で描くことができ、１．０μ口１幅の明瞭な環を
適切に得ることができた。この最小項幅で、マスクは倍
率Ｍ＝０．５で表面」二に投影され、９×９７レイパタ
ーンから成るように設計された。０．５の倍率はマスク
の環状パターンからＬＥＤ底面上の光強度がなめらかに
変化し、かつ停止およびくシ返しをすることなく、でき
る限り大きなウェハを処理できる妥協点にある値として
選んだ。 方法はウェハ（４０）上のＬ　Ｅ　Ｉ）アレイについて
行った。そのようなウェハの一部がオ６図に示されてい
る。実際の層はここでは興味がないが、ｐ側または活性
層はレンズがある側とは反対側にあり、レンズはｆｌ形
ＩｎＰで作られた基板（４１）中に配Ｗされている。 レンズを配置すべき場所を、金属層（４２）が囲んでい
る。 レンズは活性層またはｐ側にヒートシンクを設けること
を除いて、方法が完了した後、ウェハ上にエッチされる
。レンズが反対側のｐ電極と中心が確実にあるように、
補助フオトレジスト工程を導入した。ウェハはそのｐ側
をワックスでガラス円盤にマウントした。 ｎ側上のフォトレジスト中に１５０μｍ直径の穴を形成
するだめのマスクは、ウニハラ通って透過した光を観測
するために、赤外顕微鏡を用いてｐ電極に位置あわせさ
れる。レンズパターンはこれら開口と中心を合わされる
。 レンジをエッチした後、フォトレジストは酸素プラズマ
中で除去され、最終処理工程が続けられる。レンズをフ
ォトエツチングする前に、ある種の領域中のフォトエツ
チングを妨げる表面損傷を除くために、基板を［１２Ｓ
ｏＩｌ：３０パーセントＨ２Ｏ２：　Ｈ２Ｏ（１：　１
　二１０）中で１分間エッチすることが便利であること
がわかっている。 レンズは７−１２μｍの高さまでエッチされた。これを
達成するために、周囲領域は約１０ないし１９μｍの深
さまでエッチしなければならなかった（全エッチ時間は
、約２０ないし４０分であった。）これはマイクロフォ
トメータを用いた測定結果と一致した。マイクロフォト
メータはレンズスポットの像中の周囲領域の中心におい
て光強度比０，１４を示し、マスクを設計した値０，１
よシは大きかった。像のコントラストがこのように減少
したのは、投影レンズの収差と散乱の結果である。 同じウェハから作ったＬＥＤから、レンズをつけた場合
およびつけない場合、傾斜屈折率ファイバ中に結合され
たパワーを測定した。 結合パワーのこの改善は、実験誤差の範囲内で、これら
ＬＥＤについて計算した値と一致した。典型的な場合、
６０μｍの光スポツト径を用いると、５０μｍ　コア径
、０．２３　ＮＡ　ｉ頃斜屈折率ファイバには２ないし
それ以上のパワーが結合された。ワイエルストラセ・レ
ンズを含む池の型のレンズもフォトエッチできる１、そ
のようなレンズについては、ダヴリュ・エヌ・カー（Ｗ
、Ｎ、　０ａｒｒ　）によシインフラレッド・フィジッ
クス（Ｉｎｆｒａｒｅｄ　Ｐｈｙｓｉｃｓ　）、６゜１
（１９６６）中に述べられている。これはこれらレンズ
の散乱損失が非常に小さいことを示している。本発明の
方法を用いて、多くの曲の幾何学形状もエッチできる。 そのような幾何学形状には、他の型のレンズ、各種光デ
バイス上の薄膜に用いる光学的平坦面、ファイバまたは
ロッド用結合端が含まれる。加えて、他の型の化合物半
導体もエッチできる。 具体的には、これらにはＩｎＧａＡｓ　、　ＩｎＧａＡ
ｓＰ　。 ＧａＡｓおよびＧａＡＩＡＳが含まれる。
【図面の簡単な説明】
第１図はＨＦ水溶イ夜中のｎ形ＩｎＰのポルタモグラム
を示す図、 第２図は本発明を実施するのに有用な装置の構成図、 第３図は本発明に従い形成されるレンズをゼする発光ダ
イオードアレイ金示す図である。 〔主要部分の符号の説明〕 化合物半導体−、、−＝＝−−−一−−−−−−−−−
−−−−−−−一−−−２３電解液　−一−−−−−−
−−−−−−−−−−−−−一一−−−−−−−−−−
〜−−−−−−・６４カソード　−−−−−−−−−−
−−−−−−−−−−−−−−−−−−−−−−−−−
一−−３１フォトマスクー−−−−−−−−−−−−−
−−−−−−−−−−−−−−−−−２２カムパニー、
インコーポレーテツド 第１頁の続き ■発　明　者　フレデリック・ウィリアム・オスターメ
イヤー・シュニヤ アメリカ合衆国０７９２８ニユージ ヤーシイ・モリス・カザム・リ ヴアー・ロード４２０

Claims (1)

  1. 【特許請求の範囲】 １、　光学的品質の表面を形成するため、化合物半導体
    の少くとも一部をエツチングする工程から成るレンズの
    表面のような特に平滑な表面を有し、少くとも一つの真
    性まだはｎ形化合物半導体から成る光デバイスの製作方
    法において、 エツチング方法は電流を化合物半導体０．０００１１５
    　／　ｃｍ以上の導電率を有する電解液およびカソード
    に流し、電解液はフッ化水素酸水溶液から成る電気化学
    フォトエツチング方法であり、該フォトエツチング方法
    は、 電解液中の半導体化合物の価電子帯最大電位と電解液中
    の半導体化合物の伝導帯最小電位間の電位を半導体化合
    物に印加すること、および、 エツチングすべき化合物半導体の表面の一部を価電子帯
    中に正孔を生成するのに十分なエネルギーの光で照射す
    ること、 から成ることを特徴とする光デバイスの製作方法。 ２、　前記第１項に記載された方法において、フッ化水
    素酸の濃度範囲は、０．０１ないし５モル濃度、好まし
    くは０．５ないし２モル濃度であることを特徴とする光
    デバイスの製作方法。 ６、　前記第１項に記載された方法において、化合物半
    導体はＧａＰ、　　ＧａＡｓ、、　Ａｊ？Ａｓ、ＭＰ。 ＡＣ８ｂ、　　ＩｎＳｂ、　　ＩｎＡｓ、　　ＩｎＰ、
    　　ＧａＩｎＡｓ。 ＧａＩｎＰ、　ＧａＩｎＡｓＰ、　ＧａＡ／Ｐ及びＧａ
    ＩｎＡｓから選択されたｌ−■化合物半導体であること
    を特徴とする光デバイスの製作方法。 ４、　前記第１項に記載された方法において、化合物半
    導体ハ、　ＣｄＳ、　ＣｄＳｅ、Ｈｇ　Ｃｉ　ｄ　Ｔ　
    ｅがら選択されたＩＩ−Ｖｌ化合物半導体であることを
    特徴とする光デバイスの製作方法。 ５、　前記第１項に記載された方法において、化合物半
    導体はｎ形Ｉｎ、Ｐで、ＳＣＥ基準での電位は−０，５
    ないし＋１．２ボルト、好ましくは０．２ないし０．５
    ボルトであることを特徴とする光デバイスの製作方法。 ６、　前記第１項に記載された方法において、化合物半
    導体は口形Ｇａ　Ａ　ｓ　で、電位は−０，８ないし１
    ．０ボルト、好ましくは−０，４ないし＋　０．４ボル
    トであることを特徴とする光デバイスの製作方法。 Ｚ　前記第１項に記載された方法において、デバイスは
    発光ダイオードで、該エツチング方法は発光ダイオード
    上にレンズを形成するものであることを特徴とする光デ
    バイスの製作方法。 ８、　前記オフ環に記載された方法において、エッチさ
    れたレンズは発光ダイオードの基板上にあることを特徴
    とする光デバイスの製作方法。 ９、　前記オフ環に記載された方法において、基板はｎ
    形ＩｎＰであることを特徴とする光デバイスの製作方法
    。 １０、　　前記オフ環に記載された方法において、発光
    ダイオード上にレンズを形成するため、Ｊ切なを量的光
    強度変化を生ずるようフォトマスクが用いられることを
    特徴とする光デバイスの製作方法。 １１　　前記第１０項に記載された方法において、 フォトマスクは高透過および低透過の交互の項であるこ
    とを特徴とする光デバイスの製作方法。
JP58165354A 1982-09-10 1983-09-09 光デバイスの製作方法 Granted JPS5972141A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/416,473 US4415414A (en) 1982-09-10 1982-09-10 Etching of optical surfaces
US416473 1982-09-10

Publications (2)

Publication Number Publication Date
JPS5972141A true JPS5972141A (ja) 1984-04-24
JPH0227812B2 JPH0227812B2 (ja) 1990-06-20

Family

ID=23650120

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58165354A Granted JPS5972141A (ja) 1982-09-10 1983-09-09 光デバイスの製作方法

Country Status (6)

Country Link
US (1) US4415414A (ja)
EP (1) EP0103443B1 (ja)
JP (1) JPS5972141A (ja)
CA (1) CA1232568A (ja)
DE (1) DE3378712D1 (ja)
ES (1) ES8405999A1 (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4689125A (en) * 1982-09-10 1987-08-25 American Telephone & Telegraph Co., At&T Bell Labs Fabrication of cleaved semiconductor lasers
US4482443A (en) * 1983-12-30 1984-11-13 At&T Technologies Photoelectrochemical etching of n-type silicon
US4608138A (en) * 1984-02-16 1986-08-26 Mitsubishi Denki Kabushiki Kaisha Electrolytic method and apparatus
US4559116A (en) * 1984-07-09 1985-12-17 Minnesota Mining And Manufacturing Company Process of etching semiconductor electrodes
US4700210A (en) * 1984-11-21 1987-10-13 American Telephone And Telegraph Company, At&T Bell Laboratories Asymmetric chip design for LEDS
GB8429701D0 (en) * 1984-11-23 1985-01-03 British Telecomm Integrated optoelectronic devices
US4622114A (en) * 1984-12-20 1986-11-11 At&T Bell Laboratories Process of producing devices with photoelectrochemically produced gratings
US4613417A (en) * 1984-12-28 1986-09-23 At&T Bell Laboratories Semiconductor etching process
GB2181567B (en) * 1985-07-04 1989-01-11 Plessey Co Plc Infra-red fresnel lenses and methods of fabrication
GB2203892A (en) * 1987-04-24 1988-10-26 Philips Electronic Associated A method of etching a semiconductor body
AU614644B2 (en) * 1988-07-18 1991-09-05 Unisearch Limited Sculpted solar cell structures
US5053106A (en) * 1988-10-12 1991-10-01 Occidental Chemical Corporation Low friction, wear resistant plastic parts
US5250471A (en) * 1988-12-26 1993-10-05 The Furukawa Electric Co. Method for manufacturing compound semiconductor devices including a step where the semiconductor is etched without exposure to light
JPH03270853A (ja) * 1990-03-20 1991-12-03 Toyo A Tec Kk 工具折損検知装置
JPH055349U (ja) * 1991-07-04 1993-01-26 三井精機工業株式会社 横型多軸ヘツド用刃具検査装置
US5277769A (en) * 1991-11-27 1994-01-11 The United States Of America As Represented By The Department Of Energy Electrochemical thinning of silicon
US5374330A (en) * 1992-04-20 1994-12-20 Texas Instruments Incorporated Anisotropic barium strontium titanate etch
US5238529A (en) * 1992-04-20 1993-08-24 Texas Instruments Incorporated Anisotropic metal oxide etch
US5312516A (en) * 1992-04-20 1994-05-17 Texas Instruments Incorporated Anisotropic tantalum pentoxide etch
US5238530A (en) * 1992-04-20 1993-08-24 Texas Instruments Incorporated Anisotropic titanate etch
US5338415A (en) * 1992-06-22 1994-08-16 The Regents Of The University Of California Method for detection of chemicals by reversible quenching of silicon photoluminescence
US5279702A (en) * 1992-09-30 1994-01-18 Texas Instruments Incorporated Anisotropic liquid phase photochemical copper etch
US5418114A (en) * 1992-09-30 1995-05-23 Texas Instruments Incorporated Anisotropic liquid phase photochemical mercury cadmium telluride etch
US5348627A (en) * 1993-05-12 1994-09-20 Georgia Tech Reserach Corporation Process and system for the photoelectrochemical etching of silicon in an anhydrous environment
AU6938598A (en) * 1997-03-27 1998-10-22 Corning Incorporated Surface figuring of optical surfaces of silicon carbide by photoelectrochemical etching
US6074546A (en) 1997-08-21 2000-06-13 Rodel Holdings, Inc. Method for photoelectrochemical polishing of silicon wafers
US20030057106A1 (en) * 2001-09-12 2003-03-27 Zhouxin Shen High throughput chemical analysis by improved desorption/ionization on silicon mass spectrometry
US8591716B2 (en) * 2005-08-26 2013-11-26 Panasonic Corporation Process of making a semiconductor optical lens and a semiconductor optical lens fabricated thereby
WO2007061137A1 (en) * 2005-11-25 2007-05-31 Matsushita Electric Works, Ltd. Infrared detection unit using a semiconductor optical lens
TWI419356B (zh) * 2008-03-05 2013-12-11 Univ Nat Taiwan 週期性結構之製作方法及發光元件之製作方法
CN103743613B (zh) * 2014-01-20 2015-11-11 厦门大学 一种光学元件刻蚀装置
KR101969401B1 (ko) * 2017-06-05 2019-04-16 아주대학교산학협력단 식각액 및 이를 이용하는 반도체 소자의 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55148771A (en) * 1979-05-08 1980-11-19 Ibm Chemical etching method of worked article surface
JPS57141919A (en) * 1981-02-26 1982-09-02 Fujitsu Ltd Manufacture of semiconductor device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3041258A (en) * 1960-06-24 1962-06-26 Thomas V Sikina Method of etching and etching solution for use therewith
US3728236A (en) * 1971-08-05 1973-04-17 Rca Corp Method of making semiconductor devices mounted on a heat sink
GB1448600A (en) * 1973-12-06 1976-09-08 Standard Telephones Cables Ltd Semiconductor etching
US3954523A (en) * 1975-04-14 1976-05-04 International Business Machines Corporation Process for fabricating devices having dielectric isolation utilizing anodic treatment and selective oxidation
US4351706A (en) * 1980-03-27 1982-09-28 International Business Machines Corporation Electrochemically eroding semiconductor device
US4389291A (en) * 1981-06-19 1983-06-21 Bell Telephone Laboratories, Incorporated Photoelectrochemical processing of InP-type devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55148771A (en) * 1979-05-08 1980-11-19 Ibm Chemical etching method of worked article surface
JPS57141919A (en) * 1981-02-26 1982-09-02 Fujitsu Ltd Manufacture of semiconductor device

Also Published As

Publication number Publication date
CA1232568A (en) 1988-02-09
DE3378712D1 (en) 1989-01-19
ES525515A0 (es) 1984-07-01
EP0103443A3 (en) 1985-01-09
EP0103443A2 (en) 1984-03-21
EP0103443B1 (en) 1988-12-14
JPH0227812B2 (ja) 1990-06-20
ES8405999A1 (es) 1984-07-01
US4415414A (en) 1983-11-15

Similar Documents

Publication Publication Date Title
JPS5972141A (ja) 光デバイスの製作方法
US4391683A (en) Mask structures for photoetching procedures
US9583914B2 (en) Semiconductor laser element
JPS60160129A (ja) ｎ形シリコン半導体を含むデバイスの製作方法
JPS5966126A (ja) 半導体デバイスの製作方法
US4613417A (en) Semiconductor etching process
US10115599B2 (en) Spectrally and temporally engineered processing using photoelectrochemistry
JP2015149403A (ja) 半導体レーザモジュール
Liau et al. Gallium phosphide microlenses by mass transport
Liau et al. Large‐numerical‐aperture microlens fabrication by one‐step etching and mass‐transport smoothing
Damilano et al. Top-down fabrication of GaN nano-laser arrays by displacement Talbot lithography and selective area sublimation
JPH01501586A (ja) 半導体構造およびその製造方法
JPS63500826A (ja) 赤外光線レンズとその製造法
US4389291A (en) Photoelectrochemical processing of InP-type devices
RU2460166C1 (ru) Способ получения полупроводниковой наноструктуры
US4576691A (en) Etching optical surfaces on GaAs
Kohl et al. Photoelectrochemical methods for III-V compound semiconductor device processing
EP0108475B1 (en) Fabrication of cleaved semiconductor lasers
Etcheberry et al. Bias‐dependent photoluminescence of InP in aqueous iodine solutions
JPH04111487A (ja) 半導体レーザの製造方法
Fink et al. Photoelectrochemical etching of GaAs/AlGaAS multilayer structures
Udupa Development of photochemical etching and its application in fabrication of integrated reflector metal semiconductor metal photodetectors
JPS6381887A (ja) 半導体レ−ザ装置およびその製造方法
Wada et al. InP light emitting diodes on Si substrates integrated with back-surface diffractive lenses
Liau et al. Fabrication of microlenses in compound semiconductors and monolithic integration with diode lasers