KR101969401B1 - 식각액 및 이를 이용하는 반도체 소자의 제조 방법 - Google Patents

식각액 및 이를 이용하는 반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR101969401B1
KR101969401B1 KR1020170069685A KR20170069685A KR101969401B1 KR 101969401 B1 KR101969401 B1 KR 101969401B1 KR 1020170069685 A KR1020170069685 A KR 1020170069685A KR 20170069685 A KR20170069685 A KR 20170069685A KR 101969401 B1 KR101969401 B1 KR 101969401B1
Authority
KR
South Korea
Prior art keywords
substrate
semiconductor
semiconductor composite
sacrificial layer
composite
Prior art date
Application number
KR1020170069685A
Other languages
English (en)
Other versions
KR20180133128A (ko
Inventor
허준석
박영서
Original Assignee
아주대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아주대학교산학협력단 filed Critical 아주대학교산학협력단
Priority to KR1020170069685A priority Critical patent/KR101969401B1/ko
Publication of KR20180133128A publication Critical patent/KR20180133128A/ko
Application granted granted Critical
Publication of KR101969401B1 publication Critical patent/KR101969401B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/08—Etching, surface-brightening or pickling compositions containing an inorganic acid containing a fluorine compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Weting (AREA)

Abstract

본 발명의 기술적 사상에 의한 일 양태에 따른 0 중량% 초과 내지 10 중량% 이하의 NaF; 0 중량% 초과 내지 50 중량% 이하의 HF; 및 잔부의 용매;를 포함하는, 식각액이 개시된다. 또한, 제1 기판, 희생층 및 활성층을 포함하는 반도체 복합체를 제공하는 단계; 및 상기 반도체 복합체를 상술한 식각액으로 처리하여 희생층을 제거함으로써 상기 반도체 복합체로부터 상기 제1 기판을 분리하는 단계;를 포함하는, 반도체 소자의 제조 방법이 개시된다.

Description

식각액 및 이를 이용하는 반도체 소자의 제조 방법{Etchant and method of fabricating semiconductor device using the same}
본 발명의 기술적 사상은 식각액 및 이를 이용하는 반도체 소자의 제조 방법에 관한 것이다. 보다 상세하게는, 에피택셜 리프트 오프(Epitaxial Lift-Off, ELO) 공정에 이용되는 식각액 및 이를 이용하는 반도체 소자의 제조 방법에 관한 것이다.
III-V족 반도체 물질은, 높은 전자 이동도, 높은 신뢰성 및 직접 천이형 밴드갭(direct bandgap)의 특성을 가지면서 밴드갭 조절이 용이함을 이유로 다양한 용도를 갖는 고특성 소자에 이용되고 있다. 예를 들어, III-V족 반도체 물질은, LED, 태양전지 등과 같은 광전자 소자나 고전자 이동도 트랜지스터(High electron mobility transistor, HEMT) 등에서 이용되고 있다.
그러나, III-V족 반도체 물질을 성장시킬 수 있는 기판의 종류가 제한된다는 점 및 III-V족 반도체 물질로 이루어진 기판의 고비용으로 인해 생산 원가가 높아진다는 점에서 III-V족 반도체 물질을 다양한 용도에 사용하는데 한계가 존재한다.
일반적으로, III-V족 반도체 물질을 다양한 용도에 사용하기 위하여, 실리콘 기판 상에 III-V족 반도체를 직접 성장시키거나, ELO 기술을 이용하여 III-V족 반도체 기판을 얻는 방식이 적용되고 있다.
본 발명의 기술적 사상이 이루고자 하는 기술적 과제는, 식각 속도를 향상시킬 수 있는 식각액 및 이를 이용하는 반도체 소자의 제조 방법을 제공하는데 있다.
본 발명의 기술적 사상에 따른 식각액 및 이를 이용하는 반도체 소자의 제조 방법이 이루고자 하는 기술적 과제는 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제는 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 기술적 사상에 의한 일 양태에 따른 식각액은 0 중량% 초과 내지 10 중량% 이하의 불화나트륨(Sodium Fluoride, NaF); 0 중량% 초과 내지 50 중량% 이하의 불화수소(hydrogen fluoride, HF); 및 잔부의 용매;를 포함한다.
예시적인 실시예에 따르면, 상기 용매는 물, 메탄올, 에탄올, 이소프로필 알코올, t-부틸 알코올 및 아세톤 중에서 선택되는 1종 이상을 포함할 수 있다.
예시적인 실시예에 따르면, 상기 식각액이 계면활성제를 더 포함할 수 있다.
본 발명의 기술적 사상에 의한 다른 양태에 따른 반도체 소자의 제조 방법은 제1 기판, 희생층 및 활성층을 포함하는 반도체 복합체를 제공하는 단계; 및 상기 반도체 복합체를 0 중량% 초과 내지 10 중량% 이하의 NaF; 0 중량% 초과 내지 50 중량% 이하의 HF; 및 잔부의 용매;를 포함하는 식각액으로 처리하여 희생층을 제거함으로써 상기 반도체 복합체로부터 상기 제1 기판을 분리하는 단계;를 포함한다.
예시적인 실시예에 따르면, 상기 제1 기판, 상기 희생층 및 상기 활성층은, 각각, III-V족 반도체 물질 중에서 선택되는 1종 이상을 포함할 수 있다.
예시적인 실시예에 따르면, 상기 희생층은, 알루미늄을 포함할 수 있다.
예시적인 실시예에 따르면, 상기 희생층은, 알루미늄; 및 III-V족 반도체 물질 중에서 선택되는 1종 이상;을 포함할 수 있다.
예시적인 실시예에 따르면, 상기 반도체 복합체는, 상기 제1 기판 및 상기 희생층 사이에 보호층이 개재되지 않을 수 있다.
예시적인 실시예에 따르면, 상기 반도체 복합체를 제공하는 단계 후 상기 반도체 복합체로부터 상기 제1 기판을 분리하는 단계 전에, 상기 반도체 복합체 상에 제2 기판을 제공하는 단계;를 더 포함할 수 있다.
예시적인 실시예에 따르면, 상기 반도체 복합체와 상기 제2 기판은, 직접 접합되거나, 상기 반도체 복합체 및 상기 제2 기판 사이에 개재되는 접착층을 통해 서로 접합될 수 있다.
예시적인 실시예에 따르면, 상기 접착층은, 금속, 금속 산화물, 왁스 및 플루오로폴리머 중에서 선택되는 1종 이상을 포함할 수 있다.
예시적인 실시예에 따르면, 상기 제2 기판은, 실리콘을 포함할 수 있다.
본 발명의 기술적 사상에 의한 실시예들에 따른 식각액은 반도체 소자의 제조 시, 불용성 화합물을 생성하지 않거나 저감시킬 수 있어 식각 속도를 향상시킬 수 있다.
이로 인해, 상기 식각액을 이용하는 반도체 소자의 제조 방법은 생산성이 향상될 수 있으며, 얻어진 활성층의 표면 손상을 최소화하고, 활성층이 성장되는 성장 기판 표면의 손상이 방지됨에 따라 성장 기판의 반복 재사용이 가능해질 수 있다.
본 명세서에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 종래의 식각액을 사용하는 반도체 소자의 제조 방법의 메커니즘을 나타낸 모식도이다.
도 2는 본 발명의 기술적 사상에 의한 일 실시예에 따른 식각액을 사용하는 반도체 소자의 제조 방법의 메커니즘을 나타낸 모식도이다.
도 3은 본 발명의 기술적 사상에 의한 일 실시예에 따른 반도체 소자의 제조 방법을 나타낸 모식도이다.
도 4는 본 발명의 기술적 사상에 의한 다른 실시예에 따른 반도체 소자의 제조 방법을 나타낸 모식도이다.
도 5는 비교예 1, 실시예 1 및 2의 원자간력현미경(Atomic Force Microscope: AFM) 사진을 도시한 것이다.
도 6은 비교예 1, 실시예 1 및 2의 AFM 사진을 3차원적으로 매핑(mapping)한 그래프를 도시한 것이다.
본 발명의 기술적 사상은 다양한 변경을 가할 수 있고 여러 가지 실시 예를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 이를 상세한 설명을 통해 상세히 설명하고자 한다. 그러나, 이는 본 발명의 기술적 사상을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 기술적 사상의 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
본 발명의 기술적 사상을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 기술적 사상의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
이하, 본 발명의 기술적 사상에 의한 실시예들을 차례로 상세히 설명한다.
본 발명의 기술적 사상에 의한 일 실시예에 따른 식각액은 0 중량% 초과 내지 10 중량% 이하의 불화나트륨(Sodium Fluoride, NaF); 0 중량% 초과 내지 50 중량% 이하의 불화수소(hydrogen fluoride, HF); 및 잔부의 용매;를 포함할 수 있다.
상기 식각액은 ELO 공정 중에서 사용될 수 있다. 일반적으로, ELO 공정은 성장 기판과 디바이스로 동작되는 활성층 사이에 희생층을 성장시키고, 상기 희생층을 식각함으로써, 상기 성장 기판과 상기 활성층을 분리하는 기술이다. 이러한 방법을 통해 분리된 성장 기판을 재사용함으로써 디바이스로 동작되는 활성층의 생산 원가를 감소시킬 수 있을 뿐 아니라 분리된 활성층을 다양한 기판에 전사시킴으로써 더욱 다양한 분야에 디바이스로 동작되는 활성층을 활용할 수 있게 한다.
ELO 공정에서 사용되는 일반적인 식각액은 희생층(예를 들어, Al(Ga)As)을 빠르게 식각시킬 수 있는 HF를 포함한다. 그러나, 이러한 식각액은 ELO 공정 중에서 필수적으로 부산물로서 H2 기체와 불용성 염(예를 들어, AlF3)을 생산한다. 생성된 H2 기체와 불용성 염은 식각 대상으로 HF가 유입되는 것을 방해할 수 있기 때문에, 식각 속도를 떨어뜨릴 수 있다(도 1 참조).
그러나, 본 발명의 일 실시예에 따른 식각액은 HF 외에, NaF를 필수적으로 포함함으로써, 식각 공정에서 발생하는 불용성 염을 용해 가능 염(예를 들어, Na3[AlF6])으로 전환시킬 수 있다. 따라서, 이러한 식각액은 식각 대상에 계속적으로 HF가 유입될 수 있게 함으로써, 식각 속도를 개선할 수 있다(도 2 참조).
또한, 본 발명의 일 실시예에 따른 식각액은 용매를 필수적으로 포함함으로써, H2 기체가 식각될 표면에 기포를 형성하는 것을 막거나 저하시킬 수 있다. 따라서, 이러한 식각액은 식각 대상에 계속적으로 HF가 유입될 수 있게 함으로써, 식각 속도를 개선할 수 있다(도 2 참조).
구체적으로, 상기 NaF의 함량은 0 중량% 초과 내지 1 중량% 이하일 수 있다. NaF의 함량이 전술한 범위를 만족하면, 불용성 염을 용해 가능 염으로 빠르게 전환시킬 수 있으므로, 식각 속도를 충분히 개선할 수 있다.
상기 용매는 물, 메탄올, 에탄올, 이소프로필 알코올, t-부틸 알코올 및 아세톤 중에서 선택되는 1종 이상을 포함할 수 있다.
구체적으로, 상기 용매는 물 및 아세톤의 조합을 포함할 수 있으나, 이에 한정되는 것은 아니다.
상기 식각액은 계면활성제를 더 포함할 수 있다. 상기 식각액이 계면활성제를 더 포함함으로써, ELO 공정 중에서 생긴 부산물인 H2 기체가 식각액에서 기포를 형성하는 것을 막거나 저하시킬 수 있다. 따라서, 계면활성제를 포함하는 식각액은 식각 대상에 계속적으로 HF가 유입될 수 있게 함으로써, 식각 속도를 개선할 수 있다.
상기 계면활성제는 트라이톤, 라우릴 글루코사이드, 데실글루코사이드, 옥탄올, 시클로헥산올 및 실리콘유 중에서 선택되는, 1종 이상을 포함할 수 있다.
이하, 도면을 참조하여 본 발명의 실시예들에 따른 반도체 소자의 제조 방법을 상세히 설명한다. 이는 오직 본 발명을 예시하기 위한 것이며, 본 발명의 기술적 사상의 범위가 이들 참조에 의하여 제한되는 것을 의미하지 않음은 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자에게 자명하다.
도 3은 본 발명의 기술적 사상에 의한 일 실시예에 따른 반도체 소자의 제조 방법의 모식도이다.
도 3을 참조하면, 본 발명의 기술적 사상에 의한 일 실시예에 따른 반도체 소자의 제조 방법은, 제1 기판(111), 희생층(112) 및 활성층(113)을 포함하는 반도체 복합체(110)를 제공하는 단계; 및 상기 반도체 복합체(110)를 상술한 식각액으로 처리하여 희생층(112)을 제거함으로써 상기 반도체 복합체(110)로부터 제1 기판(111)을 분리하는 단계;를 포함할 수 있다. 상기 식각액에 대한 구체적인 설명은 전술한 바를 참조한다.
상기 반도체 복합체(110)로부터 상기 제1 기판(111)을 분리하는 단계는 대략 1시간 내지 10시간 동안 진행될 수 있다. 구체적으로, 상기 식각액은 희생층(112)을 2시간 내지 9시간 또는 3시간 내지 8시간 이내에 제거할 수 있다. 전술한 시간 동안 상기 제1 기판(111)을 분리하는 단계가 수행되면, 상기 희생층(112)을 실질적으로 완전히 제거하면서도, 상기 제1 기판(111)을 손상시키지 않거나 최소한으로 손상시킬 수 있으므로, 분리된 상기 제1 기판(111)을 재사용 가능할 수 있다.
상기 제1 기판(111), 상기 희생층(112) 및 상기 활성층(113)은 각각 독립적으로, III-V족 반도체 물질 중에서 선택되는 1종 이상을 포함할 수 있다.
더욱 구체적으로, 상기 제1 기판(111) 및 상기 활성층(113)은 각각 독립적으로, GaAs, InP 및 GaN 중에서 선택되는 1종 이상을 포함할 수 있으나, 이에 한정되는 것은 아니다.
상기 희생층(112)은 알루미늄을 포함할 수 있다. 상기 희생층(112)이 알루미늄을 포함하는 경우, 식각액 중에 포함되는 HF와의 반응으로 불용성 염을 생성할 수 있으나, 상기 불용성 염은 NaF와 반응하여 용해 가능 염으로 전환될 수 있다.
구체적으로, 상기 희생층(112)은 알루미늄을 포함하는 3원 또는 4원 반도체 물질을 포함할 수 있으나, 이에 한정되는 것은 아니다. 더욱 구체적으로, 상기 희생층(112)은 알루미늄; 및 III-V족 반도체 물질 중에서 선택되는 1종 이상;을 포함할 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 상기 희생층(112)은 Al(Ga)As을 포함할 수 있다.
한편, 상기 반도체 복합체(110)는 적어도 상기 제1 기판(111), 상기 희생층(112) 및 상기 활성층(113)이 차례로 적층된 구조를 가질 수 있다.
상기 반도체 복합체(110)는 상기 제1 기판(111) 및 상기 희생층(112) 사이에 보호층이 개재되지 않는다. 상술한 식각액으로 상기 희생층(112)를 제거하는 경우, 식각 공정 중에 식각액에 노출되는 상기 제1 기판(111)의 표면에 불용성 염이 퇴적되지 않기 때문에, 별도의 보호층을 사용할 필요가 없다.
반면에, 상술한 식각액을 사용하지 않는 반도체 소자의 제조 방법은 식각 공정 중에 식각액에 노출되는 상기 제1 기판(111)과 같은 성장 기판의 표면에 불용성 염이 퇴적되기 때문에, 상기 성장 기판의 재사용이 어려울 수 있다. 따라서, 상술한 식각액을 사용하지 않는 반도체 소자의 제조 방법은 성장 기판 및 희생층 사이에 개재된 보호층을 포함하는 반도체 복합체를 사용해야만 하는 단점이 있다. 보호층을 포함하는 반도체 복합체를 사용하는 반도체의 제조 방법은 보호층을 제거하는 단계를 더 포함해야 하므로, 공정 시간 및 비용이 증가할 분만 아니라, 오랜 공정 시간으로 인하여 성장 기판의 손상이 발생할 수 있는 단점이 있다.
도 4는 본 발명의 기술적 사상에 의한 다른 실시예에 따른 반도체 소자의 제조 방법의 모식도이다. 이하에서는 도 3을 참조하여 설명한 본 발명의 기술적 사상에 의한 일 실시예에 따른 반도체 소자의 제조 방법과의 차이점을 중심으로 본 발명의 다른 실시예에 따른 반도체 소자의 제조 방법을 설명한다.
도 4를 참조하면, 본 발명의 다른 실시예에 따른 반도체 소자의 제조 방법은, 반도체 복합체(210)를 제공하는 단계 이후에, 반도체 복합체(210) 상에 제2 기판(230)을 제공하는 단계를 더 포함할 수 있다.
상기 제2 기판(230)은 상기 반도체 복합체(210)의 활성층(213) 상에 제공될 수 있다.
일부 실시예에서는, 상기 반도체 복합체(210) 상에 상기 제2 기판(230)을 제공하는 단계 이전에, 상기 반도체 복합체(210)의 상기 활성층(213)의 표면 및/또는 상기 제2 기판(230)의 표면에 형성된 자연 산화막을 제거하는 단계가 더 포함될 수 있다. 구체적으로, 상기 제2 기판(230)의 표면에 형성된 자연 산화막을 제거하기 위하여, 상기 제2 기판(230)을 특정 식각액에 수 분간(예를 들어, 약 1분) 침지시켜 상기 제2 기판(230)의 표면에 형성된 자연 산화막을 제거할 수 있다.
다른 실시예에서는, 상기 반도체 복합체(210) 상에 상기 제2 기판(230)을 제공하는 단계 이전에, 상기 반도체 복합체(210)의 상기 활성층(213)의 표면 및/또는 상기 제2 기판(230)의 표면을 플라즈마에 의해 활성화시키는 단계가 더 포함될 수 있다.
상기 반도체 복합체(210)와 상기 제2 기판(230)이 접합되는 경우에, 이들은 직접 접합되거나, 상기 반도체 복합체(210)와 제2 기판(230) 사이에 개재되는 접착층(220)을 통해 접합될 수 있다.
일부 실시예에서는, 상기 반도체 복합체(210)와 상기 제2 기판(230)이 직접 접합되는 경우, 이들은 웨이퍼 직접 접합(direct wafer boding) 방식으로 접합될 수 있다. 이 때, 플라즈마에 의한 활성화를 통해 상기 반도체 복합체(210)와 상기 제2 기판(230)이 직접 접합될 수 있다.
다른 실시예에서는, 상기 반도체 복합체(210)와 상기 제2 기판(230)이 상기 접착층(220)을 통해 접합되는 경우, 상기 접착층(220)은 금속(예를 들어, Pt, Au, Ni, Ag 등), 금속 산화물(예를 들어, SiO2, Al2O3, Y2O3, ZrO2 등), 왁스(상업적으로 입수 가능한 블랙 왁스 등) 및 플루오로폴리머(상업적으로 입수 가능한 cytop○R 등) 중에서 선택되는 1종 이상을 포함할 수 있다. 상기 접착층(220)은 단일층 또는 다중층일 수 있다.
상기 제2 기판(230)은 실리콘을 포함할 수 있다. 그러나, 이에 한정되는 것은 아니며, 상기 제2 기판(230)은 폴리에스테르, 폴리이미드 또는 매우 얇은 플라스틱 등으로 이루어진 유연 기판일 수 있다.
이하 제조예, 실시예 및 평가예를 통하여 상술한 본 발명의 실시예들을 보다 상세하게 설명한다. 다만 하기의 제조예, 실시예 및 평가예는 단지 설명의 목적을 위한 것이며 본 발명의 기술적 사상의 범위를 제한하는 것은 아니다.
[제조예, 실시예 및 평가예]
제조예: 반도체 복합체의 제작
GaAs로 이루어진 성장 기판 상에 유기 금속 화학 기상증착법(metal-organic chemical vapor deposition: MOCVD)을 이용하여, 20 nm의 AlAs 희생층을 형성하고, 상기 AlAs 희생층 상에 MOCVD를 이용하여 GaAs로 이루어진 활성층을 형성하였다. 그 다음, 상기 반도체 기판 상에 블랙 왁스 층을 형성하고, 이어서 cytop 층을 형성한 다음, 실리콘 기판을 부착함으로써, 반도체 복합체를 제작하였다.
실시예 1
50 중량%의 HF 수용액(즉, 50% 불산) 및 아세톤을 1:1의 부피비로 혼합한 용액에 NaF가 0.1 중량%가 되도록 혼합함으로써 제조된 식각액에 전술한 제조예에서 제조된 반도체 복합체를 8 시간 동안 침지시킴으로써, GaAs 성장 기판이 분리된 반도체 복합체를 얻었다.
실시예 2
상기 식각액 중, NaF의 농도가 1 중량%인 것을 제외하고는, 실시예 1과 동일한 방법을 사용하여, GaAs 성장 기판이 분리된 반도체 복합체를 얻었다.
비교예 1
상기 식각액에 NaF를 첨가하지 않은 것을 제외하고는, 실시예 1과 동일한 방법을 사용하여, GaAs 성장 기판이 분리된 반도체 복합체를 얻었다.
평가예 1: 식각 속도의 평가
실시예 1, 2 및 비교예 1에서 얻어진 반도체 복합체에서 Al(Ga)As 희생층의 식각 속도를 다음과 같이 계산하였다. 실시예 1, 2 및 비교예 1에 의해 각각 얻어진 GaAs 성장 기판이 분리된 반도체 복합체의 표면의 사진을 찍고, 상기 사진으로부터 식각된 Al(Ga)As 희생층의 두께를 도출한 다음, 상기 식각된 Al(Ga)As 희생층의 두께를 8(식각 시간)로 나누어 얻은 식각 속도(μm/h)를 얻었다. 그 결과를 하기 표 1에 나타내었다.
비교예 1 실시예 1 실시예 2
식각 속도 (μm/h) 194 394 225
상기 표 1을 참조할 때, 실시예 1 및 2의 식각 속도는 비교예 1의 식각 속도에 비해 향상되었음을 알 수 있다. 이로부터, NaF가 식각 공정 중에서 발생될 수 있는 불용성 염인 AlF3를 효과적으로 제거하여, 식각 속도를 개선할 수 있음을 알 수 있었다.
평가예 2: 표면 상태의 평가
실시예 1, 2 및 비교예 1에서 얻어진 반도체 복합체의 GaAs 성장 기판을 AFM을 통해 관찰하였다. 그 결과를 도 5에 도시하였다. 이 때, (a)는 비교예 1의 AFM 사진이며, (b)는 실시예 1의 AFM 사진이며, (c)는 실시예 2의 AFM 사진이다. 또한, AFM 사진을 3차원적으로 매핑하여 그 결과를 도 6에 도시하였다. (a)는 비교예 1의 AFM 3차원 매핑 사진이며, (b)는 실시예 1의 AFM 3차원 매핑 사진이며, (c)는 실시예 2의 AFM 3차원 매핑 사진이다. 이들로부터, 실시예 1, 2 및 비교예 1에서 얻어진 GaAs 성장 기판 표면의 단차의 표준 편차 값을 구하여, 그 결과를 하기 표 2에 나타내었다.
비교예 1 실시예 1 실시예 2
표준 편차 (nm) 1.903 1.586 1.734
표 2를 참조할 때, 실시예 1 및 2의 표준 편차는 비교예 1의 표준 편차에 비해 작아졌음을 알 수 있다. 이로부터, 실시예 1 및 2에서 얻어진 반도체 복합체의 GaAs 성장 기판은 비교예 1에서 얻어진 반도체 복합체의 GaAs 성장 기판에 비해 더욱 고른 평면을 가지고 있음을 확인할 수 있었다.
이상, 본 발명의 기술적 사상을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명의 기술적 사상은 상기 실시예들에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형 및 변경이 가능하다.

Claims (12)

  1. 0 중량% 초과 내지 10 중량% 이하의 불화나트륨(Sodium Fluoride, NaF);
    0 중량% 초과 내지 50 중량% 이하의 불화수소(hydrogen fluoride, HF);
    잔부의 용매; 및
    트라이톤, 라우릴 글루코사이드, 데실글루코사이드, 옥탄올, 시클로헥산올 및 실리콘유 중에서 선택되는 1종 이상의 계면활성제;
    를 포함하는, 식각액.
  2. 제1항에 있어서,
    상기 용매는 물, 메탄올, 에탄올, 이소프로필 알코올, t-부틸 알코올 및 아세톤 중에서 선택되는 1종 이상을 포함하는, 식각액.
  3. 삭제
  4. 제1 기판, 희생층 및 활성층을 포함하는 반도체 복합체를 제공하는 단계; 및
    상기 반도체 복합체를 0 중량% 초과 내지 10 중량% 이하의 NaF; 0 중량% 초과 내지 50 중량% 이하의 HF; 및 잔부의 용매;를 포함하는 식각액으로 처리하여 희생층을 제거함으로써 상기 반도체 복합체로부터 상기 제1 기판을 분리하는 단계;를 포함하는, 반도체 소자의 제조 방법.
  5. 제4항에 있어서,
    상기 제1 기판, 상기 희생층 및 상기 활성층은, 각각, III-V족 반도체 물질 중에서 선택되는 1종 이상을 포함하는, 반도체 소자의 제조 방법.
  6. 제4항에 있어서,
    상기 희생층은, 알루미늄을 포함하는, 반도체 소자의 제조 방법.
  7. 제4항에 있어서,
    상기 희생층은, 알루미늄; 및 III-V족 반도체 물질 중에서 선택되는 1종 이상;을 포함하는, 반도체 소자의 제조 방법.
  8. 제4항에 있어서,
    상기 반도체 복합체는, 상기 제1 기판 및 상기 희생층 사이에 보호층이 개재되지 않는, 반도체 소자의 제조 방법.
  9. 제4항에 있어서,
    상기 반도체 복합체를 제공하는 단계 후 상기 반도체 복합체로부터 상기 제1 기판을 분리하는 단계 전에,
    상기 반도체 복합체 상에 제2 기판을 제공하는 단계;를 더 포함하는, 반도체 소자의 제조 방법.
  10. 제9항에 있어서,
    상기 반도체 복합체와 상기 제2 기판은, 직접 접합되거나, 상기 반도체 복합체 및 상기 제2 기판 사이에 개재되는 접착층을 통해 서로 접합되는, 반도체 소자의 제조 방법.
  11. 제10항에 있어서,
    상기 접착층은, 금속, 금속 산화물, 왁스 및 플루오로폴리머 중에서 선택되는 1종 이상을 포함하는, 반도체 소자의 제조 방법.
  12. 제9항에 있어서,
    상기 제2 기판은, 실리콘을 포함하는, 반도체 소자의 제조 방법.
KR1020170069685A 2017-06-05 2017-06-05 식각액 및 이를 이용하는 반도체 소자의 제조 방법 KR101969401B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170069685A KR101969401B1 (ko) 2017-06-05 2017-06-05 식각액 및 이를 이용하는 반도체 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170069685A KR101969401B1 (ko) 2017-06-05 2017-06-05 식각액 및 이를 이용하는 반도체 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20180133128A KR20180133128A (ko) 2018-12-13
KR101969401B1 true KR101969401B1 (ko) 2019-04-16

Family

ID=64671239

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170069685A KR101969401B1 (ko) 2017-06-05 2017-06-05 식각액 및 이를 이용하는 반도체 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR101969401B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110862825A (zh) * 2019-11-25 2020-03-06 苏州博洋化学股份有限公司 一种用于铟锡氧化物半导体透明导电膜蚀刻的蚀刻液

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4353779A (en) 1981-08-14 1982-10-12 Westinghouse Electric Corp. Wet chemical etching of III/V semiconductor material without gas evolution
US4415414A (en) 1982-09-10 1983-11-15 Bell Telephone Laboratories, Incorporated Etching of optical surfaces
US5344517A (en) 1993-04-22 1994-09-06 Bandgap Technology Corporation Method for lift-off of epitaxial layers and applications thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4353779A (en) 1981-08-14 1982-10-12 Westinghouse Electric Corp. Wet chemical etching of III/V semiconductor material without gas evolution
US4415414A (en) 1982-09-10 1983-11-15 Bell Telephone Laboratories, Incorporated Etching of optical surfaces
US5344517A (en) 1993-04-22 1994-09-06 Bandgap Technology Corporation Method for lift-off of epitaxial layers and applications thereof

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Kim, S. K., et al. Cost-effective Fabrication of ..., IEEE International Electron Devices Meeting, pp. 25.4.1-25.4.4 (2016)
M. R. Baklanov et al. Kinetics and Mechanism of the Etching of CoSi2 in HF-based Solutions, J. Electrochem. Soc., Vol. 143, No. 10, pp. 3245-3251 (1996)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110862825A (zh) * 2019-11-25 2020-03-06 苏州博洋化学股份有限公司 一种用于铟锡氧化物半导体透明导电膜蚀刻的蚀刻液

Also Published As

Publication number Publication date
KR20180133128A (ko) 2018-12-13

Similar Documents

Publication Publication Date Title
TWI681565B (zh) 利用超晶格磊晶層對磊晶剝離薄膜裝置行非破壞性晶圓回收
KR100390670B1 (ko) 디바이스제조방법
CN111095483B (zh) 利用切割技术移除衬底的方法
TWI520175B (zh) 化合物半導體結晶之製造方法、電子裝置之製造方法，及半導體基板
EP3619748B1 (en) Method of removing a substrate
US10014216B2 (en) Method for manufacturing semiconductor device using high speed epitaxial lift-off and template for III-V direct growth and semiconductor device manufactured using the same
JP2018514083A (ja) プレパターニングされたメサを経由する歪み緩和エピタキシャルリフトオフ
JP2017150064A (ja) 化合物半導体基板、ペリクル膜、および化合物半導体基板の製造方法
US20100009476A1 (en) Substrate structure and method of removing the substrate structure
CN102956552A (zh) 半导体器件的制备方法
US8330036B1 (en) Method of fabrication and structure for multi-junction solar cell formed upon separable substrate
KR101969401B1 (ko) 식각액 및 이를 이용하는 반도체 소자의 제조 방법
KR101209487B1 (ko) 반도체 발광소자 및 그 제조방법
JP2004519837A (ja) エピタキシャルウェハ装置
JPS5946113B2 (ja) 半導体レ−ザ素子およびその製造方法
US11088244B2 (en) Devices having substrates with selective airgap regions
EP4350738A1 (en) Method for manufacturing compound semiconductor junction substrate, and compound semiconductor junction substrate
JP4397792B2 (ja) 化合物半導体素子の製造方法
US11894272B2 (en) Semiconductor substrate, method for manufacturing semiconductor substrate and method for manufacturing semiconductor device
KR20180034879A (ko) 친수성 층을 이용하여 에피택셜 리프트오프 공정을 고속화하기 위한 반도체 소자의 제조 방법
KR101938230B1 (ko) 전압을 인가하여 에피택셜 리프트오프 공정을 고속화하기 위한 반도체 소자의 제조 방법 및 식각 장비
JPH05290779A (ja) 透過電子顕微鏡用試料の作製方法
CN113707770A (zh) 一种硅衬底GaN的加工工艺
JPH11238686A (ja) Ｉｉｉ−ｖ族化合物半導体装置の製造方法
JPS621293A (ja) 半導体発光素子

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant