JPH02276382A - デジタル画像信号処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野〕 本発明は、デジタル画像信号処理装置に関するものであ
る。

〔従来技術〕

２次元アレイの形に配列されると画像を構成するそれぞ
れの画素を表わす複数のデジタル・ワードより成るデジ
タル画像信号を作成することは、勿論よく知られている
。このような信号の例として、アナログ・ビデオ信号を
サンプリングし、そのサンプルをパルス符号変調により
デジタル化して例えば８ビツトのデジタル・ワードとし
たデジタル・ビデオ信号がある。しかし、ほかに、例え
ば映像情報のデジタル記憶や文字認識においてデジタル
画像信号を作成する場合もある。

デジタル画像信号を記憶することもまた、よく知られて
いる。例えばデジタル・ビデオ効果（ＤＶＥ）機器にお
いては、画像を処理又は操作して所望の効果を得るため
に、デジタル・ビデオ信号の１個以上のフィールド又は
フレームを記憶することが多い。

最新の画像処理技術、特にＤＶＥ機器（ただし、これに
限らない。）では、記憶したデジタル画像信号の２次元
（２−Ｄ）部分へのアクセスが必要になる場合が多い。

その２−Ｄ部分は、通常、固定した（一定の）大きさで
画像内の任意の位置を占めるものである。例えば、画素
のアレイに予め定めた重みを加えて出力画素を作成する
一定のファンクヨン・デジタル・フィルタにおいて、或
いは、記憶した画素の位置とずれた出力画素の位置の周
りの画素のアレイに予め定めた重みを加えて画素以下の
精度で補間した出力画素を作成する補間デジタル・フィ
ルタにおいて、画素のアレイを処理したいことがある。

勿論、どの場合も、画素を表わす記憶したデジタル・ワ
ードへのアクセスはできるだけ早くして、処理速度を上
げることが望ましい。このため、所望の画素を表わす記
憶したワードを並行して（並列に）アクセスできること
が強く望まれる。かような並列アクセスは、処理を早く
するばかりではなく、処理を輸送管で送るように行って
多数組のワードを例えばフィルタに並列に供給し、所定
の遅延後にフィルタから出力を得ることを可能とするも
のである。

〔発明が解決しようとする課題〕

本件出願人が先に英国特許筒８９０５１８３．３号に基
き優先権を主張して米国に出願した特許明細書には、デ
ジタル画像信号の２次元部分にアクセスする方法が開示
されている。この方法によれば、並列アクセスは可能で
ある。しかし、それは、デジタル・フィルタの構成を困
難とするものである。

具体的にいうと、あとで詳しく述べるように、記憶装置
のそれぞれ異なる１つから読出す１組のワードとそれら
のワードを記憶するそれぞれの記憶装置（以下「メモリ
」という。）との間に可能性がある（考えられる）複数
の関係が生じることを考えてデジタル・ワードを複数の
メモリに記憶する必要があるからである。

したがって、本発明の課題（目的）は、上述の困難性を
克服し、記憶したワードとワードを記憶するメモリとの
間に考えられる複数の関係が生じることを念頭に置いて
デジタル・フィルタを構成しなければならないという問
題を解決することである。

〔課題を解決するための手段〕

本発明によるデジタル画像信号処理装置は、各自データ
バスを有し２次元アレイの形に配列されると画像を構成
するおのおのの画素を表わす複数のデジタル・ワードを
それぞれ記憶しうる複数の記憶装置（メモリ）　　（Ｍ
Ｏ−Ｍ２Ｓ）を有する。

本発明装置はまた、これらのメモリの中のそれぞれ異な
る１つのメモリから読出されるところの少なくとも上記
画像の２次元部分の一部を構成するように互いに配置し
た１組の画素を表わす上記メモリに記憶された１組のワ
ードの位置を、２つの直交画像座標方向（Ｘ、　Ｙ）に
沿う位置で表わして指定する読出しアドレス発生器（１
６）を有する。

この読出しアドレスは、上記座標方向のそれぞれに対す
る少なくとも１つの最下位ビット（Ｘ　ＬＳＢｓ。

Ｙ　ＬＳＢｓ）を有し、これら最下位のビットの値の組
合せにより、上記１組のワードとこれらのワード′を記
憶するそれぞれのメモリとの間において考えられる複数
の関係のうちどの関係があてはまるかを指示するもので
ある。

本発明装置は更に、上記１組のワード数と同数で、上記
メモリのそれぞれ１つのメモリのデータバス（Ｄ）に接
続され、該メモリから読出される上記１組のワードのそ
れぞれ１つのワードを受ける複数の乗算器（２０）と、
これらの乗算器のそれぞれ１つの乗算器に接続され、上
記画像の２次元部分内の１組の画素のそれぞれ１つの画
素の位置におのおの適合する複数の加重係数（Ｃｏ−Ｃ
１５）の全部を記憶する複数の係数メモリ（３０）とを
含むデジタル・フィルタを有する。複数の係数メモリの
おのおのは、上記最下位ビットの値と、対応する乗算器
（２０）にデータバス（Ｄ）が接続されたメモリを指定
する信号とに応動して、上記の対応する乗算器に、上記
の記憶された複数の加重係数のうち該乗算器に供給され
るワードで表わされる画素の上記２次元画像部分内の位
置に適合する１つの上記係数を供給する。

〔作用〕

以下詳細に説明するように、本発明装置は、上記の構成
により、あらゆる場合においてフィルタの各乗算器に供
給する各ワードに正確な係数により重みを付けるので、
上述した困難性を克服することができる。

〔実施例〕

以下、図面を用いて本発明を具体的に説明する。

第１図は、１つの画像の一部を表わし、画像を画素に分
割し更に画素を同一形状、同一寸法の嵌込み区域（以下
「タイル」という。第１図では正方形である。）のグル
ープに分けた状況を示す図である。

第２図は、正方形タイルを拡大してメモリとの関係を示
す図である。

第３図は、上記画像を表わすデジタル信号のメモリ及び
関連装置を示すブロック図である。

第４図は、４つの隣接する正方形タイルを拡大して記憶
したデジタル信号の読出し方法を示す図である。

第５図は、第１図の嵌込みタイルを十字形タイルとした
場合のメモリとの関係を示す図である。

第６図は、第１図の一部に対応し、その嵌込みタイルを
６角形タイルとした場合を示す。

第７図は、メモリから読出してフィルタに供給するワー
ドで表わした画素の配列（プレイ）を示す図である。

第８図は、上記フィルタの構成を原理的に示す図である
。

第９図は、上記フィルタの具体的構成の例を示すブロッ
ク図である。

第１０図は、第９図のフィルタに用いる係数メモリ（Ｐ
ＲＯＭ）の構成例を示すブロック図である。

第１１図は、補間フィルタが画素を表わす記憶されたア
レイのワード間を補間し、記憶された画素と異なる位置
をもつ出力画素を作成する状況を示す説明図である。

第１２図は、第９図のフィルタのＰｌ？ＯＭを変形して
該フィルタを補間フィルタとして使用する方法を示すブ
ロック図である。

第１３図は、第１０図のＦＲＯＭを変形して補間フィル
タに使用する方法を示すブロック図である。

第１図の画像は、境界を点線で示す画素Ｐを２次元的に
配列したものより成ると考えられる。この画像は、例え
ば、ビデオ信号の１フイールドに相当するものである。

例えば、このビデオ信号が高精細度テレビジョン（ＩＩ
ＤＴＶ）信号、すなわち縦横比が３：５の１０２５走査
線（ライン）ビデオ信号の場合は、画素の数は５００（
垂直方向）　ｘ１９２０　（水平方向）、すなわち９６
０，０００となる。便宜−ヒ、以下において画像はビデ
オ信号の１フイールドを表わすものとするが、以下述べ
る記憶（書込み）及び読出しくアクセス）の技術は他の
画像にも適用しうるちのである。

画像は、各画素の中央で、連続する水平画像走査線に沿
ってサンプリングし、各サンプルを各画素に対応する画
像信号に変換して記憶させる。各サンプルは、パルス符
号変調（ＰＣＭ）によりデジタル化して、画素を表わす
デジタル・ワード又はバイト（例えば８ビツト・ワード
）とし、これらのワードをそれぞれのメモリ・アドレス
に書込む。

書込む前に、上記ワードをグループに分け、各グループ
のワードによって表わされる画素群がそのグループで同
じ形及び同じ大きさをもつ２次元（２−Ｄ）画像区域を
形成するようにする。同し形及び同じ大きさの区域（タ
イル）の形状は、互いにモザイク式に嵌込むことにより
少な（ともその画像の一部（又は全部）を構成できるよ
うにする。第１図の場合、タイル（Ｔｏ、ＴＩ、・・・
・で表わし、その境界を実線で示す。）は正方形で、そ
の大きさは４画素×４画素、すなわち１６画素である。

しかし、タイルの大きさや形は重要ではなく、これらが
すべて同一で、嵌込み（ｔｅｓｓｅ　ｌ　ｌａ　ｔ　１
ｏｎ）可能な寸法及び形状であればよい。

画素を表わすワードは、ランダムアクセスメモリ（ＲＡ
Ｍ）のような複数の別々のメモリに書込む。これらのメ
モリの数は、各タイルの画素数に等しい。すなわち、第
１図の例では１６個のメモリを用いる。更に、画素は、
各タイル内の同じ各画素位置に対応して、全タイルの同
じ位置からの画素を表わすワードをそれぞれ１つのメモ
リに書込むものとする。すなわち、第１図の場合、第２
図に示すように、１６個のメモリ（ＭＯ−Ｍ２Ｓ）にワ
ードを書込む。すなわち、画像を構成する全タイルにお
ける左側最上部のワードは、メモリＭＯに書込む。全タ
イルにおけるその右側のワード（画素）は、メモリＭ１
に書込む。以下、同様である。

換言すると、全タイルにおける同じ各画素位置は、それ
ぞれ１個のメモリに対応している。

各メモリＭＯ〜Ｍ１５の記憶容量は、勿論、画像におけ
る全画素数を各タイルにおける画素数で割ったものと等
しいか、又はこれより太き（なければならない。すなわ
ち、上記の１１０　Ｔ　Ｖの１フイールドを記憶する場
合、各メモリＭＯ〜Ｍ１５の記憶容量は、９６０，００
０／１６＝６０．０００ワ一ド以上でなげればならない
。したがって、例えば記１．９容１６４ＫＢのＲＡＭを
使用することができる。

これより、画像信号をメモリに書込む動作を第３図を参
照して説明する。メモリＭＯ−Ｍ１５（これらは、例え
ば、１個以上の回路基板に１６個の６４ＫＢ　−ＲＡＭ
を搭載したものでもよい。）には、それぞれデータバス
Ｄ及びアドレスバスＡを設ける。１６個のデータバスＤ
はデータスイッチ（１０）の対応する出力に、１６個の
アドレスバスＡは占込みアドレス発生器（１２）の対応
する出力に接続する。

アナログ・ビデオ信号をサンプリングし該サンプルをパ
ルス符号変調によりデジタル化してワードとした一連の
ワードの形のデータを、データスイッチ（１０）の入力
に供給する。このデータスイッチ（１０）は、各ワード
をメモリＭＯ〜Ｍ１５のうち対応する１つのメモリのデ
ータバスＤにスイッチングし、書込みアドレス発生器（
１２）には、ワードがメモリに上述したとおりに記憶さ
れるように、アドレス信号を対応するメモリのアドレス
バスＡに供給する。すなわち、サンプリング及びデジタ
ル化によりビデオ信号の第１の画像ラインのワードとな
る第１図の最上ラインの画素については、最初の４ワー
ド（タイルＴｌ内）は、メモリＭＯ−Ｍ３にそれぞれス
イッチングしてそれぞれのメモリの０番目のアドレスに
書込む。次の４ワード（タイルＴｌ内）も、それぞれメ
モリＭ　Ｏ−Ｍ　３の１番目のアドレスに書込む。この
動作を第１画像ラインの全部について行い、最後の４ワ
ード（タイルＴ（Ｎ−１）内）をそれぞれメモリＭＯ〜
Ｍ３の（Ｎ−１）番目のアドレスに書込む。

次の画像ライン（未だタイルＴＯ〜Ｔ（Ｎ−１）内であ
る）におけるワードも同様に書込むが、この場合はメモ
リはＭ４〜Ｍ７になる。同様に、第３及び第４画像ライ
ンのワードをメモリＭ８〜Ｍｌｌ　（第３ライン）及び
Ｍ１２〜Ｍ１５（第４ライン）に書込む。第５画像ライ
ンのワードは再びメモリＭＯ〜Ｍ３にそれぞれ書込むが
、この場合、アドレスはそれぞれのメモリのＮ番目から
（２Ｎ−１）番Ｈのアドレスとなる。この動作は、ビデ
オ信号の１フイ一ルド全体の画像ラインに対し、フィ−
ルド全体がメモリＭＯ〜Ｍ１５に記１αされるまで続行
する。すなわち、各ワードは、ワードが表わす画素のタ
イルにおける位置によって決まるメモリＭＯ〜Ｍ１５の
中の対応する１つのメモリに記憶され、この対応する１
つのメモリ内の各ワードのアドレスは、そのワードに対
応する画素を含むタイルの番号（すなわち、位置）にな
る。

例えばデジタル・ビデオ効果（ＤＶＥ）機器（ただし、
これに限定されない。）における最新画像処理技術では
、画像のｌ−Ｄ　（２次元）部分へアクセスする必要が
あることが多い。例を挙げると、画像の２−Ｄ部分を構
成する画素アレイを表わす１組の記憶したワードを一定
のファンクション・フィルタにおいて処理し、その記憶
したワードを予め定めた重みを付けて組合せることによ
り出力ワードを作ったり、或いは、補間フィルタにおい
て処理し、その記憶したワードが表わす画素位置と一致
しない１つの出力画素位置の周りの画像２−Ｄ部分を構
成する画素アレイを表わす１組の記憶ワードを、予め定
めた重みを付けて組合せることにより、画素以下の精度
で補間した出力画素を作ったりするときに必要である。

いま、４×４画素アレイ（同一形状、同一寸法の２−Ｄ
画像部分、すなわち画像タイルを構成する）へのアクセ
ス（読出し）が必要な場合を考える。この場合には、次
の動作が必要になる。先ず、タイルＴｏ内の画素を表わ
すワード全部にアクセスする必要がある。次に、アクセ
スする（読出し）アレイを１歩右に動かした後、タイル
ＴＯ内の右側の３つの画素の欄及びタイルＴＩ内の一番
左の画素の欄にアクセスする必要がある。次に、もう１
歩右に動かした後、タイルＴＯ内の右半分の画素及びタ
イルＴＩ内の左半分の画素にアクセスする。以下同様に
して、タイルの第１列（Ｔｏ〜Ｔ（Ｎ−１））に及ぶ。

このように、大抵の場合、アクセスは２つのタイルの画
素に対して行う必要がある。

それから、読出しくアクセスする）アレイを１画素だけ
下げて同様な動作を繰返す。今度は、殆ど４つのタイル
内の画素にアクセスすることになる。

この動作はライン毎に繰返されるので、画像全体におい
ては、殆どの場合、４つのタイル内の画像にアクセスす
ることになる。すなわち、読出しアレイは、画像のタイ
ルとしては同一寸法、同一形状であるが、殆どの場合１
つの画像タイルと一致しない。もっと正確にいえば、読
出しアレイは、タイルの境界について考えられる１６通
りの読出しアレイの位置のうち、ただ１つの位置におい
てのみｌタイルと一致することになる。

記憶した画像をこのように処理する場合、読出しアレイ
内の全ワードを並行して読出しうることが非常に望まし
いことが分かるであろう。そうすれば、読出しアレイを
フィルタその他の装置に供給して行う処理が早くなり、
多数組のワードをフィルタその他の装置に並列に供給す
ることにより輸送管で送るように処理することができ、
そのため、フィルタその他の装置から予め定めた遅延の
後に出力が得られるようになる。−船釣には、読出しア
レイのワードに並列にアクセスすることば困難ないし不
可能である。しかし、これから説明するように、第１〜
第３図について述べたメモリ構成によれば、実際に並列
アクセスが可能となる。

上述のように、読出しアレイは、画像タイルＴｏ、ＴＩ
、　・・・・とじて同一形状、同一寸法であるが、読出
し動作時は一般に１画像タイルと一致しない。その例を
第４図に示す。第４図は、画像の任意位置にある４つの
隣接タイルＴｎ、　Ｔ　（ｎ＋１）、Ｔｍ及びＴ（ｍ＋
１）を示す。いま、成る時間に、第４図に破線で囲んだ
４×４の画素アレイによって形成される２−Ｄ画像部分
を表わす記憶ワードにアクセスする必要がある、と仮定
する。図から分かるように、その読出すべき画像部分は
４つのタイルにまたがっている。しかし、図に見られる
ように、読出ずべき画像部分が嵌込み画像タイルとして
同一形状、同一寸法（又は、もっと正確にいえば、画像
タイル群の境界内に収まるような境界をもつ形状及び寸
法）であり、且つ、各位置に対応する各タイル内のワー
ドがメモリＭＯ〜Ｍ１５の特定の１つのメモリに記憶さ
れているので、その画像部分に対応する読出しアレイに
ついて、どのメモリに対しても１ワードしかアクセスす
る必要がない。実際に、各メモリＭＯ〜Ｍ１５内の１つ
のワードにのみアクセスすればよいので、各メモリ内の
１つの位置だけに同時にアドレスする（それぞれのデー
タ及びアドレスバスＤ及びＡを介して）ことにより、ア
レイ全体を並列に読出すことができる。すなわち、第４
図の例においては（対応するメモリ内の各ワードのアド
レスが、そのワードを表わす画素を含むタイルの画像に
おける番号又は位置であるので）、メモリＭ５、Ｍ６、
Ｍ７、Ｍ９、ＭＩＯ，Ｍｌｌ、Ｍ１３、Ｍ１４及びＭ２
Ｓにおいてアドレスｎをもつワード、メモリＭ４．Ｍ８
及びＭ１２においてはアドレス（ｎ＋１）をもつワード
、メモリＭＬＭ２及びＭ３においてアドレスｍをもつワ
ード、そしてメモリＭＯにおいてアドレス（ｍ＋１）を
もつワードを読出すことにより、そのアレイを読出すこ
とができる。第４図をよく見れば分かるように、読出し
アレイの位置（その境界は、上述したように破線で示す
。）が変わっても、その中の画素位置がタイルＴｎ、Ｔ
　（ｎ＋１）、Ｔｍ及びＴ　（ｍ＋１）の２つ以上にま
たがる場合は常に、アレイを読出すのに各メモリＭＯ−
Ｍ１５における１つのアドレスにだけアクセスすればよ
い。こうして、読出しプレイがタイルの境界に関して考
えられる１６個のどの位置にあっても、各メモリのただ
１つの位置を同時にアドレスする（対応するそれぞれの
読出しくデータ）及びアドレスバスＤ及びＡを介して）
ことにより、アレイ全体を並列に読出すことができる。

前述の例においては、読出しくアクセスする）アレイは
画像タイルとして同一寸法、同一形状であった（したが
って、画素数とメモリ数とは同じであった。）。普通は
そうであるが、読出しアレイの形状及び寸法が画像タイ
ル群の境界内に収まる境界をもつようなものであっても
、並列アクセスは可能である。したがって、読出しを画
像タイルとして同一形状、同一寸法のアレイ内のワード
に限る必要はない。例えば、上述の例において、４×４
の読出しアレイ内の画素を表わすワードの一部のみを読
出す場合、例えば、全体として４×４７レイの中に収ま
る２−Ｄ画像部分（例えば２×２又は３×３７レイ）を
構成する画素のうち、互いに間隔をおいて選択されたも
のを表わすワード、或いは隣接するものを表わすワード
を読出す場合でも、並列アクセスはなお可能である。

−上述のように、前述の例では画像タイルは正方形であ
るが、該タイルの寸法及び形状は重要ではなく、それら
が全部同じであり、形状が嵌込み可能なものでありさえ
すればよい。例えば、十字形タイル（第５図に示す５画
素より成る十字架のようなもの）又は多角形タイル（第
６図に示す２４画素より成る６角形のようなもの）を用
いることもできる。また、明らかに矩形のものも使用可
能である。どの場合も、アレイ読出しのためアクセスす
べき各メモリ内のアドレス位置はただ１つである、とい
う条件は満たされる。このことは、例えば第５図を調べ
れば直ぐ分かる。この例では、５画素をもつ十字形タイ
ルを用いるので、５個のメモリＭＯ−Ｍ４を使用するこ
とになる（第５図の一番上のタイルに示す。）。第５図
に示す破線で囲んだ十字形の読出しプレイは、メモリＭ
３及びＭ４を１つのタイルのアドレスで、メモリＭ１及
びＭ２を次のタイルのアドレスで、そしてメモリＭＯを
その次のタイルのアドレスで読出すことにより、読出す
ことができる。

次に、メモリＭＯ−Ｍ１５に書込んだワードを読出して
フィルタに送るやり方を詳述する。第３図に（１４）で
示すフィルタは、それぞれメモリＭＯ〜Ｍ１５の対応す
るメモリのデータバスＤに接続された１６個の入力端を
有する。データバスＤを介しての記憶ワードのフィルタ
（１４）への読出しは、読出しアドレス発生器（１６）
によって制御する。読出しアドレス発生器（１６）は、
デジタル・ビデオ効果（ＤＶＥ）機器の一部をなし、そ
れぞれメモリＭＯ〜Ｍ１５の対応する１つのメモリのア
ドレスバスＡに接続された１６個の出力端を有する。フ
ィルタ（１４）の各クロック周期、すなわち、上述のよ
うに記憶画像について記憶された１６ワードのアレイを
１歩ずつ動かす度毎に、読出しアドレス発生器（１６）
は、画像における読出しアレイの位置を表わすデジタル
読出しアドレスを発生する。もっと詳しくいえば、読出
しアドレスは、原点が第１図の左上隅にある座標系にお
けるＸ、Ｙ座標で表わした読出しアレイの画素のうち基
準となる１つの画素の画像における位置を表わす。ここ
に、Ｘ軸は、原点から右方向における画素の数（例えば
、記憶画像がｌｌ０ＴＶ信号の１フイールドである上述
の例では１−１９２０）であり、Ｙ軸は、原点から下方
向における画素の数（例えば、上述の同じ例では１〜５
００）である。

第７図に、読出しアレイを示す。上述のように、これは
画像タイルとして同一形状、同一寸法であるのがよ（、
本例では、画素ＰＯ−Ｐ１５を表わす４×４のワード・
アレイである。ただし、ＰＯ〜Ｐ１５は画像内の任意の
４×４画素アレイである。

上述の基準画素とは、画素ＰＯ−Ｐ１５のうち予め定め
た任意の１つを指す。アレイが偶数でない（例えば５×
５７レイ）場合、基準画素は中心の画素とするのがよい
。偶数のアレイでは中心画素がないので、中心の近く、
例えば画素Ｐ５を基準画素とするのがよい。すなわち、
フィルタ（１４）の各クロック周期毎に読出しアドレス
発生器（１６）によって発生される読出しアドレスは、
その周期内に読出しアレイ内の画素Ｐ５の位置をもつべ
き画像白画素のＸ、　Ｙ座標を表わす。読出しアドレス
発生器（１６）は、アドレスバスＡを介してメモリＭＯ
〜Ｍ１５の中の適切な１つのメモリをアドレスするのに
Ｘ、Ｙ信号を用い、画素Ｐ５を表わすワードをそのメモ
リのデータバスＤを介してフィルタ（１４）へ送込む。

読出しアレイの他の画素ＰＯ〜Ｐ４及びＰ６〜Ｐ１５の
それぞれの位置は、基準画素Ｐ５の位置からＸ、　Ｘ方
向に所定のずれを有するので、読出しアドレス発生器（
１６）は、それらを表わすワードのアドレスを基準画素
のアドレスから容易に計算しうる。こうして、画素ＰＯ
−Ｐ１５を表わす全部のワードを同時にアドレスし、同
時にそれぞれのメモリＭＯ−Ｍ１５からそれぞれのデー
タバスＤを介してフィルタ（１４）に送り、並行処理を
させることができる。

上述のように、各ワードは、画像タイル内の位置により
決まるメモリＭＯ−Ｍ１５の１つのメモリに記憶され、
その対応するメモリ内の各ワードのアドレスは、そのワ
ードを表わす画素を含むタイルの番号（すなわち、その
画像内位置）である。

したがって、ちょっと見ると、読出しアドレス発生器は
Ｘ、Ｙ続出しアドレスとメモリの番号及びアドレス番号
との間の複雑な翻訳動作を行わなければならないよう思
われるかも知れないが、これより説明するようにそんな
ことはない。Ｘ、Ｙ続出しアドレスは、それらの情報を
実際に含んでいるのである。この点についていえば、Ｘ
、Ｙ続出しアドレスは、Ｘ座標位置（例えば１０進形式
で１〜１９２０）を２進形式で表わす若干数のビットと
、Ｙ座標位置（例えばｌＯ進形式で１〜５００）を２進
形式で表わす若干数のビットとを含むデジタル信号であ
る。１０進形式のＸ、　Ｙ座標位置を各タイルにおける
Ｘ方向の画素数（いまの例では４）及び各タイルにおけ
るＸ方向の画素数（いまの例では４）でそれぞれモジュ
ロ割算を行うと、その結果得られる整数はタイル番号（
すなわち、タイルの画像内位置）したがってメモリ内の
アドレスを与え、余りはメモリを定めることになる。よ
って、実際の２進信号において、余りに相当する最下位
又は下位のビット（ＬＳＢｓ）はメモリを定め、整数結
果に相当する上位ビット（ＭＳＢｓ）はメモリ内のアド
レスを定める。メモリを定めるＬＳＢｓの数は、Ｘ、Ｘ
方向における画素タイルの大きさによって決まる。いま
の例では、これらの大きさはそれぞれ４に等しいので、
読出しアドレス信号の各Ｘ、Ｙ成分の２つの最下位ビッ
トの組合せは、メモリの中の適切な１つを特定し、残り
（上位）のビットは、そのメモリ内のアドレスを指示す
る。

以上述べたことは、次の例により容易に理解できるであ
ろう。いま、第１図に星印（＊）で示す画素の場合を考
える。第１図より、その画素は、タイル内で上から２つ
目、左から２つ目の画素のワードに指定されたメモリ、
すなわちメモリＭ５（第２図）に記憶されており、画像
において左から３つ目、上から２つ目のタイル、すなわ
ちタイルＴ　（Ｎ＋２）内に位置していることが分かる
。

また、上記画素の座標は、１０進形式で表わすと、Ｘ＝
１０ＳＹ＝６である。これらを４でモジェロ割算すると
、 Ｘ＝２　　余り２、　　　Ｙ＝１　　余り２となる。

これらの余り（２進形式におけるＬＳＢｓ）は、使用メ
モリがタイル内で左から２つ目、上から２つ目の画素位
置に指定されたもの、すなわちメモリＭ５であることを
裏付けている。それらの整数結果（２進形式におけるＭ
ＳＢｓ）は、Ｙ結果がＮの倍数（Ｙ方向の位置）を指示
し、Ｘ結果がＮの倍数に加えるべき数（Ｘ方向の位置）
を指示してタイル番号Ｔ　（Ｎ＋２）を特定する。

すなわち、読出すべき画素アレイの中の１つの基準画素
のＸ、Ｙ座標を読出しアドレス発生器（１６）により発
生すれば、容易にメモリＭＯ−Ｍ１５に正しくアドレス
でき、正しいワードをフィルタ（１４）に供給できるこ
とが分かるであろう。

第８図は、原理的にフィルタ（１４）をどのように構成
すればよいかを示すものである。フィルタ（１４）は、
１６個の乗算器（２０）　（読出しアレイ内の各画素Ｐ
Ｏ〜Ｐ１５にそれぞれ対応する）及び互いに加算するよ
うに接続された加算器（２２）のアレイによって構成さ
れた乗算・加算器のｒ）’Ｊ−Ｊを有し、乗算器（２０
）で掛は算を行い、１６個の入力画素ＰＯ〜Ｐ１５より
１つの出力画素Ｐｏｕｔを生じる。

乗算器（２０）では、画素ＰＯ−Ｐ１５を表わす各ワー
ドが、１６個の加重係数ＣＯ〜Ｃ１５の対応する１つの
係数と掛は算される。各加重係数ＣＯ〜Ｃ１５は、それ
ぞれ画素ＰＯ〜Ｐ１５の中の１つの画素の読出しアレイ
内位置に対応する。すなわち、各加重係数ＣＯ〜Ｃ１５
の値は、画素ＰＯ〜Ｐ１５の対応する１つの画素の位置
に従って（設計段階で）計算される。その目的は、所望
の２−Ｄ位置関係、例えば第７図に示すような読出しア
レイの中心の周りに円対称のガウス分布関数に従って画
素に重みを加え、所望のフィルタ特性を得るためである
。すなわち、フィルタを適切に動作させるためには、画
素ＰＯ−Ｐ１５を表わす各ワードに、読出しアレイ中の
画素の特定位置に対応する１つの加重係数ＣＯ〜Ｃ１５
を掛は合せる必要がある。このため、フィルタを実際に
作る場合に１つの問題を生じる。

その問題とは、次のようなものである。

画素ＰＯ〜Ｐ１５に対応するワードは、メモリＭＯ〜Ｍ
１５のデータバスＤを介して乗算器に供給される。各デ
ータバスＤを対応する１つの乗算器（２０）に接続する
と、加重係数ＣＯ〜Ｃ１５と画素位置ＰＯ〜Ｐ１５間の
対応が正しく取れないので、フィルタが正しく動作しな
い。これは、第４図について説明したように、読出しア
レイ内の画素ＰＯ〜Ｐ１５の位置と、画素を表わすワー
ドがあるメモリＭＯ〜Ｍ１５との間の対応関係が変化す
るためである。読出しアレイの画素位置と画素を表わす
ワードがあるメモリとの間には、１６個の関係が考えら
れる。すなわち、例えば第４図に破線で示す読出しアレ
イの場合、例えばアレイの左上隅の画素を表わすワード
、すわなち画素ＰＯ（第７図）を表わすワードは、メモ
リＭ５の中にある。しかし、フィルタの他のクロック周
期においては、その同じワードはメモリＭＯ〜Ｍ１５の
中のどれか他のメモリ内にある可能性がある。すなわち
、各データバスＤを対応する乗算器に接続すると、加重
係数ＣＯ〜Ｃ１５とメモリＭＯ−Ｍ１５の対応する１つ
のメモリとの間に１つの対応関係が生じることになる。

しかし、そうすると、必要なのは加重係数ＣＯ〜Ｃ１５
と画素ＰＯ〜Ｐ１５との対応であり、各画素ＰＯ〜Ｐ１
５に対応するワードは実際にはメモリＭＯ〜Ｍ１５の中
の異なるメモリに異なるクロック周期に記憶されるので
、フィルタが誤動作をすることになる。

第９図に、上述の問題を解決するフィルタ（１４）の具
体例を示す。第９図のフィルタは、下記の点を除き第８
図のものと同じ構成である。よって、分かり易くするた
め、加算器（２２）は一部のみを示す。

第９図のフィルタでは、１６個の各乗算器（２０）（一
部のみ示す。）は、図示のように、それぞれメモリＭ　
Ｏ＝　Ｍ　１５の中の１つのメモリのデータバス（Ｄ（
ＭＯ）、・・・・で示す。）に接続する。また、１６個
の各乗算器（２０）は、図示のように、１６個の同一構
成の係数プログラマブル・リードオンリメモリ（ＦＲＯ
Ｍ）　（３０）　（一部のみ示す。）の対応する１つの
ＦＲＯＭの出力に接続する。各係数ＰＲＯＭ　（３０）
の第１入力端は、第７図の読出しアレイの基準画素Ｐ５
の読出しアドレスの前述したＸ　ＬＳＢｓを受け、各Ｆ
ＲＯＭ　（３０）の第２入力端は、読出しアドレスのＹ
　ＬＳＢｓを受けるように接続する。上述のように、読
出しアレイの長さ及び高さ（Ｘ及びＹ方向の大きさ）が
それぞれ４画素である本例では、２つのＸ　ＬＳＢｓと
２つのＹ　ＬＳＢｓが存在する。各ＦＲＯＭ（３０）の
第３入力端は、所定（不変）のビット群を受けるように
接続する。これらのビット群は、各ＦＲＯＭに対してそ
れぞれ異なっており、そのＦＲＯＭに接続された乗算器
（２０）に接続されたデータバスＤ（ＭＯ）〜Ｄ　（Ｍ
２Ｓ）をもつメモリＭＯ〜Ｍ１５の中の対応するメモリ
を指定するものである。本例では、１６個のメモリ（Ｍ
　０−Ｍ２Ｓ）があるので、これらのビット群は４ビツ
トより成る。したがって、全部で８個のビット（各ＰＲ
ＯＭ　（３０）に対して同一であるがフィルタの各クロ
ック周期で異なる４ビツト、及び各ＦＲＯＭ　（３０）
間で異なるがフィルタの各クロック周期で一定の他の４
ビツト）が各ＦＲＯＭ（３０）に入力されることになる
。

上述したとおり、Ｘ及びＹ　ＬＳＢｓは、フィルタの各
クロック周期に、続出しアレイ（クロック周期毎にフィ
ルタに並列供給されるワードのアレイ）の基準画素Ｐ５
を表わすワードが格納されたメモＩＪ　Ｍ　Ｏ〜Ｍｉ５
の中の１つのメモリを定める。すなわち、基準画素Ｐ５
が入っている各メモリに対して他の画素ＰＯ−Ｐ４及び
Ｐ６〜Ｐ１５が入っているメモリは既知であるから、任
意の時点におけるＸ及びＹ　ＬＳＢｓの値は、読出しア
レイの画素ＰＯ〜Ｐ１５を表わすワードとそれらが記憶
されたメモリＭＯ〜Ｍ１５の中の対応する１つのメモリ
との間の考えられる１６の関係のうち、現在どの関係に
あるかを指示することになる。したがって、各ＰＩ？Ｏ
Ｍ（３０）の第３入力端に供給されるメモリ指定信号に
よりそのＦＲＯＭに対応する乗算器（２０）に接続され
た特定のメモリを指定する、すなわち、その乗算器に対
して読出すべき画素を表わすワードの画像タイル内の位
置を定めるので、任意の１クロック周期に各ＦＲＯＭの
第１から第３の入力端に供給される全ビット情報は、メ
モリからそのＦＲＯＭに対応する乗算器に供給されるワ
ードで表わされる画素の読出しアレイ（第７図）内の位
置を特定する。したがって、そのクロック周期に、１６
個の加重係数Ｃｏ−Ｃｌ３の中のどれをその乗算器に供
給すべきかを指定する。これらの加重係数ＣＯ〜Ｃ１５
は、各ＰＲＯＭに参照テーブルの形で記憶されており、
各ＦＲＯＭは、各クロック周期毎にその入力端に供給さ
れる上述の全ビット情報に応答して、各クロック周期毎
に、ＣＯ〜Ｃ１５中の適切な（適合した）加重係数を対
応する乗算器に加える。こうして、加重係数ＣＯ〜Ｃ１
５と読出アレイの画素ＰＯ〜Ｐ１５の位置との間の所望
の対応が常に得られることになる。

第１Ｏ図を参照すると、各ＰＩｉｌＯＭ　（３０）の動
作がよく分かるであろう。同図には、２つの部分、ずな
わち係数選択テーブル（３０Ａ）と係数メモリ（３０Ｂ
）より成るＰＲＯ？１（３０）の１つを示す。係数選択
テーブル（３０Ａ）は、情報を記憶したテーブル（参照
テーブル）であり、Ｘ及びＹ　ＬＳＢｓとメモリ指定信
号（Ｍｎ）より成る入力信号（全部で８ビツト）に含ま
れる全ビット情報の種々の組合せに応じて、メモリから
対応する乗算器（２０）の１つに供給されるワードで表
わされる画素の読出しアレイ（第７図）内の位置を特定
する１６個の（考えられる）出力（４ビツト）の中の１
個の出力を発生し、係数メモリ（３０Ｂ）に供給する。

各乗算器（２０）には、それぞれ加重係数ＣＯ〜Ｃ１５
の１つを供給しなければならない。係数メモリ（３０Ｂ
）は、１６個の係数ＣＯ〜Ｃ１５を記憶しており、上記
テーブル（３０Ａ＞より加えられる出力に応じて、これ
らの係数の中の適合した１つの係数（Ｃｘ）を乗算器（
２０）の中の対応する１つの乗算器に供給する。

第１Ｏ図は、第９図のものを概念的、実際的に実施する
構成を示す。すなわち、第９図のように（各乗算器（２
０）に対して）ただ１つのＦＲＯＭ　（３０）を用いて
もよく、第１０図のように、係数選択テーブル（３０Ａ
）及び係数メモリ（３０Ｂ）より成る１対のＦＲＯＭを
用いてもよい。

第９図の例では、上述のように、ＰＲＯＭ　（３０）は
すべて同一構成である。同様に、第１０図の場合も、Ｆ
ＲＯＭ　（３０八）はすべて同一、ＦＲＯＭ　（３０Ｂ
）もすべて同一の構成である。こうすれば、貯蔵する部
品の数が少なくなり、ＦＲＯＭによるエラーの発生も減
る。

というのは、部品が異なると、回路基板の間違った場所
に取り付ける可能性があるからである。しかし、この利
点を重要視しない場合は、第３入力端に供給するメモリ
指定信号を内部にプログラムす゛ることにより、ＦＲＯ
Ｍ（３０）　（第９図）及び（３〇八）（第１０図）の
大きさを減少してもよい。この場合は、１６個の各ＦＲ
ＯＭは異なるものとなるが、それぞれＸ及びＹ　ＬＳＢ
ｓを受けるだけでよい。すなわち、４つのメモリ指定ビ
ットは、第９及び第１０図においてＦＲＯＭ　（３０）
及び（３０Ａ）の適当な入力ピンに導体接続することに
より得ることができるので、プログラムすることで実際
上ＦＲＯＭ内部に組入れられ入力としてＦＲＯＭに供給
する必要はないのである。

上述したフィルタ（１４）は、各出力画素が記憶された
画像内の画素の位置に対応する位置又は同一の位置を有
するという意味において、固定されたファンクション・
フィルタである。しかし、上述の技法は、補間フィルタ
にも同じ（適用できる。

補間フィルタは、位置が記憶画像の画素の位置と異なる
、もっと詳しくいえば、位置が該画素の位置の間で補間
された出力画素を発生するものである。このよ・）なフ
ィルタは、所望の出力画素位置の周りの記憶画素アレイ
の加重和を取ることにより、期待される出力画素の値を
予想する、すなわち、画素以下の精度で画像を解像する
作用を行う。

補間フィルタは、下記の点を除き、上述したフィルタと
殆ど同じ動作をする。前と同様、読出しアドレスは、記
憶画素の記憶画像内の位置を定めるＸ及びＹ成分を有し
、これらのＸ及びＹ成分（Ｘ及びＹ整数アドレス）を前
と同様に用いる。

しかし、続出しアドレス発生器（１６）は、Ｘ及びＹの
残りを付加的に生じる。この残りは、記憶画素の位置と
補間された出力画素に対する所望の位置との間の画素以
下のずれ（１画素間隔に対応する比（分数））をＸ及び
Ｙで表わすものである。このことは、第１１図をよく見
れば理解し易いであろう。同図において、４個の円は、
４つの記憶された画素ＰＸＯ，ＰＸＩ、ＰＸ２及びＰＸ
３の位置（もっと詳しくは中心又はサンプリング位置）
を表わし、４角は、補間フィルタにより得られる補間さ
れた出力画素Ｐｏｕｔの位置を表わし、整数のＸ及びＹ
アドレスは記憶画素ＰｘＯのアドレスであり、Ｘ　ｒｅ
ｓ及びＹ　ｒｅｓはそれぞれＸ及びＹの残りを示す（画
素ｐｘｏ、ｐｘｉ、ＰＸ２及びＰＸ３は、２×２読出し
アレイの４つの画素であってもよく、又はもっと大きな
任意の形状及び寸法の。

アレイの中心画素、例えば第７図の４×４アレイの画素
Ｐ５、Ｐ６、Ｐ９及びＰＩＯであってもよい。）。

第９及び第１θ図について上述したフィルタを、補間フ
ィルタとして動作するように変えることは容易である。

第９図の場合、ＦＲＯＭ　（３０）全部を第１２図に示
すようなＦＲＯＭ（３０’）に置換え、Ｘ及びＹの残り
Ｘ　ｒｅｓ及びＹ　ｒｅｓをこれらのＦＲＯＭ　（３０
’）の全部に供給する。各ＦＲＯＭ（３０’）は、ＦＲ
ＯＭ　（３０）と殆ど同じであるが、種々のＸ　ｒｅｓ
及びＹ　ｒｅｓの値に対して複数の異なる値の加重係数
Ｃｏ−Ｃｌ３の形で更に情報を記憶している点が異なる
。ＰＲＯＭ（３０’）の動作は、次の点を除いてＦ　Ｒ
ＯＭ　Ｃ３０＞と同様である。

すなわち、−旦対応する乗算器（２０）に加えるべき上
記係数ＣＯ〜Ｃ１５の１つを選択し終わると、ＰＲＯＭ
　（３０’）は、これに加えられるＸ　ｒｅｓ及びＹ　
ｒｅｓの値に応動して、これらのＸ　ｒｅｓ及びＹ　ｒ
ｅｓの値に適切な選択した係数の更に特別の値を選択す
る。

同様に、第１０図の場合、ＦＲＯＭ　（３０Ａ）は前と
同じであるが、ＦＲＯＭ　（３０Ｂ）を全部第１３図に
示すＦＲＯＭ（３０Ｂ’）と置換え、Ｘ及びＹの残りＸ
　ｒｅｓ及びＹ　ｒｅｓをＰＲＯＭ　（３０Ｂ　’）の
全部に供給する。各ＦＲＯＭ（３０Ｂ’）は、種々の異
なるＸ　ｒｅｓ及びＹ　ｒｅｓの値に対し、複数の異な
る値の加重係数ＣＯ〜Ｃ１５の形で更に情報を記憶して
いる点を除き、ＰＲＯＭ　（３０Ｂ）と同じである。Ｆ
ＲＯＭ（３０Ｂ’）の動作は、次の点を除いてＦＲＯＭ
（３０Ｂ）と同じである。すなわち、−旦対応する乗算
器（２０）に加えるべき上記係数Ｃｏ−Ｃｌ３の１つを
選択し終わると、ＦＲＯＭ　（３０Ｂ　’）は、これに
加えられるＸ　ｒｅｓ及びＹ　ｒｅｓの値に応動して、
これらのＸ　ｒｅｓ及びＹ　ｒｅｓの値に適切な選択し
た係数の更に特別の値を選択する。

上述の係数メモリ（３０）　、　（３０Ａ）　、　（３
０Ｂ）　、　（３０’）　、　（３０Ｂ’）は、リード
オンリメモリ、もっと具体的にはプログラマブル・リー
ドオンリメモリとして述べたが、これらは、外部メモリ
から書込まれるランダムアクセスメモリ（ＲＡＭ）でも
よい。

以上、本発明の具体例を図示して説明したが、本発明は
、これら特定の具体例に限定されるものではなく、特許
請求の範囲に記載した本発明の要旨を逸脱しない限り、
種々の変形、変更が可能なものである。

（発明の効果〕 以上説明したとおり、本発明によれば、記憶したワード
とワードを記憶するメモリとの間に複数の関係が生じる
点を考慮したデジタル・フィルタを用いることにより、
記憶したワードへの並列アクセスを可能とし、処理速度
の早いデジタル画像信号処理装置を得ることができる。

【図面の簡単な説明】

第１図は、画像を同一寸法、同一形状の画素のグループ
（タイル）に分ける方法の代表例を示す説明図である。 第２図は、１つの正方形タイルの拡大図である。 第３図は、画像を表わすデジタル信号のメモリ及び関連
装置を示すブロック図である。 第４図は、隣接する４つの正方形タイルを拡大して示す
読出し説明図である。 第５図は、十字形タイルを示す説明図である。 第６図は、６角形タイルに分割した画像の一部を示す図
である。 第７図は、メモリから読出してフィルタに供給する画素
ワードのアレイを示す図である。 第８図は、上記フィルタの原理的構成図である。 第９図は、上記フィルタの具体的構成を示すブロック図
である。 第１θ図は、上記フィルタに用いる係数メモリの例（係
数ＦＲＯＭ）を示すブロック図である。 第１１図は、補間フィルタの作用を示す説明図である。 第１２図は、補間フィルタの第１の例を示す略ブロック
図である。 第１３図は、補間フィルタの第２の例を示す略ブロック
図である。 ＭＯ〜Ｍ１５・・・・複数の記憶装置、Ｄ、Ｄ　（ＭＯ
）〜Ｄ　（Ｍ２Ｓ）・・・・データバス、ＰＯ−ＰＩ３
・・・・１組の画素を表わすワード、Ｘ及びＹ・・・・
直交画像座標方向、Ｘ　ＬＳＢｓ及びＹ　ＬＳＢｓ・・
・・Ｘ及びＹ座標方向に対する最下位ビット、１４・・
・・デジタル・フィルタ、１６・・・・読出しアドレス
発生器、２０・・・・乗算器、ＣＯ〜Ｃ１５・・・・複
数の加重係数、３０．３０Ａ、３０Ｂ、３０′及び３０
Ｂ′　・・・・係数メモリ。

Claims (1)

1. 【特許請求の範囲】 それぞれデータバスを有し、２次元アレイの形に配列さ
   れると画像を構成するおのおのの画素を表わす複数のデ
   ジタル・ワードをそれぞれ記憶しうる複数の記憶装置と
   、 これらの記憶装置の中のそれぞれ異なる１つの記憶装置
   から読出されるところの少なくとも上記画像の２次元部
   分の一部を構成するように互いに配置した１組の画素を
   表わす上記の記憶装置に記憶された１組のワードの位置
   を、２つの直交画像座標方向に沿う位置で表わして特定
   し、且つ、これらの座標方向のそれぞれに対する少なく
   とも１つの最下位ビットを有し、これら最下位ビットの
   値が組合せにより上記１組のワードとこれらのワードを
   記憶するそれぞれの記憶装置との間において考えられる
   複数の関係のうちどの関係に該当するかを指示するデジ
   タル読出しアドレスを発生する読出しアドレス発生器と
   、 上記１組のワードの数と同数で、上記記憶装置のそれぞ
   れ１つの記憶装置の上記データバスに接続され、該記憶
   装置から読出される上記１組のワードのそれぞれ１つの
   ワードを受ける複数の乗算器、及び これらの乗算器のそれぞれ１つの乗算器に接続され、上
   記画像の２次元部分内の上記１組の画素のそれぞれ１つ
   の画素の位置におのおの適合する複数の加重係数の全部
   を記憶し、上記最下位ビットの値及び対応する乗算器に
   上記データバスが接続された記憶装置を指定する信号に
   応動して、上記の対応する乗算器に、上記の記憶された
   複数の加重係数のうち該乗算器に供給されるワードで表
   わされる画素の上記２次元画像部分内の位置に適合する
   １つの上記係数を供給する複数の係数メモリ を有するデジタル・フィルタとを具えたデジタル画像信
   号処理装置。