JPH0227439A - 誤り検出回路 - Google Patents
誤り検出回路Info
- Publication number
- JPH0227439A JPH0227439A JP63177424A JP17742488A JPH0227439A JP H0227439 A JPH0227439 A JP H0227439A JP 63177424 A JP63177424 A JP 63177424A JP 17742488 A JP17742488 A JP 17742488A JP H0227439 A JPH0227439 A JP H0227439A
- Authority
- JP
- Japan
- Prior art keywords
- register
- circuit
- parity
- group
- external
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 10
- 101150046174 NIP2-1 gene Proteins 0.000 abstract 4
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 1
Landscapes
- Detection And Correction Of Errors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は大規模集積回路内の論理回路の誤り検出回路に
関する。
関する。
従来の誤り検出回路は、複数ビットのデータに対して使
用するパリティビットは同一大規模集積回路上に設けら
れたパリティレジスタで生成する構成であり、データレ
ジスタとパリティレジスタの雑音余裕度は等しくなって
いる。
用するパリティビットは同一大規模集積回路上に設けら
れたパリティレジスタで生成する構成であり、データレ
ジスタとパリティレジスタの雑音余裕度は等しくなって
いる。
上述した従来の同一大規模集積回路内における誤り検出
回路はアナログ電話用加入者回路のように、回路の断続
時に発生するサージ電圧が数百ボルトに達することもあ
る継電器回路の近傍に置かれる笠、雑音条件が非常に悪
い場所で使用する場合は、同一大規模集積回路内のパリ
ティレジスタは、その演算過程でデータビットと同じ確
率で誤まる（ビット反転する）可能性があり、パリティ
としての役目を果たさないという問題点がある。
回路はアナログ電話用加入者回路のように、回路の断続
時に発生するサージ電圧が数百ボルトに達することもあ
る継電器回路の近傍に置かれる笠、雑音条件が非常に悪
い場所で使用する場合は、同一大規模集積回路内のパリ
ティレジスタは、その演算過程でデータビットと同じ確
率で誤まる（ビット反転する）可能性があり、パリティ
としての役目を果たさないという問題点がある。
本発明の目的は、大規模集積回路の内部のレジスタ群に
対する誤り検出用パリティレジスタを、雑音余裕度の大
きくとれる外部に出すことにより内部のレジスタ群のビ
ット反転を効果的に検出することの可能な誤り検出回路
を提供することにある。
対する誤り検出用パリティレジスタを、雑音余裕度の大
きくとれる外部に出すことにより内部のレジスタ群のビ
ット反転を効果的に検出することの可能な誤り検出回路
を提供することにある。
本発明の誤り検出回路は、大規模集積回路に内蔵された
複数個のレジスタの出力を用いて外部素子を駆動する回
路の誤り検出回路において、雑音による前記レジスタの
出力のビット化けを検出するために、前記複数個のレジ
スタのデータをモニタし、前記レジスタのパリティビッ
トを前記大規模集積回路の外部に設けられた雑音マージ
ンの大きいパリティレジスタにより生成する構成である
。
複数個のレジスタの出力を用いて外部素子を駆動する回
路の誤り検出回路において、雑音による前記レジスタの
出力のビット化けを検出するために、前記複数個のレジ
スタのデータをモニタし、前記レジスタのパリティビッ
トを前記大規模集積回路の外部に設けられた雑音マージ
ンの大きいパリティレジスタにより生成する構成である
。
第１図は本発明の一実施例のブロック図である。
大規模集積回路（以下ＬＳＩと記す）１は、シリアルデ
ータ設定信号ａをデータ設定回路３で受信し、ＬＳＩＩ
の内部のレジスタ回路群２を制御するレジスタデータ設
定記号ｄとＬＳＩＩの外部のパリティレジスタ５とを制
御する外部レジスタパリティ設定信号ｅを出力する。Ｌ
ＳＩ１の内部のレジスタ回路群２は出力信号ｂ１．・・
・、ｂｆｌによって、外部素子を駆動するとともに、そ
の出力は、パリティチエツク回路４にはいる。パリティ
チエツク回路４では、レジスタ回路群２のデータｌ）１
．・・・、ｂｎを外部パリティビット出力ｆと比較して
、パリティチエツク出力Ｃを出すや〔発明の効果〕 以上説明したように、本発明は大規模集積回路内部のレ
ジスタ群に対する誤り検出用パリティレジスタを、雑音
余裕度の大きくとれる外部に出すことにより、大規模集
積回路内部のレジスタ群のビット化けを効果的に検出す
ることができる効果がある。
ータ設定信号ａをデータ設定回路３で受信し、ＬＳＩＩ
の内部のレジスタ回路群２を制御するレジスタデータ設
定記号ｄとＬＳＩＩの外部のパリティレジスタ５とを制
御する外部レジスタパリティ設定信号ｅを出力する。Ｌ
ＳＩ１の内部のレジスタ回路群２は出力信号ｂ１．・・
・、ｂｆｌによって、外部素子を駆動するとともに、そ
の出力は、パリティチエツク回路４にはいる。パリティ
チエツク回路４では、レジスタ回路群２のデータｌ）１
．・・・、ｂｎを外部パリティビット出力ｆと比較して
、パリティチエツク出力Ｃを出すや〔発明の効果〕 以上説明したように、本発明は大規模集積回路内部のレ
ジスタ群に対する誤り検出用パリティレジスタを、雑音
余裕度の大きくとれる外部に出すことにより、大規模集
積回路内部のレジスタ群のビット化けを効果的に検出す
ることができる効果がある。
第１図は、本発明の一実施例のブロック図である。
１・・・大規模集積回路（ＬＳＩ）、２・・・レジスタ
回路群、３・・・データ設定回路、４・・・パリティチ
エツク回路、５・・・外部パリティレジスタ回路、ａ・
・・シリアルデータ設定信号、ｂｌ、〜２ｂ０・・・レ
ジスタ出力信号、Ｃ・・・パリティチエツク出力、ｄ・
・・レジスタデータ設定信号、ｅ・・・外部レジスタパ
リティビット設定信号、ｆ・・・外部レジスタパリティ
ビット。 男 ７ ｚ
回路群、３・・・データ設定回路、４・・・パリティチ
エツク回路、５・・・外部パリティレジスタ回路、ａ・
・・シリアルデータ設定信号、ｂｌ、〜２ｂ０・・・レ
ジスタ出力信号、Ｃ・・・パリティチエツク出力、ｄ・
・・レジスタデータ設定信号、ｅ・・・外部レジスタパ
リティビット設定信号、ｆ・・・外部レジスタパリティ
ビット。 男 ７ ｚ
Claims (1)
- 大規模集積回路に内蔵された複数個のレジスタの出力を
用いて外部素子を駆動する回路の誤り検出回路において
、雑音による前記レジスタの出力のビット化けを検出す
るために、前記複数個のレジスタのデータをモニタし、
前記レジスタのパリテイビットを前記大規模集積回路の
外部に設けられた雑音マージンの大きいパリテイレジス
タにより生成することを特徴とする誤り検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63177424A JPH0227439A (ja) | 1988-07-15 | 1988-07-15 | 誤り検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63177424A JPH0227439A (ja) | 1988-07-15 | 1988-07-15 | 誤り検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0227439A true JPH0227439A (ja) | 1990-01-30 |
Family
ID=16030689
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63177424A Pending JPH0227439A (ja) | 1988-07-15 | 1988-07-15 | 誤り検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0227439A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007177478A (ja) * | 2005-12-27 | 2007-07-12 | Toyonari Shimizu | 角出し用埋め込み定規 |
-
1988
- 1988-07-15 JP JP63177424A patent/JPH0227439A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007177478A (ja) * | 2005-12-27 | 2007-07-12 | Toyonari Shimizu | 角出し用埋め込み定規 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ATE72066T1 (de) | Selbstpruefende rechnerschaltungsanordnung. | |
| US3548176A (en) | Probable future error detector | |
| US4761783A (en) | Apparatus and method for reporting occurrences of errors in signals stored in a data processor | |
| JPH0227439A (ja) | 誤り検出回路 | |
| US3046523A (en) | Counter checking circuit | |
| EP0333214A2 (en) | Comparator unit for data discrimination | |
| JPH01280838A (ja) | パリティ再生自己チェッキング | |
| JP2512325B2 (ja) | ファン故障検出装置 | |
| JPS60109100A (ja) | 半導体メモリ装置のビツト系欠陥検出方式 | |
| KR100207481B1 (ko) | 데이터 검출을 위한 검출 시간 조정 장치 | |
| JP2704062B2 (ja) | 情報処理装置 | |
| JPH0689236A (ja) | ランダムアクセスメモリ監視回路 | |
| JP2725680B2 (ja) | バス異常検出回路 | |
| JPH04341999A (ja) | 論理ｉｃの誤動作防止回路 | |
| JP2583326Y2 (ja) | データ・バスの診断装置 | |
| JPH03126149A (ja) | バスシステム診断方式 | |
| JPS60163135A (ja) | デ−タバスチエツク方式 | |
| JPH05241968A (ja) | レジスタ装置 | |
| JPS63174141A (ja) | 情報処理装置の試験診断方式 | |
| JPH0528056A (ja) | メモリ装置 | |
| JPS61169951A (ja) | メモリ装置 | |
| JPS6444561A (en) | Bus diagnosis circuit | |
| JPH02184927A (ja) | 誤設定防止回路 | |
| JPH0683718A (ja) | 障害検出回路 | |
| JPH0234071B2 (ja) |