JPH022707A - 半導体スイッチング素子の駆動回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、半導体スイッチング素子のスイッチングを制
御する駆動回路に関するものである。

［従来の技術１ 従来の半導体スイッチング素子の駆動回路を第３図に示
す。この駆動回路は半導体スイッチング素子であるＭＯ
８ＦＥＴＱ、を駆動する絶縁形のもので、コンプリメン
タリ接続され交互にオンオアするＮＰＮ型及びＰＮＰ型
のトランジスタＱ　＋ｔＱ２と、トランジスタＱ１のオ
ン時に充電されると共にトランジスタＱ２のオン時に放
電される補助電源としてのコンデンサＣ３と、このコン
デンサＣ３と直列に入力巻＃ｉＬ、が接続され、上記コ
ンデンサＣ６の充放電電流により出力巻線Ｌ２に誘起さ
れる電圧をＦＥＴＱ３のデートに印加してＦＥＴＱ３を
オンオフするパルストランスＰＴ、とからなる。なお、
トランジスタＱ、、Ｑ２は直流電源である制御電源Ｖｃ
ｃを電源として動作しでおり、共通接続されたベースに
印加される制御信号Ｖａで交互にオンオフされる。Ｊｉ
だ、パルストランスＰＴの出力巻＃ｉＬ２に誘起される
電圧は、バイアス抵抗Ｒ，，Ｒ２、ダイオードＤ１から
なるバイアス回路を介してＦＥＴＱ３に印加されている
。

トランジスタＱ、、Ｑ２のベースに印加される制御信号
Ｖａを第４図（、）に示す。今、例えば時刻ｔ１〜ｔ２
に示すように制御信号Ｖａがハイレベルであるときには
、トランジスタＱ、がオンし、制御電源Ｖｃｃによって
トランジスタＱ、、入力巻線Ｌ１、コンデンサＣ１と電
流が流れ、Ｆ　Ｅ　Ｔ　Ｑ　）のデート・ソース間の電
圧ＶＣＳは第４図（ｃ）に示すようになる。つまり、ト
ランジスタＱ１がオンの時、ＦＥ　ＴＱ　、のデート・
ソース間には電圧■ΩＳ＋が印加され、ＦＥＴＱ、が順
バイアスされてオンする。

また、時刻ｔ２〜ｔ、に示すように制御信号Ｖａがロー
レベルであるときには、上述のトランジスタＱ１のオン
時にコンデンサＣ３に充電された充電電荷を電源として
、コンデンサＣ７、入力巻＃ｉＬ３、トランジスタＱ２
と電流が流れ、ＦＥＴＱ）のデート・ソース間には電圧
ＶＣＳ−が印加され、ＦＥＴＱｆｆが逆バイアスされて
オフする。この駆動回路では、トランジスタＱ、のオン
時にパルストランスＰＴを介してＦ　Ｅ　ｉ’　Ｑ　３
を順バイアスすると共に、同時にコンデンサＣ１を充電
し、このコンデンサＣに充電された電荷を補助電源とし
てＦＥＴＱ３を逆バイアスするため効率が良い利点があ
る。

ところで、コンデンサＣ１に充電される電荷は、制御信
号Ｖａのオンデユーテイ（＝ＴＯＮ／Ｔ）によって左右
され、例えばオンデユーテイが大きい場合、トランジス
タＱ、のオン時間が長くなり、コンデンサＣ２の両端電
圧Ｖｃ、は上昇する。このため、。

トランジスタＱ、のオン時に、パルストランスＰＴ、の
入力巻＠Ｌ、に加わる電圧は、制御電源Ｖｃｃの電圧か
らコンデンサＣ３の両端電圧Ｖｃ１を差し引いた電圧と
なり、ＦＥＴＱ３のデート・ソース間電圧ＶＣＳは第４
図（ｅ）の電圧ＶＣ５４よりも低下することになる。こ
のため、デート・ソース間電圧ｖＣ５が不足して、ＦＥ
ＴＱ、のオン電圧が上昇し、スイッチングロスが増大す
る問題がある。また、逆にトランジスタＱ２のオン時、
即ちＦＥＴＱ、を逆バイアスするときには、コンデンサ
Ｃ３の電圧が高いので、デーＦ・ソース間電圧ＶＣＳは
ＶＣ！よりも高く（絶対値で）なる。このため、ＦＥＴ
Ｑ、のデート・ソース間に過電圧を印加する恐れがある
。

［発明が解決しようとする課題１ 本発明は上述の点に鑑みて為されたものであり、その目
的とするところは、制御信号のオンデユーテイに左右さ
れることなく、高効率で良好なスイッチング特性を得る
ことができる半導体スイッチング素子の駆動回路を提供
することにある。

［ｆｉ題を解決するための手段］ 上記目的を達成するために、本発明は制御信号で交互に
オンオフされる一対の駆動用スイッチング素子と、一方
の駆動用スイッチング素子のオンにより充電されると共
に、他方の駆動用スイッチング素子のオンにより充電電
荷が放電されるコンデンサと、このコンデンサの充放電
経路に入力巻線が挿入され、上記コンデンサの充放電電
流により出力巻線に誘起される電圧を半導体スイッチン
グ素子の制御端子に印加して半導体スイッチング素子を
スイッチングするパルストランスとを備え、上記パルス
トランスの入力巻線を２巻線で構成し、上記入力巻線の
少なくとも一方の巻線を上記コンデンサの充電経路に挿
入すると共に、他方の巻線を放電経路に挿入し、上記コ
ンデンサの充電時の出力巻線の誘起電圧を高くすると共
に、放電時の誘起電圧を低くする巻数比に上記コンデン
サの充放電毎で入力巻線と出力巻線との巻数比を可変し
である。

（作用） 本発明は、上述のようにパルストランスの入力ａｍを２
＠線で構成し、上記入力巻線の少なくとも一方の巻線を
コンデンサの充電経路に挿入すると共に、他方の巻線を
放電経路に挿入し、上記コンデンサの充電時の出力巻線
の誘起電圧を高くすると共に、放電時の誘起電圧を低く
する巻数比に上記コンデンサの充放電毎で入力＠線と出
力巻線との巻数比を可変することにより、半導体スイッ
チング素子のオンオフに応じて半導体スイッチング素子
を適切に順バイアスあるいは逆バイアスする電圧を設定
することができるようにし、これにより制御信号のオン
デユーテイに左右されることなく、高効率で良好なスイ
ッチング特性を得ることができるようにしたものである
。

（実施例１） 第１図に本発明の一実施例を示す。本実施例では制御信
号Ｖａによって交互にオンオフされる駆動用スイッチン
グ素子として２個のＮＰＮ型のトランジスタＱ、、Ｑ、
を用いると共に、パルストランスとしては入力界Ｉｓ　
ｉ−＋に中間タップを備えたパルストランスＰＴ２を用
いである。そして、パルストランスＰＴ２′□の入力界
＃ｌＬ＋を制御電源Ｖｃｃの両端にトランジスタＱ、、
Ｑ、と共に直列に接続すると共に、入力巻線り、の中間
タップとアースとの間にコンデンサＣ１を接続しである
。上記パルストランスＰＴ２の入力巻線Ｌｌの中間タッ
プからトランジスタＱ４側を、Ｓ線り、、　　）ランク
スタＱ、側を巻線■７，２とした場合のこれら巻＃ｉ　
Ｌ　＋　ｌ、Ｌ２及び出力巻線Ｌ２の巻数の関係は１　
：２　：２としである。

トランジスタＱ４がオンした場合、制御電源ＶｃＣによ
りトランジスタＱ　４　、巻ｍＬ１いコンデンサＣ１と
電流が流れる。また、トランジスタＱ、がオンのときに
は、コンデンサＣ１に充電された電荷により、コンデン
サＣ１、巻線Ｌ　１２、トランジスタＱ５と電流が流れ
る。ところで、従来例で説明したように制御信号Ｖａの
オンデユーテイが大きい場合、コンデンサＣ１の両端電
圧Ｖｃ、が高くなることにより、出力界１ａ　Ｌ　ｚに
誘起される電圧が低くなり、ＦＥＴＱ３を充分に順バイ
アスすることができなくなっていたが、本実施例て゛は
巻＃ｉｌＬと出力巻線■、２との巻数比はＬ２／Ｌ、、
、＝２としであるので、出力巻線１，２には外圧された
電圧が誘起され、Ｆ　Ｅ　”ｌ”　Ｑ　３を充分に順バ
イアスすることができる。また、トランジスタＱ５がオ
ンしてＦ　Ｅ　Ｔ　Ｑ　）　ｌ、−、ｔ　”ｙ　ｔ　ル
場合は、８＃ａ１．２と出力界！Ｌ２との巻数比は、Ｌ
　２／　Ｌ　１２＝　１であるので、コンデンサＣＩの
両端電圧Ｖｃ、が高くても、出力巻線Ｉ−２に誘起され
る電圧は低くすることができる。即ち、上述のようにす
れば、コンデンサＣ１の充放電時、つまりはＦＥＴＱ、
のオンオフ時の入力巻線Ｌ５１と出力巻線Ｌ２との巻数
比を変えることができ、Ｆ　Ｅ　Ｔ　Ｑ　３のオンオフ
毎にＦＥＴＱ、に適切なバイアスがかかるようにでき、
Ｆ　Ｅ　Ｔ　Ｑ　３の効率の良い駆動が可能となる。

（実施例２） 第２図は本発明の他の実施例を示す図であり、本実施例
も人力巻線り、に中間タップを有するパルストランスＰ
′「３を用いてあり、巻＃ｉｔ　Ｌ　＋　＋　−１−１
２、出力界＃ｉＬ２の巻数の関係を１：１：２としであ
る。

まｒこ、本実施例では制御電源Ｖｃｃの両端にトランジ
スタＱい入力巻線りいフンテ゛ンサＣ１を直列に接続し
、＠ｍＬ、２とコンデンサＣ８との直列回路の両端にト
ランジスタＱ５を並列に接続しである。

本Ｊ　ｍ　例では、トランジスタＱ、がオンしたとき、
制御電源ＶｃｃによりトランジスタＱい入力界＃ａＬ、
（巻線ｔ、、、　１１．Ｌ、　ｌ　２　）、：ｌ　ン７
’　７すＣｌト電流が流れ、またトランジスタＱ、がオ
ンのとき、コンデンサＣ１に充電された電荷により、コ
ンデンサＣ１，８＃ｉ　Ｉ−１２、トランジスタＱ、と
電流が流れる。本実施例の場合、トランジスタＱ、がオ
ンのときには、コンデンサＣ１を巻線Ｌ　＋　＋　＋　
Ｌ　Ｉ　２を介して充電するので、制御信号Ｖａのオン
デユーテイが大きい場合でも、コンデンサＣ１の両端電
圧Ｖｃは高くならない６つまりは、パルストランスＰＴ
２の１次巻線Ｌ１に加わる電圧が高くなる。なお、入力
界＃ｉｌ　Ｌ、と出力巻線Ｌ２との巻数比はＩ−、／　
ｌ−。

＝Ｌｚ／（Ｌｌ、＋１．＋ｚ）＝１て゛あり、入力巻線
り、Ｉに加わる電圧がそのままＦ’　Ｅ　′「Ｑ　、に
印加される。

従って、ＦＥＴＱ、を充分に順バイアスする電圧が印加
される。

また、トランジスタＱ、がオンのときには、巻、ｌｉＬ
、□と出力界＃ＸＬ２との巻数比を１２／Ｌ、２＝２と
しであるので、この電圧を昇圧した電圧がＦＥＴＱ、に
印加される。但し、本実施例の場合、上述のようにコン
デンサＣ１の両端電圧Ｖｃ、を低くしであるので、巻＃
ｉＬ、２に加わる電圧は低く、この電圧を昇圧しても従
来例の場合よりもＦＥＴＱ３を逆バイアスする電圧が低
くなっている。従って、、ＦＥＴＱ、に過電圧が印加さ
れることがない。

このようにパルストランスの入力巻線に中間タップを設
け、半導体スイッチング素子のオンオフ毎に入力巻線と
出力巻線との巻数比を変えることにより、半導体スイッ
チング素子を良好に駆動することができる。しがも、こ
のようにすれば制御電圧ＶｃｃやＦＥＴＱ、のデート・
ソース間電圧の特性にマツチした設計も可能であり、そ
の設計の自由度も広くでき、定ｒ＆設定が容易になる。

ところで、上述の説明では半導体スイッチング素子とし
てＦＥＴを用いた場合について説明したが、トランジス
タ等でも同様の効果が得られる。また、パルストランス
の入力巻線と出力巻線の巻数比も、制御Ｍｉ源やデート
の電圧感度等に応じて適宜設定すれば良い。

［Ｊ２明の効果１ 本発明は上述のように、パルストランスの入力巻線を２
巻線で構成し、上記入力巻線の少なくとも一方の巻線を
コンデンサの充電経路に挿入すると共に、他方の巻線を
放電経路に挿入し、上記コンデンサの充電時の出力８．
＊の誘起電圧を高くすると共に、放電時の誘起電圧を低
くする巻数比に上記コンデンサの充放電毎で入力巻線と
出力巻線との巻数比を可変しであるので、半導体スイッ
チング素子のオンオフに応じて半導体スイッチング素子
を適切に順バイアスあるいは逆バイアスする電圧を設定
することができ、このため制御信号のオンデユーテイに
左右されることなく、高効率で良好なスイッチング特性
を得ることができる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の回路図、第２図は同上の他
の実施例の回路図、第３図は従来例の回路図、第４図は
同上の動作説明図である。 Ｖａは制御信号、Ｑ、、Ｑ２はトランジスタ、Ｃはコン
デンサ、ＰＴ２．Ｉ）Ｔ、はパルストランス、Ｌ、１は
入力巻線、Ｉ−１＋１Ｌ１２は巻線、Ｌ２は出力巻線、
Ｑ３はＦＥＴ、Ｖｃｃは制御電源である。 代理人　弁理士　石　１）長　七 Ｖ　ａ　＝−ＩＩ　４１１信号 Ｑ、、Ｑ２ ・・・Ｆランノスタ 第２図

Claims (1)

【特許請求の範囲】
1. （１）制御信号で交互にオンオフされる一対の駆動用ス
   イッチング素子と、一方の駆動用スイッチング素子のオ
   ンにより充電されると共に、他方の駆動用スイッチング
   素子のオンにより充電電荷が放電されるコンデンサと、
   このコンデンサの充放電経路に入力巻線が挿入され、上
   記コンデンサの充放電電流により出力巻線に誘起される
   電圧を半導体スイッチング素子の制御端子に印加して半
   導体スイッチング素子をスイッチングするパルストラン
   スとを備え、上記パルストランスの入力巻線を２巻線で
   構成し、上記入力巻線の少なくとも一方の巻線を上記コ
   ンデンサの充電経路に挿入すると共に、他方の巻線を放
   電経路に挿入し、上記コンデンサの充電時の出力巻線の
   誘起電圧を高くすると共に、放電時の誘起電圧を低くす
   る巻数比に上記コンデンサの充放電毎で入力巻線と出力
   巻線との巻数比を可変して成ることを特徴とする半導体
   スイッチング素子の駆動回路。