JPH01309518A - Ｄ／ａ変換器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野１ この発明は、ディジタル−アナログ（Ｄ／Ａ）変換器に
関する。

［従来の技術］ 従来、この種のＤ／Ａ変換器としては第２図のような回
路が知られている。図において、ＶｃｃはＤ／Ａ変換器
全体を駆動する電源、し。、は基準電圧源、Ｒ３〜ｎｏ
は直列接続した抵抗、５１〜Ｓｎは各抵抗を切換えるス
イッチ（トランジスタ）である。

Ａは前記スイッチ出力を入力する増幅率１倍のバッファ
ーアンプであって、アナログ出力端を有する。２０はデ
ィジタル入力信号に応じてスイッチＳ、〜Ｓｏを駆動す
るデータ変換器（ＤＥＣＯＤＥＲ）である。

次に第２図の従来回路の動作を簡単に説明する。

ＶｃｃはこのＤ／Ａ変換器全体に電源を供給する。デー
タ変換器２０のディジタ入力端に外部よりディジタル信
号か供給されると、この供給された信号に応じて信号が
スイッチアレー（Ｓ＋〜Ｓ１．）に供給される。これに
より各スイッチ５１〜ＳＩｌはＯＮあるいはＯＦＦにセ
ットされる。ここで基準電圧源Ｖｒａｆは抵抗アレー（
＋１＋〜１１１）に接続され、各抵抗１３〜口。は各ス
イッチ５１〜Ｓｏを介しバッファーアンプＡに接続され
る。

たとえばデータ変換器２０より５１がＯＮ、　Ｓ２ない
しＳ、ｌがＯＦＦなる信号が与えられた場合、Ｖｒｅｆ
はＳｌを介してバッファーアンプＡに接続され、データ
変換器２０に入力されたディジタル信号に応じたアナロ
グ信号がバッファーアンプＡの出力に得られる。バッフ
ァーアンプＡの増幅率は１であるから、アナログ出力に
は（１）式で表わされる電圧か発生ずる。

Ｖ　ａｎａｌｏｒ　＝Ｉ／、！、　　　　　・・・（１
）Ｖａｎａｌ。５　アナログ出力の電圧 状に３１がＯＦＦ　、　Ｓ２がＯＮ、　ｓ３ないしＳｎ
がＯＦＦの場合は、Ｖｒａｆが抵抗アレーにより分圧さ
れるのであるから（２）式となる。

一般的にスイッチが１個ごとに順に接続される場合は（
３）式となる。

Σ　Ｒ１ ｋ　閉じたスイッチに接続された抵抗番号このようにデ
ィジタル入力信号によってスイッチアレーか動作し、５
．６＜ＯＮの場合は最大電圧、Ｓ。

力旬Ｎの場合は最小電圧となるアナログ出力電圧が得ら
れる。

［発明が解決しようとする課題］ ところで、このＤ／Ａ変換器を集積回路として構成する
場合を考えると、次の欠点がある。

第２図においてＶｒｅｆの電圧値は抵抗アレーを駆動す
る必要からアナログ出力電圧範囲を最大成行＼ ようとした場合、はとんどＶｃｃ近くの値が必要とされ
、電圧が高いほうが個々の抵抗の電圧が太きくなるため
変換精度が向上する。しかし通常集積回路内に形成する
基準電圧源はＶｃｃに比べ非常に小さく、また高電圧を
得ようとする場合は回路規模が大きくなるため価格上昇
となると共に基準電圧源の精度が低下する。

本発明の目的は前記欠点を解消し、集積回路内に形成す
るに適した基準電圧源を用いることによって安価かつ高
精度なり／Ａ変換器を提供することにある。

［課題を解決するための手段］ 本発明は直列に接続された複数の抵抗と、複数の抵抗を
基準電圧源の電圧に応した定電流で駆動する定電流回路
と、複数の抵抗の各々を、入力されたディジタルデータ
に応じて短絡するスイッチ手段と、直列接続された複数
の抵抗に生じた電圧をアナログ出力する手段とを具える
。

［作　用］ この発明によれば従来高電圧の基準電圧源で駆動してい
た抵抗アレーを定電流回路で駆動することにより基準電
圧源の電圧を低下せしめ集積回路に適合させる。

［実施例］ 第１図はこの発明の実施例を示したもので、第２図は同
一の記号ないし同一の番号は同一の素子を示す。第１図
において、Ｄは誤差増幅器、３０は電流制御ＦＥＴ　、
　ＣＰＩないしＣＦ２はカレントミラー回路を構成する
トランジスタ、ｎｒｅｆは電流検出用の抵抗である。コ
レクタ・ベース間が接続されたＣＰＩは電流制御ＦＥＴ
　３０に、ＣＦ２は電流検出用抵抗しＣ４に、またＣＦ
２は抵抗アレー（ｎ＋〜Ｒ，）に接続されている。最初
にこの部分の動作を説明すると、ＣＰＩないしＣＦ２は
カレントミラー回路を構成しており、通常知られている
ようにＣＰＩに流れる電流とＣＦ２及びＣＦ２に流れる
電流は等しい。ＣＦ２に流れる電流によりＲｒｅｆの電
圧は（４）式となる。

Ｖｏ−ＩＣＰ２Ｘ　Ｒｒｃｒ　　　　　　・＝　（４）
Ｖ、　　誤差増幅器に入力される電圧 ＩＣＰ２　：　ＣＦ２　に流れる電流 誤差増幅器りにはＲｒａｆの発生電圧とＶｒａｆとが入
力され、その差電圧が電流制御ＦＥＴ　３０を制御し、
その結果ＣＰＩ　に流れる電流を調整する。

したがって、ＣＰＩ　、　ＣＦ２　、　ＲｒＩｌｆ＋誤
差増幅器り、電流制御ＦＥＴ　３０により閉回路が構成
されており、ＣＦ２に流れる電流ＩＣＰ２は（５）式で
表わされる。

ＣＦ２に流れる電流ＩＣＰ３は前述の通りＩＣＰ２と同
一であるから、抵抗アレーに供給される電流は（５）式
で表わされる。

次に抵抗アレーを構成する抵抗Ｒ１ないしＲ９はスイッ
チＳ１ないしＳｎを介し設置されている。バッファーア
ンプＡの入力端はＣＦ２に接続され、出力端はアナログ
出力端となっている。ここで前述と同様に、ＳｌがＯＮ
、　Ｒ２ないしＳ。がＯＦＦの場合、バッファーアンプ
への入力端か設置されるため、その出力はＯｖとなる。

Ｖａｎａｌｏｇ　＝　ＯＶ　　　　”’　（［ｆ）次に
５１がＯＦＦ　、　Ｒ２がＯＮ、Ｒ３ないしＳ。がＯＦ
Ｆの場合は（７）式となる。

ＶＩｌｎａｌｏｇ　＝　１ｃＰ３Ｘ　Ｒ１・・・（７）
−船釣にはスイッチが１個ごとに順に接続される場合、
（８）式となる。

以上のようにディジタル入力に応してＳｌがＯＮの場合
最小電圧、Ｓｎ力旬Ｎの場合最大電圧となるアナログ出
力電圧が得られる。しかもＶｒｅｆはＲｒｅｆにより調
整可能なための最適な電圧を選択できる。

［発明の効果］ この開発によれば、基準電圧源の電圧を集積回路に適し
た電圧値に設定できるため安価に高精度なり／Ａ変換器
を構成することができる。

【図面の簡単な説明】

第１は本発明の実施例を示す回路図、 第２図は従来のＡ／Ｄ変換器の回路図である。 Ｖｃｃ・・・電源、 Ｖｒｅｆ・・・基準電圧源、 Ｒ１ないしＲ１・・・抵抗アレー、 ＳｌないしＳ。・・・スイッチアレー、Ａ・・・バッフ
ァーアンプ、 ２０・・・データ変換器、 Ｄ・・・誤差増幅器、 ３０・・・電流制御ＦＥＴ、 ＣＰＩないしＣＦ２・・・トランジスタ、Ｒｒｅｆ・・
・電流検出抵抗。

Claims (1)

【特許請求の範囲】
1. １）直列に接続された複数の抵抗と、該複数の抵抗を基
   準電圧源の電圧に応じた定電流で駆動する定電流回路と
   、前記複数の抵抗の各々を、入力されたディジタルデー
   タに応じて短絡するスイッチ手段と、前記直列接続され
   た複数の抵抗に生じた電圧をアナログ出力する手段とを
   具えたことを特徴とするＤ／Ａ変換器。