JPH02270346A - 半導体マスクパターンセル - Google Patents
半導体マスクパターンセルInfo
- Publication number
- JPH02270346A JPH02270346A JP1091403A JP9140389A JPH02270346A JP H02270346 A JPH02270346 A JP H02270346A JP 1091403 A JP1091403 A JP 1091403A JP 9140389 A JP9140389 A JP 9140389A JP H02270346 A JPH02270346 A JP H02270346A
- Authority
- JP
- Japan
- Prior art keywords
- display
- cell
- mask pattern
- data
- tops
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 238000013461 design Methods 0.000 claims abstract description 14
- 238000012545 processing Methods 0.000 claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 abstract description 11
- 238000010586 diagram Methods 0.000 abstract description 6
- 238000000034 method Methods 0.000 abstract description 3
- 238000012790 confirmation Methods 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、半導体集積回路装置（以下ＩＣと略記）設計
ＣＡＤにて用いられる半導体マスクパターンセル構造に
関する。
ＣＡＤにて用いられる半導体マスクパターンセル構造に
関する。
【発明の概要］
本発明は、ＩＣ設計ＣＡＤにて部品として用いられる半
導体マスクパターンセルがマスクパターン上に配置され
ると、その配置されたセル内に配置されている基本図形
の全ての頂点が、頂点近傍の指定されたＸ方向およびＹ
方向の単位系グリッドに乗ることにより、ＩＣ設計ＣＡ
Ｄ上でのデータと、以降の処理により作成されるＩＣ製
造用マスクとが全（同様なパターンになるようにするこ
とにより、マスク製造後マスクあるいはそれにより作り
出されるＩＣ製品により確認することなく、あるいはマ
スク製造前の確認計算機処理をすることなく、ＩＣ設計
ＣＡＤの画面表示のみで確認できるようにしたものであ
る。
導体マスクパターンセルがマスクパターン上に配置され
ると、その配置されたセル内に配置されている基本図形
の全ての頂点が、頂点近傍の指定されたＸ方向およびＹ
方向の単位系グリッドに乗ることにより、ＩＣ設計ＣＡ
Ｄ上でのデータと、以降の処理により作成されるＩＣ製
造用マスクとが全（同様なパターンになるようにするこ
とにより、マスク製造後マスクあるいはそれにより作り
出されるＩＣ製品により確認することなく、あるいはマ
スク製造前の確認計算機処理をすることなく、ＩＣ設計
ＣＡＤの画面表示のみで確認できるようにしたものであ
る。
［従来の技術１
従来の半導体マスクパターンセル構造では、ＩＣ設計Ｃ
ＡＤ内において、他の半導体マスクパターンセルの他に
、第４図（ａ）（ｂ）に示すように、始点と終点が一致
している直線群で構成している閉ざされた図形（以下ポ
リゴンと略記）、および第４図（Ｃ）に示すように、一
定幅を持った配線バス（以下パスと略記）等の基本図形
により構成されており、それらの基本図形が半導体マス
クパターンセルに一度配置されてしまうと、そのセルを
部品としてマスクパターン上に、方向、角度、倍率等の
条件を付けて配置をしても、半導体マスクセルを構成す
る基本図形の全ての頂点座標はそのセルの配置原点に対
しての相対的な位置に変更されるのみであり、以降にて
作成されるＩＣ製造用マスク（１′ｌ下マスクと略記）
作成のための単位系グリッドには乗らず、結果としてＩ
Ｃ製造用マスクデータを作成する過程におけるデータの
丸めこみにより、ＣＡＤ上でのデータ表示と、作成され
るマスクとは異なったものになってしまった。
ＡＤ内において、他の半導体マスクパターンセルの他に
、第４図（ａ）（ｂ）に示すように、始点と終点が一致
している直線群で構成している閉ざされた図形（以下ポ
リゴンと略記）、および第４図（Ｃ）に示すように、一
定幅を持った配線バス（以下パスと略記）等の基本図形
により構成されており、それらの基本図形が半導体マス
クパターンセルに一度配置されてしまうと、そのセルを
部品としてマスクパターン上に、方向、角度、倍率等の
条件を付けて配置をしても、半導体マスクセルを構成す
る基本図形の全ての頂点座標はそのセルの配置原点に対
しての相対的な位置に変更されるのみであり、以降にて
作成されるＩＣ製造用マスク（１′ｌ下マスクと略記）
作成のための単位系グリッドには乗らず、結果としてＩ
Ｃ製造用マスクデータを作成する過程におけるデータの
丸めこみにより、ＣＡＤ上でのデータ表示と、作成され
るマスクとは異なったものになってしまった。
［発明が解決しようとする課題］
しかし、前述の従来の技術では１作成されるマスクと、
ＣＡＤ上でのデータ表示が異なる為に、−度マスクを作
成しなおすか、あるいはマスク製造用データの作成前に
特殊な計算機処理が必要である。またこの特殊処理がな
されてもその結果の確認には膨大な時間を要するという
問題点を有する。
ＣＡＤ上でのデータ表示が異なる為に、−度マスクを作
成しなおすか、あるいはマスク製造用データの作成前に
特殊な計算機処理が必要である。またこの特殊処理がな
されてもその結果の確認には膨大な時間を要するという
問題点を有する。
そこで本発明はこのような問題点を解決するもので、そ
の目的とするところは、マスク製造用データとＣＡＤデ
ータ表示および以降の処理されるデータを全く一致させ
ることを提供するところにある。
の目的とするところは、マスク製造用データとＣＡＤデ
ータ表示および以降の処理されるデータを全く一致させ
ることを提供するところにある。
［課題を解決するための手段］
本発明の半導体マスクパターンセル表示は、部品として
そのセルを、マスクパターン上に配置すると、そのセル
を構成する基本図形の全ての頂点が、頂点近傍の指定さ
れたＸ方向およびＹ方向のグリッドに乗ってＣＡＤの上
に表示しさらに以後のデータ処理も表示と同様になされ
ることを特徴とする。
そのセルを、マスクパターン上に配置すると、そのセル
を構成する基本図形の全ての頂点が、頂点近傍の指定さ
れたＸ方向およびＹ方向のグリッドに乗ってＣＡＤの上
に表示しさらに以後のデータ処理も表示と同様になされ
ることを特徴とする。
［実 施 例］
以下本発明をその実施例を示す図面に基づき詳述する。
第１図は本発明に係わる半導体マスクデ−ンセルの配置
およびその配置に伴い、その内部に配置されたポリゴン
、バス図形等の基本図形の頂点の動きを示したものであ
る。まず第１図（ａ）に示すように、配置される為の部
品としての半導体マスクパターンセルが他の半導体マス
クパターンセル（１）、ポリゴン図形（３）およびパス
図形（４）等の基本図形にて作成される。この作成され
た半導体マスクパターンセルは、次に第１図（ｂ）に示
すように、その半導体マスクパターンセルが部品として
回転、反転、拡大、縮小等の様々な条件が付加され、Ｉ
Ｃ設計ＣＡＤ内で作成されているＩＣマスクパターン上
に配置される（第１図（ｂ）においては、縮小および回
転の条件を付けたマスクパターンへの配置例を示してい
る）、この場合に、第１図（ｄ）に示す部分拡大図（第
１図（ｃ）内の点線で示した部分の拡大図）のように、
セル内の基本図形の各頂点は、そのセルの配置原点（２
）からの付加条件を考慮した相対的な位置は図の点ｕＡ
（７）で示されるごとくであるが、ＩＣ設計ＣＡＤの表
示上および以降のこのデータの処理に関しては、指定さ
れたＩＣマスク製造用グリッドにＸ方向およびｙ方向と
もに頂点が乗るよう、区内に示された太い矢印（８）の
方向に各基本図形の頂点が補正され、実線（６）で示さ
れるマスクパターンとなる。そしてＩＣ設計ＣＡＤ画面
表示上および以降のこのデータ処理は第１図（Ｃ）のご
とくなされる。
およびその配置に伴い、その内部に配置されたポリゴン
、バス図形等の基本図形の頂点の動きを示したものであ
る。まず第１図（ａ）に示すように、配置される為の部
品としての半導体マスクパターンセルが他の半導体マス
クパターンセル（１）、ポリゴン図形（３）およびパス
図形（４）等の基本図形にて作成される。この作成され
た半導体マスクパターンセルは、次に第１図（ｂ）に示
すように、その半導体マスクパターンセルが部品として
回転、反転、拡大、縮小等の様々な条件が付加され、Ｉ
Ｃ設計ＣＡＤ内で作成されているＩＣマスクパターン上
に配置される（第１図（ｂ）においては、縮小および回
転の条件を付けたマスクパターンへの配置例を示してい
る）、この場合に、第１図（ｄ）に示す部分拡大図（第
１図（ｃ）内の点線で示した部分の拡大図）のように、
セル内の基本図形の各頂点は、そのセルの配置原点（２
）からの付加条件を考慮した相対的な位置は図の点ｕＡ
（７）で示されるごとくであるが、ＩＣ設計ＣＡＤの表
示上および以降のこのデータの処理に関しては、指定さ
れたＩＣマスク製造用グリッドにＸ方向およびｙ方向と
もに頂点が乗るよう、区内に示された太い矢印（８）の
方向に各基本図形の頂点が補正され、実線（６）で示さ
れるマスクパターンとなる。そしてＩＣ設計ＣＡＤ画面
表示上および以降のこのデータ処理は第１図（Ｃ）のご
とくなされる。
［発明の効果］
以上述べたように発明によれば、以降のデータ処理によ
り作成されるマスク製造用データとＩＣ設計ＣＡＤ画面
とのデータ表示および以後のデータ処理を完全に一致さ
せることができることにより、ＩＣ設計ＣＡＤ上でマス
クパターンの設計途上にて、誤ったセルの配置を防止で
き、誤ったデータでのマスク作成を防止する効果を有す
る。またはマスクデータ作成前でのＣＡＤデータとマス
クデータの差異に関する計算機チエツクを軽減できると
いう効果を有する。
り作成されるマスク製造用データとＩＣ設計ＣＡＤ画面
とのデータ表示および以後のデータ処理を完全に一致さ
せることができることにより、ＩＣ設計ＣＡＤ上でマス
クパターンの設計途上にて、誤ったセルの配置を防止で
き、誤ったデータでのマスク作成を防止する効果を有す
る。またはマスクデータ作成前でのＣＡＤデータとマス
クデータの差異に関する計算機チエツクを軽減できると
いう効果を有する。
第１図（ａ）は本発明の実施例であり、部品として作成
された半導体マスクパターンセル図、第１図（、り）は
第１図（ａ）のセル縮小配置された様子を示した図、第
１図（ｃ）は本発明における第１図（ｂ）の内部を拡大
図、第１図（ｄ）は本発明の手法を示した図、第２図は
第１図（ｂ）の内部における従来の手法を示した図、第
３図は第１図（ｂ）より作成されるＩＣ製造用のマスク
上のパターンを示した図、第４図（ａ）〜（Ｃ）はＣＡ
Ｄ上での基本図形を示した図である。 １・・・セル内に配置されたセル ２・・・セルの配置原点 ３・・・セル内に配置されたポリゴン図形４・・・セル
内に配置されたパス図形 ５・・・グリッド ６・・・頂点補正された図形 ７・・・頂点補正前の図形 ８・・・頂点の移動方向を示す矢印 ９・・・ＩＣ製作用マスクパターン 第１図 第２図 第３図 （０’） （ｂ
ン（Ｃ） 第４図
された半導体マスクパターンセル図、第１図（、り）は
第１図（ａ）のセル縮小配置された様子を示した図、第
１図（ｃ）は本発明における第１図（ｂ）の内部を拡大
図、第１図（ｄ）は本発明の手法を示した図、第２図は
第１図（ｂ）の内部における従来の手法を示した図、第
３図は第１図（ｂ）より作成されるＩＣ製造用のマスク
上のパターンを示した図、第４図（ａ）〜（Ｃ）はＣＡ
Ｄ上での基本図形を示した図である。 １・・・セル内に配置されたセル ２・・・セルの配置原点 ３・・・セル内に配置されたポリゴン図形４・・・セル
内に配置されたパス図形 ５・・・グリッド ６・・・頂点補正された図形 ７・・・頂点補正前の図形 ８・・・頂点の移動方向を示す矢印 ９・・・ＩＣ製作用マスクパターン 第１図 第２図 第３図 （０’） （ｂ
ン（Ｃ） 第４図
Claims (1)
- 半導体集積回路装置のマスクパターン設計中にＣＡＤ装
置内で、部品として用いられるセルにおいて、それを構
成する基本図形の各頂点がいかなる座標値で構成されよ
うとも、マスクパターン上に部品として配置されると、
表示上および後のデータ処理上、構成している基本図形
の全ての頂点が、指定されたＸ方向およびＹ方向の単位
系グリッドの最も近いグリッドに乗ることを特徴とする
半導体マスクパターンセル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1091403A JPH02270346A (ja) | 1989-04-11 | 1989-04-11 | 半導体マスクパターンセル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1091403A JPH02270346A (ja) | 1989-04-11 | 1989-04-11 | 半導体マスクパターンセル |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02270346A true JPH02270346A (ja) | 1990-11-05 |
Family
ID=14025414
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1091403A Pending JPH02270346A (ja) | 1989-04-11 | 1989-04-11 | 半導体マスクパターンセル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02270346A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5552996A (en) * | 1995-02-16 | 1996-09-03 | International Business Machines Corporation | Method and system using the design pattern of IC chips in the processing thereof |
-
1989
- 1989-04-11 JP JP1091403A patent/JPH02270346A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5552996A (en) * | 1995-02-16 | 1996-09-03 | International Business Machines Corporation | Method and system using the design pattern of IC chips in the processing thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3786398B2 (ja) | 半導体パッケージの配線方法 | |
| JPH02270346A (ja) | 半導体マスクパターンセル | |
| JPH02232690A (ja) | データ変換装置 | |
| KR100273497B1 (ko) | Lsi 레이아웃용 셀 계층 검증방법 및 장치 | |
| US7627846B2 (en) | Method and apparatus for automatically shaping traces on surface of substrate of semiconductor package by using computation | |
| JPH02226491A (ja) | データ変換方法 | |
| JPH04167545A (ja) | 集積回路マスクパターンの設計方法 | |
| JP2927319B2 (ja) | 配線情報加工方式 | |
| JPH04111447A (ja) | 半導体集積回路のマスクパターンデータ処理装置 | |
| JP2679344B2 (ja) | ブロックの回転，ミラーの表示方法 | |
| JPS63115273A (ja) | Ｃａｄシステム | |
| JPH02108161A (ja) | 配線パターン入力処理方式 | |
| JPH04253278A (ja) | 寸法線と形状の連動修正方法 | |
| JP3681240B2 (ja) | ３次元形状の表示方法及び該方法を用いる３次元ｃａｄシステム | |
| JPH06318643A (ja) | Ｌｓｉレイアウトパタンデ―タリサイズ方法 | |
| JP2009025969A (ja) | 自動配線整形方法およびそのコンピュータプログラム | |
| JPH0474276A (ja) | 集積回路のマスクパターン設計方式 | |
| JPH0944535A (ja) | レイアウト編集方法 | |
| JPH031996A (ja) | 図面の出力方法 | |
| JPH0529459A (ja) | 端子位置決定方法 | |
| JPH0194638A (ja) | ブロック端子の発生方法 | |
| JPH02165278A (ja) | 計算機支援設計装置 | |
| JPH04111448A (ja) | 半導体集積回路のマスクパターンデータ処理装置 | |
| JPH03185568A (ja) | プリント基板マスクの作画方法とその装置 | |
| JP2000214576A (ja) | レチクルパタ―ンの作成方法及びその作成装置 |