JPH0226439B2 - - Google Patents
Info
- Publication number
- JPH0226439B2 JPH0226439B2 JP55015886A JP1588680A JPH0226439B2 JP H0226439 B2 JPH0226439 B2 JP H0226439B2 JP 55015886 A JP55015886 A JP 55015886A JP 1588680 A JP1588680 A JP 1588680A JP H0226439 B2 JPH0226439 B2 JP H0226439B2
- Authority
- JP
- Japan
- Prior art keywords
- concentrator
- control
- stage
- channel device
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000013256 coordination polymer Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Time-Division Multiplex Systems (AREA)
- Sub-Exchange Stations And Push- Button Telephones (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Description
【発明の詳細な説明】
本発明は集線段制御方式、特に集線段制御装置
を含む集線段通話路装置と分配段通話路装置を
PCM回線で結合するデイジタル交換システムに
おける集線段制御方式に関する。
を含む集線段通話路装置と分配段通話路装置を
PCM回線で結合するデイジタル交換システムに
おける集線段制御方式に関する。
第１図は本発明の対象となるデイジタル交換シ
ステムの中継方式図の一例を示す。第１図におい
て加入者SLは集線段通話路装置LCMに収容さ
れ、集線およびデイジタル交換されたのち、分配
段通話路装置TSNに至るPCM回線HWに接続さ
れる。複数の集線段通話路装置LCMからのPCM
回線HWは分配段通話路装置TSNにおいて相互
に、また他局向中継線Ｔと交換される。同一集線
段通話路装置LCMに収容されている加入者SL相
互も分配段通話路装置TSNにより接続される。
ステムの中継方式図の一例を示す。第１図におい
て加入者SLは集線段通話路装置LCMに収容さ
れ、集線およびデイジタル交換されたのち、分配
段通話路装置TSNに至るPCM回線HWに接続さ
れる。複数の集線段通話路装置LCMからのPCM
回線HWは分配段通話路装置TSNにおいて相互
に、また他局向中継線Ｔと交換される。同一集線
段通話路装置LCMに収容されている加入者SL相
互も分配段通話路装置TSNにより接続される。
分配段通話路装置TSNはPCM回線等を相互接
続する時分割通話路装置TSW、各種信号を送受
信するトランクTRKおよびトランクTRKを制御
するトランクプロセツサTKPを含む。セントラ
ルプロセツサCPは接続全体を制御する。
続する時分割通話路装置TSW、各種信号を送受
信するトランクTRKおよびトランクTRKを制御
するトランクプロセツサTKPを含む。セントラ
ルプロセツサCPは接続全体を制御する。
集線段通話路装置LCMは加入者SLを集線し
SCM回線HWのタイムスロツトに割当てる集線
装置LC、該集線装置LCに制御信号を分配する信
号受信分配装置SRD並びに集線段制御装置LNP
を備える。集線段制御装置LNPは収容加入者の
発呼検出、接続に使用するタイムスロツトの選
択、集線装置LCの接続制御等を、分配段にある
セントラルプロセツサCPとの間で接続制御処理
に必要な情報を交換し乍ら集中管理する。集線段
制御装置LNPは２重化構成をとり、収容加入者
に対する接続制御処理の信頼性に配慮している
が、障害発生時の異常時に該集線段通話路装置
LCMを集中管理する分配段制御部から適切な指
令を発し、遅滞なく集線段制御装置LNPの動作
を制御する必要がある。
SCM回線HWのタイムスロツトに割当てる集線
装置LC、該集線装置LCに制御信号を分配する信
号受信分配装置SRD並びに集線段制御装置LNP
を備える。集線段制御装置LNPは収容加入者の
発呼検出、接続に使用するタイムスロツトの選
択、集線装置LCの接続制御等を、分配段にある
セントラルプロセツサCPとの間で接続制御処理
に必要な情報を交換し乍ら集中管理する。集線段
制御装置LNPは２重化構成をとり、収容加入者
に対する接続制御処理の信頼性に配慮している
が、障害発生時の異常時に該集線段通話路装置
LCMを集中管理する分配段制御部から適切な指
令を発し、遅滞なく集線段制御装置LNPの動作
を制御する必要がある。
本発明の目的はかかるデイジタル交換システム
における集線段制御装置に分配段制御部から確実
な動作制御指令を伝達する手段の提供にある。
における集線段制御装置に分配段制御部から確実
な動作制御指令を伝達する手段の提供にある。
この目的は、集線段制御装置を含む集線段通話
路装置と、分配段通話路装置とをPCM回路で結
合するデイジタル交換システムにおいて、前記分
配段通話路装置に、前記集線段制御装置の動作を
制御する複数ビツトよりなる制御情報を、前記
PCM回線の各フレームに含まれる第一の特定ビ
ツト位置に複数フレームにわたり直列に送出し、
且つ前記第一の特定ビツト位置と異なる第二の特
定ビツト位置に前記複数フレームの区切りを示す
区切り情報を送出する送出手段を設け、前記集線
段通話路装置に、前記PCM回線の各フレームの
前記第二の特定ビツト位置に伝送される区切り情
報に基づき、前記第一の特定ビツト位置に複数フ
レームにわたり直列に伝達される前記制御情報を
受信する受信手段を設け、該制御情報により前記
集線段制御装置を制御することにより達成され
る。
路装置と、分配段通話路装置とをPCM回路で結
合するデイジタル交換システムにおいて、前記分
配段通話路装置に、前記集線段制御装置の動作を
制御する複数ビツトよりなる制御情報を、前記
PCM回線の各フレームに含まれる第一の特定ビ
ツト位置に複数フレームにわたり直列に送出し、
且つ前記第一の特定ビツト位置と異なる第二の特
定ビツト位置に前記複数フレームの区切りを示す
区切り情報を送出する送出手段を設け、前記集線
段通話路装置に、前記PCM回線の各フレームの
前記第二の特定ビツト位置に伝送される区切り情
報に基づき、前記第一の特定ビツト位置に複数フ
レームにわたり直列に伝達される前記制御情報を
受信する受信手段を設け、該制御情報により前記
集線段制御装置を制御することにより達成され
る。
以下本発明の一実施例を第２図乃至第４図によ
り説明する。
り説明する。
第２図は本発明の一実施例において、第１図に
示す分配段通話路装置TSNから集線段通話路装
置LCMに対しPCM回線HWを経由して伝送され
る情報構成を示す。第２図において周期125マイ
クロ秒を有する各フレームＦは32タイムスロツト
TS（TS0乃至TS32）から構成され、各タイムスロ
ツトTSは８ビツト（b0乃至b7）から構成される。
タイムスロツトTS0はフレーム同期用に、タイム
スロツトTS16を除くタイムスロツトTS1乃至タ
イムスロツトTS31は30回線分の通話用に使用さ
れ、タイムスロツトTS16は制御情報伝達に使用
される。タイムスロツトTS16は連続する６フレ
ーム分で１制御情報を構成する。タイムスロツト
TS16を構成するビツトb0はマルチフレーム同期
用ビツトMSであり、ビツトb7は集線段制御装置
LNPの動作制御用ビツトSCである。第２図ｃに
おいて、フレームFk乃至Fk+5がタイムスロツト
TS16の１マルチフレームMFを構成する場合、マ
ルチフレーム同期用ビツトMSは第２図ｄに示す
構成を繰り返し、マルチフレームMFを識別され
る。識別されたマルチフレームMFにおける集線
段制御装置LNPの各動作御御用ビツトSC0乃至
SC5はそれぞれ予め定められた制御項目に割当て
られる。例えばビツトSC0は初期設定、ビツト
SC1は動作停止、ビツトSC2は動作開始、ビツト
SC3は割込みセツト、ビツトSC4は割込リセツト、
ビツトSC5は予備である。各ビツトSC0乃至SC5
が０または１の何れを表示するかにより対応する
制御項目の指令が伝達される。
示す分配段通話路装置TSNから集線段通話路装
置LCMに対しPCM回線HWを経由して伝送され
る情報構成を示す。第２図において周期125マイ
クロ秒を有する各フレームＦは32タイムスロツト
TS（TS0乃至TS32）から構成され、各タイムスロ
ツトTSは８ビツト（b0乃至b7）から構成される。
タイムスロツトTS0はフレーム同期用に、タイム
スロツトTS16を除くタイムスロツトTS1乃至タ
イムスロツトTS31は30回線分の通話用に使用さ
れ、タイムスロツトTS16は制御情報伝達に使用
される。タイムスロツトTS16は連続する６フレ
ーム分で１制御情報を構成する。タイムスロツト
TS16を構成するビツトb0はマルチフレーム同期
用ビツトMSであり、ビツトb7は集線段制御装置
LNPの動作制御用ビツトSCである。第２図ｃに
おいて、フレームFk乃至Fk+5がタイムスロツト
TS16の１マルチフレームMFを構成する場合、マ
ルチフレーム同期用ビツトMSは第２図ｄに示す
構成を繰り返し、マルチフレームMFを識別され
る。識別されたマルチフレームMFにおける集線
段制御装置LNPの各動作御御用ビツトSC0乃至
SC5はそれぞれ予め定められた制御項目に割当て
られる。例えばビツトSC0は初期設定、ビツト
SC1は動作停止、ビツトSC2は動作開始、ビツト
SC3は割込みセツト、ビツトSC4は割込リセツト、
ビツトSC5は予備である。各ビツトSC0乃至SC5
が０または１の何れを表示するかにより対応する
制御項目の指令が伝達される。
次に分配段通話路装置TSNにおける前述の集
線段制御装置LNPの制御情報の送出手段の一例
を第３図により、また該制御情報を集線段通話路
装置LCMにおいて受信する手段の一例を第４図
により説明する。
線段制御装置LNPの制御情報の送出手段の一例
を第３図により、また該制御情報を集線段通話路
装置LCMにおいて受信する手段の一例を第４図
により説明する。
第３図において、当該デイジタル交換システム
における接続全体を制御するセントラルプロセツ
サCPが集線段通話路装置LCMから送られて来る
情報等から該集線段通話路装置LCMにある集線
段制御装置LNPを初期設定する必要を判断し、
分配段通話路装置TSNにある各種信号を送受信
するトランクTRKを制御するトランクプロセツ
サTKPに対しSPバスSPBを介して集線段制御装
置LNPの初期設定指令を与える。トランクプロ
セツサTKPは夫迄総べて０にセツトされ、周期
125マイクロ秒のクロツクにより循還歩進してい
るトランクTRK内の制御情報レジスタSCRのビ
ツトSC0を０から１に変更する。該制御情報レジ
スタSCRの最上桁出力はトランスTRK内のシフ
トレジスタSFRのビツトb7をセツトする。該シフ
トレジスタSFRはトランクTRK内にあるインサ
ータＩに対し、予め定められたタイムスロツト
TScに2048キロヘルツ（ＫHz）のクロツクにより
蓄積された８ビツトを供給する。インサータＩは
シフトレジスタSFRから供給された特定タイム
スロツトTScの情報を各種トランクから送出され
るタイムスロツト情報と合成し、時分割通話路
TSWに供給する。時分割通話路装置TSWによ
り、トランクTRKから供給される特定タイムス
ロツトTScは集線段通話路装置LCMに至るPCM
回線の特定タイムスロツトTS16に時分割スイツ
チされ、集線段通話路装置LCMに向け送出され
る。
における接続全体を制御するセントラルプロセツ
サCPが集線段通話路装置LCMから送られて来る
情報等から該集線段通話路装置LCMにある集線
段制御装置LNPを初期設定する必要を判断し、
分配段通話路装置TSNにある各種信号を送受信
するトランクTRKを制御するトランクプロセツ
サTKPに対しSPバスSPBを介して集線段制御装
置LNPの初期設定指令を与える。トランクプロ
セツサTKPは夫迄総べて０にセツトされ、周期
125マイクロ秒のクロツクにより循還歩進してい
るトランクTRK内の制御情報レジスタSCRのビ
ツトSC0を０から１に変更する。該制御情報レジ
スタSCRの最上桁出力はトランスTRK内のシフ
トレジスタSFRのビツトb7をセツトする。該シフ
トレジスタSFRはトランクTRK内にあるインサ
ータＩに対し、予め定められたタイムスロツト
TScに2048キロヘルツ（ＫHz）のクロツクにより
蓄積された８ビツトを供給する。インサータＩは
シフトレジスタSFRから供給された特定タイム
スロツトTScの情報を各種トランクから送出され
るタイムスロツト情報と合成し、時分割通話路
TSWに供給する。時分割通話路装置TSWによ
り、トランクTRKから供給される特定タイムス
ロツトTScは集線段通話路装置LCMに至るPCM
回線の特定タイムスロツトTS16に時分割スイツ
チされ、集線段通話路装置LCMに向け送出され
る。
第４図において、分配段通話路装置TSNから
PCM回線HWを経由して伝送される情報は、集
線段通話路装置LCMにあるドロツパＤに到達し、
特定タイムスロツトTS16が抽出され、2048キロ
ヘルツクロツクと共に制御信号レジスタSREGに
伝達される。該タイムスロツトTS16は、制御信
号レジスタSREG内にあり、2048キロヘルツクロ
ツクにより歩進する８ビツトシフトレジスタ
SFRに蓄積される。該シフトレジスタSFRのビ
ツトb0はマルチフレーム同期用ビツトMSを、ま
たビツトb7は集線段制御装置LNPの動作制御用
ビツトSCを表す。両ビツトMSおよびSCは周期
125マイクロ秒に分周されたクロツクと共にシス
テム制御装置SAEに伝達される。システム制御
装置SAEにおいて、マルチフレーム検出回路MD
は第２図ｄに示される構成で125マイクロ秒毎に
制御信号レジスタSREGから伝達されるマルチフ
レーム同期ビツトMSを周期125マイクロ秒クロ
ツクと共に受信し、マルチフレームMFの開始点
に検出し、システム制御装置SAE内の制御情報
レジスタSCRを起動する。６ビツトの制御情報
レジスタSCRは制御信号レジスタSREGから受信
する動作制御用ビツトSCをマルチフレームMF期
間にわたり、周期125マイクロ秒クロツクで歩進
し乍ら蓄積する。１マルチフレームMF内に制御
情報レジスタSCRに蓄積される動作制御用ビツ
トSC0乃至SC5は本例の場合100000である。制御
情報レジスタSCRは該動作制御用ビツトSC0乃至
SC5を集線段制御装置LNPに伝達する。集線段制
御装置LNPは受信した動作制御用ビツトSC0が１
であることを識別し、初期設定を行う。
PCM回線HWを経由して伝送される情報は、集
線段通話路装置LCMにあるドロツパＤに到達し、
特定タイムスロツトTS16が抽出され、2048キロ
ヘルツクロツクと共に制御信号レジスタSREGに
伝達される。該タイムスロツトTS16は、制御信
号レジスタSREG内にあり、2048キロヘルツクロ
ツクにより歩進する８ビツトシフトレジスタ
SFRに蓄積される。該シフトレジスタSFRのビ
ツトb0はマルチフレーム同期用ビツトMSを、ま
たビツトb7は集線段制御装置LNPの動作制御用
ビツトSCを表す。両ビツトMSおよびSCは周期
125マイクロ秒に分周されたクロツクと共にシス
テム制御装置SAEに伝達される。システム制御
装置SAEにおいて、マルチフレーム検出回路MD
は第２図ｄに示される構成で125マイクロ秒毎に
制御信号レジスタSREGから伝達されるマルチフ
レーム同期ビツトMSを周期125マイクロ秒クロ
ツクと共に受信し、マルチフレームMFの開始点
に検出し、システム制御装置SAE内の制御情報
レジスタSCRを起動する。６ビツトの制御情報
レジスタSCRは制御信号レジスタSREGから受信
する動作制御用ビツトSCをマルチフレームMF期
間にわたり、周期125マイクロ秒クロツクで歩進
し乍ら蓄積する。１マルチフレームMF内に制御
情報レジスタSCRに蓄積される動作制御用ビツ
トSC0乃至SC5は本例の場合100000である。制御
情報レジスタSCRは該動作制御用ビツトSC0乃至
SC5を集線段制御装置LNPに伝達する。集線段制
御装置LNPは受信した動作制御用ビツトSC0が１
であることを識別し、初期設定を行う。
以上の説明から明らかな如く、本実施例によれ
ば分配段にあるセントラルプロセツサCPから発
せられた集線段制御装置LNPの動作制御指令は
分配段通話路装置TSNにおいて集線段通話路装
置LCMに至るPCM回線HWの特定タイムスロツ
トTS16内の特定ビツト7を集線段制御装置LNPの
動作制御用ビツトSCとして６フレームより成る
１マルチフレームMF内の６ビツトSC0乃至SC5
の制御項目に対応して予め定められた動作制御用
ビツトSCxを０から１に変化することにより、
PCM回線に送出される。また集線段通話路装置
LCMにおいては分配段通話路装置TSNから
PCM回線の特定タイムスロツトTS16の特定ビツ
トb7に６フレームより成る１マルチフレームMF
にわたり伝送される動作制御用ビツトSC0乃至
SC7を受信し、制御信号レジスタSREGおよびシ
ステム制御装置SAEにより動作制御用ビツトSC0
乃至SC5を検出し集線段制御装置LNPに伝達さ
れ、所要の制御が可能となる。
ば分配段にあるセントラルプロセツサCPから発
せられた集線段制御装置LNPの動作制御指令は
分配段通話路装置TSNにおいて集線段通話路装
置LCMに至るPCM回線HWの特定タイムスロツ
トTS16内の特定ビツト7を集線段制御装置LNPの
動作制御用ビツトSCとして６フレームより成る
１マルチフレームMF内の６ビツトSC0乃至SC5
の制御項目に対応して予め定められた動作制御用
ビツトSCxを０から１に変化することにより、
PCM回線に送出される。また集線段通話路装置
LCMにおいては分配段通話路装置TSNから
PCM回線の特定タイムスロツトTS16の特定ビツ
トb7に６フレームより成る１マルチフレームMF
にわたり伝送される動作制御用ビツトSC0乃至
SC7を受信し、制御信号レジスタSREGおよびシ
ステム制御装置SAEにより動作制御用ビツトSC0
乃至SC5を検出し集線段制御装置LNPに伝達さ
れ、所要の制御が可能となる。
なお第２図乃至第４図はあく迄本発明の一実施
例に過ぎず、例えばPCM回線の構成および集線
制御装置の動作制御情報の伝送形式は本実施例以
外にも幾多の変化が考えられるが、何れの場合に
も本発明の効果は変らない。
例に過ぎず、例えばPCM回線の構成および集線
制御装置の動作制御情報の伝送形式は本実施例以
外にも幾多の変化が考えられるが、何れの場合に
も本発明の効果は変らない。
以上本発明によれば分配段制御部から集線段通
話路装置に至るPCM回線の特定ビツト位置にマ
ルチフレーム形成で制御情報を伝達し、集線段制
御装置の動作を制御することが出来る。
話路装置に至るPCM回線の特定ビツト位置にマ
ルチフレーム形成で制御情報を伝達し、集線段制
御装置の動作を制御することが出来る。
第１図は本発明の対象となるデイジタル交換シ
ステムの中継方式図の一例、第２図は本発明の一
実施例によるPCM回線の情報構成図、第３図は
第２図に示される制御情報の分配段通話路装置に
おける送出手段の一例、第４図は第２図に示され
る制御情報の集線段通話路装置における受信手段
の一例を示す図である。 図において、TSN……分配段通話路装置、
LCM……集線段通話路装置、HW……PCM回
線、CP……セントラルプロセツサ、TKP……ト
ランクプロセツサ、TRK……トランク、TSW…
…時分割通話路装置、LC……集線装置、Ｉ……
インサータ、Ｄ……ドロツパ、SREG……制御信
号レジスタ、SAE……システム制御装置、LNP
……集線段制御装置、SCR……制御情報レジス
タ、SFR……シフトレジスタ、MDマルチフレー
ム検出回路、Ｆ，Fk-1，Fk，Fk+1，Fk+2，Fk+3，
Fk+4，Fk+5，Fk+6……フレーム、MF……マルチ
フレーム、TS……タイムスロツト、MS，MS0，
MS1，MS2，MS3，MS4，MS5……マルチフレー
ム同期用ビツト、SC，SC0，SC1，SC2，SC3，
SC4，SC5……集線制御装置の動作制御用ビツト。
ステムの中継方式図の一例、第２図は本発明の一
実施例によるPCM回線の情報構成図、第３図は
第２図に示される制御情報の分配段通話路装置に
おける送出手段の一例、第４図は第２図に示され
る制御情報の集線段通話路装置における受信手段
の一例を示す図である。 図において、TSN……分配段通話路装置、
LCM……集線段通話路装置、HW……PCM回
線、CP……セントラルプロセツサ、TKP……ト
ランクプロセツサ、TRK……トランク、TSW…
…時分割通話路装置、LC……集線装置、Ｉ……
インサータ、Ｄ……ドロツパ、SREG……制御信
号レジスタ、SAE……システム制御装置、LNP
……集線段制御装置、SCR……制御情報レジス
タ、SFR……シフトレジスタ、MDマルチフレー
ム検出回路、Ｆ，Fk-1，Fk，Fk+1，Fk+2，Fk+3，
Fk+4，Fk+5，Fk+6……フレーム、MF……マルチ
フレーム、TS……タイムスロツト、MS，MS0，
MS1，MS2，MS3，MS4，MS5……マルチフレー
ム同期用ビツト、SC，SC0，SC1，SC2，SC3，
SC4，SC5……集線制御装置の動作制御用ビツト。
Claims (1)
- １ 集線段制御装置を含む集線段通話路装置と、
分配段通話路装置とをPCM回線で結合するデイ
ジタル交換システムにおいて、前記分配段通話路
装置に、前記集線段制御装置の動作を制御する複
数ビツトよりなる制御情報を、前記PCM回線の
各フレームに含まれる第一の特定ビツト位置に複
数フレームにわたり直列に送出し、且つ前記第一
の特定ビツト位置と異なる第二の特定ビツト位置
に前記複数フレームの区切りを示す区切り情報を
送出する送出手段を設け、前記集線段通話路装置
に、前記PCM回線の各フレームの前記第二の特
定ビツト位置に伝送される区切り情報に基づき、
前記第一の特定ビツト位置に複数フレームにわた
り直列に伝達される前記制御情報を受信する受信
手段を設け、該制御情報により前記集線段制御装
置を制御することを特徴とする集線段制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1588680A JPS56114494A (en) | 1980-02-12 | 1980-02-12 | Control system for line concentration stage |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1588680A JPS56114494A (en) | 1980-02-12 | 1980-02-12 | Control system for line concentration stage |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56114494A JPS56114494A (en) | 1981-09-09 |
| JPH0226439B2 true JPH0226439B2 (ja) | 1990-06-11 |
Family
ID=11901268
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1588680A Granted JPS56114494A (en) | 1980-02-12 | 1980-02-12 | Control system for line concentration stage |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56114494A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| BE898959A (nl) * | 1984-02-21 | 1984-08-21 | Bell Telephone Mfg | Telecommunicatie schakelsysteem en daarin toegepaste prioriteitsinrichting |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54114909A (en) * | 1978-02-28 | 1979-09-07 | Fujitsu Ltd | Remote control system |
-
1980
- 1980-02-12 JP JP1588680A patent/JPS56114494A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54114909A (en) * | 1978-02-28 | 1979-09-07 | Fujitsu Ltd | Remote control system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56114494A (en) | 1981-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4939752A (en) | Distributed timing recovery for a distributed communication system | |
| KR920004129B1 (ko) | 교환장치 및 이 장치내에서의 통신로 설정방법 | |
| US4555782A (en) | Base-band equipment for ground stations of satellite telecommunication system | |
| US4697263A (en) | Time slot arrangements for local area network systems | |
| EP0135342B1 (en) | Exchange system | |
| JPH06101737B2 (ja) | 集線分配方式 | |
| US5654815A (en) | Synchronization method as well as synchronizing units, terminal and exchange therefor | |
| JPS6041341A (ja) | 時分割双方向伝送方式 | |
| US4715026A (en) | Circuit arrangement for a communications system for the transmission of message information from narrowband and broadband terminal equipment within a local network constructed as a loop | |
| EP0777343A2 (en) | Synchronization of wireless base stations by a service circuit in a telecommunication switching system | |
| JP2566106B2 (ja) | 切り替え可能なハードウエア装置とその切り替え方法 | |
| JPH0226439B2 (ja) | ||
| JPH0286391A (ja) | Ｉｓｄｎローカル通信方式 | |
| JPH0630517B2 (ja) | ル−プネツトワ−クのノ−ドステ−シヨンバイパス法 | |
| JPH10233761A (ja) | 光伝送方式 | |
| JP2001186099A (ja) | 同期式データ伝送方式及び装置 | |
| KR100427853B1 (ko) | 디지털메시지루팅시스템 | |
| JPS60154736A (ja) | デイジタル加入者線バ−スト同期方式 | |
| JP2951396B2 (ja) | シリアル情報転送方法 | |
| JP2685036B2 (ja) | パッシブダブルスターにおける呼制御方式 | |
| JPS5910050A (ja) | 二重ル−プ伝送方式 | |
| JP3042084B2 (ja) | インタフェース回路 | |
| JP2588226B2 (ja) | 時分割多重装置 | |
| JPS62286332A (ja) | デジタル信号分岐插入装置 | |
| JPH04337941A (ja) | 着呼制御方式 |