BE898959A

BE898959A - Telecommunicatie schakelsysteem en daarin toegepaste prioriteitsinrichting

Info

Publication number: BE898959A
Application number: BE2/60342A
Authority: BE
Original assignee: Bell Telephone Mfg
Priority date: 1984-02-21
Filing date: 1984-02-21
Publication date: 1984-08-21
Also published as: DE3586111D1; JPS60194896A; BR8500691A; US4641301A; ATE76710T1; EP0155030A2; AU2215988A; JPH0379919B2; AU594585B2; MX157108A; AU578266B2; AU3875885A; KR910008690B1; KR850006806A; EP0155030B1; EP0155030A3

Abstract

Telecommunicatie schakelsysteem met een aantal besturingsketens (DPTCO/31) die elk gemeenschappelijk zijn aan een aantal lijnketens (SLIC, DSP, TCF, DPTC) en via respektieve verbindingen met tijdsverdelingsmultiplex (TINA/B, TOUTA/B) verbonden zijn met twee tussenketens (TCEA/B) die zelf gekoppeld zijn met een schakelnetwerk (SNW). De overdracht van lijnaftastgegevens tussen de besturingsketens en de tussenketens gebeurt in kanaal 16 van de multiplex verbindingen. De prioriteit van overdracht wordt bepaald door een prioriteitsinrichting (CLHA/B).

Description

UITVINDINGSOKTROOI
BELL TELEPHONE MANUFACTURING COMPANY
Naamloze Vennootschap Francis Welles plein 1 B - 2018 ANTWERPEN
België
TELECOMMUNICATIE SCHAKELSYSTEEM EN DAARIN
TOEGEPASTE PRIORITEITSINRICHTING

De onderhavige uitvinding heeft betrekking op een telecommunicatie schakelsysteem welke een aantal eindketens met een gemeenschappelijke besturingsketen omvat, die via tijdverdelingsmultiplex verbindingen gekoppeld is met een processor gestuurde tussenketen die zelf met een schakelnetwerk gekoppeld is, waarbij deze besturingsketen in staat is om deze eindketens te besturen en om besturingsgegevens tussen deze eindketens en deze tussenketen uit te wisselen.

Een dergelijk systeem is reeds bekend uit het Belgisch oktrooi NI 894 422, en meer in het bijzonder uit Fig. 4 daarvan, en is ook beschreven in het artikel"Technology and techniques in the line circuit of a fully digital switching system"by J. Cotton et al, ISS'81 CIC Montreal, 21-25 september 1981, Session 14B, Paper 3, pp 1-7. In dit bekende systeem is de gemeenschappelijke besturingsketen (line common function) met de tussenketen verbonden via een 13-bit bus van een processor, die van deze tussenketen deel uitmaakt, en deze bus wordt gebruikt voor de overdracht van besturingsgegevens, zoals gegevens verkregen door het aftasten van lijnketens, naar de tussenketen om daarin door de processor te worden verwerkt.

Een nadeel van dit bekende systeem is de aanwezigheid van de bus, die een betrekkelijk groot aantal geleiders omvat en daarom een gelijk aantal klemmen vereist op de gemeenschappelijke besturingsketen zowel als op de tussenketen. Ook worden in dit bekende systeem de besturingsgegevens volledig

verwerkt door de processor van de tussenketen, die daarom een betrekkelijk hoge werkbelasting heeft.

Een doelstelling van de onderhavige uitvinding bestaat erin een telecommunicatie schakelsysteem van het hierboven beschreven type te verschaffen, maar dat deze nadelen niet vertoont.

Volgens de uitvinding wordt deze doelstelling bereikt doordat deze gemeenschappelijke besturingsketen eerste middelen omvat die in staat zijn om besturingsgegevens, die over deze eindketens werden verzameld, te verwerken en tweede middelen om de aldus verwerkte gegevens naar deze tussenketen over deze tijdverdelingsmultiplex verbinding over te dragen.

Door het gebruik van de verbinding met tijdsverdelingmultiplex voor besturingsdoeleinden is er tussen de gemeenschappelijke besturingsketen en de tussenketen geen bijkomende bus vereist om besturingsgegevens over te dragen en omdat deze gegevens in deze gemeenschappelijke besturingsketen worden verwerkt wordt de werkbelasting van de processor in de tussenketen verminderd.

De onderhavige uitvinding heeft eveneens betrekking op een telecommunicatie schakelsysteem dat een aantal eindketens omvat met een gemeenschappelijke besturingsketen die gekoppeld is, enerzijds met een schakelnetwerk via eerste ingang-en uitgangsverbindingen met tijdverdelingsmultiplex en een processor gestuurde tussenketen en anderzijds met individuele gedeelten van deze eindketens via tweede ingang-en uitgangsverbindingen met tijàyerdelingsmultiplex, waarbij deze eerste en tweede
EMI3.1
ingang-en uitgangsverbindingen een aantal eerste en tweede ingang-en uitgangstijdkanelen omvatten.

Een dergelijk systeem is reeds bekend uit het hierboven vermelde artikel door J. Cotton.

Een andere doelstelling van de onderhavige uitvinding bestaat erin een telecommunicatie schakelsysteem van

het hierboven beschreven type te verschaffen waarin de tijdsvertraging waaraan gegevens, die in de gemeenschappelijke besturingsketen binnenkomen in een eerste ingangstijdkanaal, worden onderworpen vooraleer deze keten in een tweede uitgangstijdkanaal te verlaten tot een minimum wordt beperkt.

Volgens de uitvinding wordt deze doelstelling bereikt doordat in deze gemeenschappelijke besturingsketen een aantal tweede uitgangstijdkanalen permanent aan elk van deze eindketens is toegevoegd, en dat deze gemeenschappelijke besturingsketen verder kanaaltoewijsmiddelen omvat om aan een eerste ingangstijdkanaal, dat voorheen aan een eindketen werd toegewezen, het tweede uitgangstijdkanaal van dit aantal permanent aan deze eindketen toegevoegde keten toe te wijzen dat het dichtst in tijd op dit eerste ingangstijdkanaal volgt.

Door deze keuze kunnen gegevens die betrekking hebben op een eindketen en die in de gemeenschappelijke besturingsketen binnenkomen in een eerste ingangstijdkanaal, welke aan deze eindketen is toegevoegd, deze besturingsketen verlaten in dit tweede uitgangstijdkanaal dat aan deze eindketen is toegevoegd en dat het dichtst op dit eerste ingangstijdkanaal volgt.

Een ander kenmerk van de onderhavige uitvinding is dat deze tweede uitgangstijdkanalen in p opeenvolgende groepen van m opeenvolgende kanalen zijn ingedeeld, waarbij de m opeenvolgende kanalen van elke groep aan welbepaalde eindketens en in dezelfde orde zijn toegevoegd.

Aldus worden deze gegevens in de gemeenschappelijke besturingsketen onderworpen aan een vertraging, die ten hoogste een weinig groter is dan een aantal kanaaltijden gelijk aan het aantal eindketens. Bijvoorbeeld, als dit laatste aantal geli k is aan 16 is de maximum vertraging gelijk aan 18 kanaaltijden, waarbij twee kanaaltijden tewijten zijn aan het feit dat de eerste en tweede verbindingen met tijdsverdelingsmultiplex niet synchroon zijn.

De onderhavige uitvinding heeft verder ook betrekking op een prioriteitsinrichting voor een aantal gebruikerketens die toegang hebben tot een gemeenschappelijke faciliteit, waarbij deze prioriteitsinrichting in staat is om in een welbepaalde volgorde prioriteit te verlenen aan deze gebruikerketens om tot deze gemeenschappelijke faciliteit toegang te hebben.

Een andere doelstelling van de onderhavige uitvinding bestaat erin een prioriteitsinrichting van het hierboven beschreven te verschaffen waarin de prioriteit van de verscheidene gebruikerketens verzekerd wordt door middel van een minimum besturingsverbinding tussen de prioriteitsketens.

Volgens de uitvinding wordt deze doelstelling verzelierd doordat de inrichting een aantal prioriteitsketens omvat die aan respectieve van deze gebruikerketens zijn toegevoegd en onderling gekoppeld zijn door een verbinding met tijdsverdelingsmultiplex voorzien van een aantal tijdskanalen, en dat elk van deze prioriteitsketens ingericht is om aan zijn bijbehorende gebruikerketen prioriteit toe te kennen gedurende een respectieve van deze tijdskanalen en om de andere prioriteitsketens van dit feit op de hoogte te brengen door aan deze verbinding gedurende dit tijdskanaal een toekennings- prioriteitesignaal toe te voeren, waarbij dit toekenningsprioriteitssignaal de andere gebruikerketens verhindert van tot deze gemeenschappelijke faciliteit toegang te verkrijgen totdat de gebruikerketen met prioriteit dit heeft gedaan.

Door één enkele eendraadsverbinding met tijdsverdelingsmultiplex te verschaffen tussen de prioriteitsketens wordt de prioriteit van de verscheidene gebruikerketens op een eenvoudige en snelle wijze verzekerd.

De hierboven vermelde en andere doeleinden en kenmerken van de uitvinding zullen duidelijker worden en de uitvinding zelf zal het best begrepen worden aan de hand van de hiernavolgende beschrijving van uitvoeringsvoorbeelden en van de bijbehorende tekeningen waarin :
Fig. l een schematisch zicht is van een telecommunicatieschakelstelsel volgens de uitvinding ;
Fig. 2 een tijdsdiagram is welke timeersignalen toont die in het stelsel van Fig. 1 gebruikt worden ;
Fig. 3,4 en 5, geschikt zoals getoond in Fig. 6, een blokdiagram van de besturingsketen DPTC van Fig. i voorstellen ;
Fig. 7 timeersignalen toont die in deze besturingsketen gebruikt worden ;
Fig. 8 een diagram is dat gebruikt wordt om de werking van deze besturingsketen te illustreren ;

Fig. 9 en 10 de ketens OLDCINPISO, CINSIPO, SBA en een gedeelte van DMCL van Fig. 5 in meer detail voorstellen ;
Fig. 11 timeersignalen toont welke de keten van Fig. 9 en 10 gebruikt worden ;
Fig. 12 de ketens CAM en DMEM van Fig. 4 in meer detail voorstelt ;
Fig. 13 en 14 respektievelijk de cellen C156 en C150 van Fig. 12 in meer detail tonen ;
Fig. 15 de kanaaltoewijsketen FFS van Fig. 4 in meer detail voorstelt ;
Fig. 16 timeersignalen toont die in deze keten gebruikt worden ;
Fig. 17,18 en 19 de prioriteitsketen CLHB van Fig. 3 in meer detail tonen ;
Fig. 20 een toestandsdiagram van de keten FSM van Fig. 17 voorstelt.

Het in Fig. 1 getoonde telecommunicatie schakelstelsel omvat een schakelnetwerk SNW, dat \ia verbindingen

X en Y gekoppeld is met twee eindbesturingsketens TCEA en TCEB, die ieder gekoppeld zijn met elk van 32 zogenaamde besturingsketens DPTC/31 via vier verbindingen TINA/B, TOUTA/B, C4096A/B en FA/B. Elk van deze besturingsketens DPTC/31 is via twee verbindingen LIN/31 en LOUT/31 gekoppeld met een bijbehorende transcodeer-en filterketen TCF/31.

Elk toegevoegd paar van een DPTC/31 en een TCF/31 is gemeenschappelijk aan 16 lijn-of eindketens, die elk gevormd worden door de serieverbinding van een DPTC/31, een TCF/31, een numeriek-signaalprocessor DSP#/511 en een abonneelijntus- senketen SLIC0/511 die met een telecommunicatielijn TL0/511 gekoppeld is. Meer in het bijzonder zijn DPTC en TCF, die door middel van LINO en LOUT verbonden zijn, gemeenschappelijk aan 16 lijnketens (zoals aangeduid door de multipelpijlen), welke bovendien DSP/15 en SLIC/15 omvatten die respektievelijk met de telecommunicatielijnen TL/15 gekoppeld zijn.

Op dezelfde wijze zijn DPTC31 en TCF31, die door LIN31 en LOUT31 verbonden zijn, gemeenschappelijk aan 16 lijnketens die DSP496/511 en SLIC496/511 omvatten, welke respektievelijk met de telecommunicatielijnen TL496/511 gekoppeld zijn. Elke DPTC/31 is ook met de toegevoegde 16 numeriek-signaalprocessors verbonden via een stel van drie verbindingen COV/31, COD/31 en CIN/31.

Meer in het bijzonder is DPTC verbonden met DSP/15 via COVE, COD en CIN en is DPTC31 met DSP496/511 verbonden via COV31, COD31 en CIN31. Elk van de besturingsketens DPTC tot DPTC31 heeft vier identiteitsklemmen S4/ tot S314/310 en is verder verbonden met een spanningsvoedingsklem VCC = 5 Volts via twee weerstanden RA, RB tot R31A, R31B.

Deze zijn verbonden met geleiders CLA en CLB die alle DPTC tot DPTC31 onderling verbinden.
EMI7.1

De hierboven vermelde transcodeer-en filterketens TCF/3l zijn van het type beschreven in de Belgische oktrooien nrs 897. 771 en 897.773. De SLIC Sll zijn van het type beschreven in de Belgische oktrooien nrs 898.049, 898.050, 898.051 en 898.052.

TINA/B en TOUTA/B, die tot elk van DPTC tot DPTC31 toegang hebben, zijn verbindingen die elk werken op basis van tijdverdelingsmultiplex of TDM gevormd door freems van 32 TCE kanalen CH/31. Deze freems worden afgebakend door freempulsen FA/B die van TCEA/B naar DPTC/31 over freemgeleiders FA/B overgedragen worden. Elk kanaal bestaat uit 16 tijdsleuven TS/15 bepaald door 4096 MHz klokpulsen C4096A/B,
EMI8.1
die vanuit TCEA/B naar DPTC/31 over de klokgeleiders C4096A/B overgedragen worden. De kanalen 0 en 16 worden respektievelijk voor synchronisatie-en besturingsdoeleinden gebruikt, terwijl de andere normaliter aangewend worden om spraak over te dragen.

Zoals getoond in het tijdsdiagram van Fig. 2 voor TINA, TOUTA, C4096A en FA wordt elk van de kanalen CH/31 gebruikt om bits ,..., 9, A,..., F over te dragen zodat de bitsnelheid 4.096 Mbit/sec bedraagt. Er weze opgemerkt dat er een verschil van-18mod32 of 14 bestaat tussen de nummers van in de tijd samenvallende TINA en TOUTA kanalen, bv. tussen TINA kanaal en TOUTA kanaal 14, en dat de TCE kanalen van TINA, TOUTA asynchroon zijn met deze van TINB, TOUTB omdat TCEA en TCEB onafhankelijk van elkaar werken.

LINO/31 en LOUT/31 zijn verbindingen die ook werken op een TDM basis gevormd door freems van 32 kanalen CH/31, waarbij de freems door lokaal opgewekte freempulsen FL afgebakend worden. Elk kanaal bestaat uit 16 tijdsleuven bepaald door lokaal opgewekte 4096 MHz klokpulsen C4096L. Zoals getoond in het tijdsdiagram van Fig. 2 voor LINO en LOUT wordt elk van de kanalen daarvan gebruikt om bits 0 tot 7 over te dragen, zodat de bitsnelheid gelijk is aan 2048 Mbit/sec. Omdat elk paar van LIN/LOUT geleiders gebruikt wordt voor 32 kanalen en tot 16 telecommunicatielijnen toegang heeft, worden twee dergelijke kanalen permanent aan een telecommunicatielijn toegewezen.

Bijvoorbeeld worden de LOUT/LIN kanalen N en N+16 permanent aan de lijn N toegevoegd.

COV/31 en COD/31 zijn geleiders die elk op TDM basis gebruikt worden om 7 bytes (BYTES #/6) van drijfbits 0/7 en 1 byte (BYTE 7) van aftastbits /17 per lijn van de overeenkomstige DPTC/31 naar de bijbehorende DSPO/SUover te dragen op een snelheid van 4096 Mbit/sec, zoals getoond in Fig. 2 voor COVE, COD en de lijnen TL0/15.

CIN/31 zijn geleiders die elk op TDM basis gebruikt worden om 1 byte (BYTE 7) van aftastbits /7 van de
EMI9.1
overeenkomstige telecommunicatielijn TL0/511 naar de bijbehoC rende DPTC/3l zoals getoond in Fig. 2 voor CIN en Tel0/15.

CLA en CLB zijn geleiders die elk gebruikt worden op TDM basis gevormd door freems van 32 kanalen die op variabele wijze aan respektieve van de 32 besturingsketens DPTC/31 toegewezen worden en elk 16 tijdsleuven bevatten.

De tijdsleuven van CLA en CLB vallen respektievelijk met deze van de kanalen van TINA/TOUTA en TINB/TOUTB samen.

Er wordt nu verwezen naar Fig. 3 tot Fig. 5, die geschikt zoals getoond in Fig. 6, een blokdiagram van de besturingsketen DPTC van Fig. 1 voorstellen. Deze DPTC omvat de volgende ketens : - een kanaal 16 processor CH16PR (Fig. 4) van het type beschreven in de tezelfdertijd met deze oktrooiaanvrage inge- diende Belgische oktrooiaanvrage met als titel"Système de commutation applicable aux télécommunications".

- een besturingsgeheugen CAM (Fig. 4) ; - een dynamisch geheugen met willekeurige toegang DRAM (Fig. 5) ; - een gegevensgeheugen DMEM (Fig. 4) ; - prioriteitsketens CLHA en CLHB (Fig. 3) ; - een kanaaladresberekeningsketen CHAC (Fig. 3) ; - een tijdsleuftoewijsketen TSALL (Fig. 3) ; - een logische keten CLC (Fig. 5) ;

- een aftastbyte-analyseketen SBA (Fig. 5) ; - een kanaaltoewijsketen FFS (Fig. 4) ; - een schakelketen CAMS (Fig. 4) die aan het besturingsgeheugen
CAM toegevoegd is ; - decodeerketens DECA, EECB, DLA en DLB (Fig. 3) ; - een kanaal 16 hoofddecodeerketen CH16MDEC (Fig. 4) ; - een kanaal 16 decodeerketen CH16DEC (Fig. 3) ; - multiplexeerketensMUXl tot MUX4 (Fig. 4,5) ;

- 16 bit serieel-in-parallel-uit registers SIPOA, SIPOB,
SIPOL (Fig. 3) en CINSIPO (Fig. 5) : - 16 bit parallel-in-serieel-uit registers PISOA, PISOB,
PISOL (Fig. 3) en OLDCINPISO, COVPISO en CODPISO (Fig. 5) ; - tijdelijke vergrendelketensTLA en TLB (Fig. 3) ; - een DPTC selectieketen DPTCSEL (Fig. 4) - 8 bit FIFO registers FIFOA en FIFOB (Fig. 5) ; - FIFO besturingsketens FIFOAC en FIFOBC (Fig. 5) ; - 16-bit instructieregisters IRA en IRB (Fig. 4) ; - een register SP8 (Fig. 4) ; - tellers AMC, BMC en DMC (Fig. 3) ; - een logische keten DMCL (Fig. 5) ; - een 16-bit bus DF/D (Fig. 3,4) via dewelke 16 bits DF,
DE,..., DA, 9,..., 0 in parallel overgedragen kunnen worden, waarbij DF de meest beduidende bit is.

Deze bus verbindt
PISOL, SIPOL, PISOA, TLA, SIPOA, DECA, PISOB, TLB, SIPOB,
DECB, DMEM, IRA en IRB ; - 8-bit bus BB7/ (Fig. 4,5) via dewelke 8 bits BB7 tot BB in parallel overgedragen kunnen worden, waarbij BB7 de meest beduidende bit is. Deze bus verbindt IRA, IRB, SP8, DRAM,
FIFOB, FIFOA, CODPISO, COVPISO, CINSIPO en OLDCINPISO ; - een 5-bit bus CAM4/ (Fig. 4) die CAM en FFS via CAMS verbindt ; - een 8-bit bus FF7/0 die FFS en SP8 verbindt.

De hierboven vermelde verbindingen TINA, TOUTA, TINB, TOUTB, LINO en LOUT (Fig. 3) zijn respektievelijk verbonden met SIPOA, PISOA, SIPOB, PISOB, SIPOL en PISOL, waarbij laatstgenoemde

ketens bovendien respektievelijk lees-of schrijfingangen RPA, WPA, RPB, WPB, RSIPOL en WPISOL hebben. SIPOA die in staat is
EMI11.1
een 16-bit woord TIA15/0 op te slaan, welke op de bus DF/DO ontvangen wordt, is bovendien voorzien van uitgangen TIA3/ die met de prioriteitsketen CLHA verbonden zijn. Op dezelfde wijze is SIPOB, die in staat is een 16-bit woord TIB15/ op te slaan, voorzien van uitgangen TIB3/ die met CLHB verbonden zijn. De decodeerketen DECA, die aan SIPOA toegevoegd is,
EMI11.2
heeft uitgangen SOPA en SOPSCANA die met CLHA verbonden zijn en e en ingangen ingangen RTA en WTA.

Op dezelfde wijze heeft DECB uitgangen SOPB en SOPSCANB die met CLHB verbonden zijn en heeft de tijdelijke vergrendelketen TLB lees-en schrijfingangen RTB en WTB. De lees-en schrijfsignalen RPISOL, WPISOL, RTA, RTB, WTA, WTB worden door de tijdsleuftoewijsketen TSALL verschaft, terwijl RPA en RPB respektievelijk opgewekt worden door de decodeerketens DLA en DLB, die respektievelijk aan de tellers AMC en BMC toegevoegd zijn.

De hierboven vermelde geleiders C4096A, FA, C4096B en FB (Fig. 5) zijn verbonden met de besturingsketen CLC
EMI11.3
(Fig. 5), die aan zijn uitgangen de volgende signalen verschaft - vier 4096 MHz klokpulsreeksen C4A+, C4A+, C4A-, C4A- :iliesynchroon zijn met de van TCEA ontvangen pulsen C4096A ; - de vier 4096 MHz klokpulsreeksen C4B+, C4B+, C4B-, C4B- asynchroon zijn met de van TCEB ontvangen pulsen C4096B ; - de vier 4096 MHz klokpìsreeksen C4, C4+, C4-, C4-die lokaal in CLC opgewekt worden door middel van een fazevergrendellus waaraan de pulsen C4096A en C4096B selektief toegevoerd worden.

Deze laatstgenoemde klokpulsen zijn in Fig. 7 voorgesteld en de andere pulsen C4A+, C4B+,... enz zijn gelijkaardig maar in faze verschoven ; - de klokpulsen C4096 die met C4-samenvallen ; - de freempulsen FL.

De klokpulsen C4A+,... met dezelfde frequentie als C4096A en de freempulsen FA besturen de 9-bit teller AMC (Fig. 3) die aan zijn uitgangen 9 bits AMC8/0 verschaft waarvan : - de 5 meest beduidende bits (MSB) AMC8/4 32TCEA kanalen bepalen, d. w. z. kanalen van TINA/TOUTA ; - de 4 minst beduidende bits (LSB) AMC3/0 16 tijdsleuven TS15/0 per TCEA kanaal bepalen. De bits AMC 8/4 en AMC 3/ besturen respektievelijk de adresberekeningsketen CHAC en de decodeer- keten DLA die aan AMC toegevoegd is.

DLA verschaft het hier- boven vermelde ultgangssignaal RPA, dal gebruikt wordt om
TSALL te besturen en om de inhoud van SIPOA in de tijdelijke vergrendelketen TLA binnen te lezen en wekt een kanaal 17 signaal CH17A op it signaal is geactiveerd tijdens tijdsleuf
TS van kanaal 17 en bestuurt de prioriteitsketen CLHA.

De 9-bit teller BMC (Fig. 3) en de bijbehorende decodeerketen DLB worden door de pulsen C4B+,... bestuurd en werken op een gelijkaardige wijze als AMC en DLA en verschaffen uitgangssignalen BMC8/0 en RPB die CHAC, TSALL en SIPOB besturen.

De teller DMC (Fig. 3) is een 9-bit teller, die door de klokpulsen C4+,... met dezelfde frequentie als C4096L bestuurd wordt en verschaft aan zijn uitgangen 9 bits DMC8/ waarvan : - de 5 meest beduidende bits DMC8/4 32 lijnkanalen bepalen, d. w. z. kanalen van LIN/LOUT ; - de 3 ts DMC3/1 8 bits of 1 byte per kanaal bepalen ; - de bit DMC 2 tijdsleuven per bit bepaalt, waarbij de bitsnel- heid gelijk is aan 2024Mb/sec.

De uitgangen DMC8/0 van DMC besturen SBA (Fig. 5) en DMCL ; de uitgangen DMC8/4 besturen de CHAC ; de uitgangen DMC3/0 besturen TSALL en de uitgangen DMC8/3 besturen MUX3 (Fig. 5).

Uit hetgeen voorafgaat volgt dat de adresberekeningsketen CHAC door de telleruitgangen AMC8/4, BMC8/4 en DMC8/4

wordt bestuurd. De CHAC verschaft aan zijn uitgangen CHC4/ een uitgangswaarde CHC4/0 die aan het besturingsbeheugen CAM, aan FFS en ook aan de kanaal 16 decodeerketen CH16DEC toegevoerd wordt. CHC3/0 wordt aan de MUX3 toegevoerd.

De CHAC omvat een aftrekketen (niet getoond) en is in staat om het verschil te berekenen van DMC8/4 en AMC8/4 of BMC8/4, alsook het verschil van AMC8/4 of BMC8/4 en ofwel l of 17.

De CHAC omvat ook een vergrendelketen (niet getoond) om het uitgangssignaal van de aftrekketen als kanaaladres voor de CAM of voor FFS te vergrendelen.

In verband met hetgeen voorafgaat dient opgemerkt dat het nummer m van een TCE kanaal AMC8/4 of BMC8/4, dat in AMC of BMC is opgeslagen, het nummer is van het kanaal waarvoor gegevens worden ontvangen van TINA of TINB zodat m-l het nummer is van het kanaal voor hetwelk de gegevens reeds in TLA of TLB zijn opgeslagen. Als gegevens, die voor een lijnketen bestemd zijn, van TINA of TINB in het TCE kanaal m ontvangen worden, moeten gegevens die van deze lijnketen afkomstig zijn naar TCEA/B via het TCE kanaal m-18 van TOUTA of TOUB overgedragen worden, zoals later zal worden uiteengezet. Op dat ogenblik is het nummer van het TCE kanaal, dat in AMC of BMC is opgeslagen, gelijk aan m-17.

Om deze redenen werd CHAC ontworpen om m-l en m-17 te berekenen uitgaande van het kanaalnummer AMC8/4 of BMC8/4 dat respektievelijk in AMC of BMC is opgeslagen.

De tijdsleuftoewijsketen TSALL wekt de volgende signalen op : - RDP, WDP, ELIN en ETCE die aan het gegevensgeheugen DMEM worden gelegd. RDP en WDP besturen het lezen en schrijven van gegevens in DMEM ; ELIN laat de overdracht toe van of naar DMEM van gegevens die betrekking hebben op een lijn, en
ETCE laat de overdracht toe van of naar DMEM van gegevens die betrekking hebben op TCEA of TCEB ; - L-A en L-B die op l zijn als de waarde CHC4/0, die door CHAC

verschaft wordt, gelijk is aan het verschil van het lijnkanaal- nummer DMC8/4, verschaft door DMC, en het TCEA of TCEB kanaal- nummer AMC8/4 of BMC8/4 dat respektievelijk door AMC en
BMC voortgebracht wordt ; - WTA, WTB, RSIPOL en RPISOL hierboven vermeld ; - MA, MB, ML om respektievelijk AMC8/4, BMC8/4 of DMC8/4 te kiezen ;

- MAL om AMC8/4 te kiezen voor de berekening van het verschil van AMC8/4 en DMC8/4 ;
EMI14.1
or. Thg/ OIA 1--ezer, vc) or'"e - van BMC8/4 en DMC8/4 ; - Ml om de constante waarde 1 te kiezen voor de berekening van het verschil van AMC8/4 of BMC8/4 en 1 ; - M17 om de constante waarde 17 te kiezen voor de berekening van het verschil van AMC8/4 of BMC8/4 en 17 ; - MSUB om de uitgangssignalen van de hoger vermelde aftrekketen in de CHAC als kanaaladres voor de CAM of FFS te vergrendelen.

In de DRAM zijn de hoger vermelde 8 bytes per lijn opgeslagen d. w. z. 7 drijfbytes BYTES /6 en 1 aftastbyte BYTE 7.

De logische keten DMCL wordt bestuurd door de uitgangssignalen DMC8/0 van DMC, door de kloksignalen C4+, C4-van CLC en door de keuzebit A/B. Deze bit geeft aan voor welke kast de kanaal 16 processor CH16PR werkt of moet werken, d. w. z. voor de A-kant (TCEA) of voor de B-kant (TCEB), zoals uiteengezet in de hierboven vermelde Belgische oktrooiaanvrage die terzelfdertijd met de huidige werd ingediend.

De DMCL brengt de volgende uitgangssignalen voort : - de kloksignalen Cl+, Cl+, Cl-, Cl-die respektievelijk uit de kloksignalen C4+, C4+, C4-, C4-zijn afgeleid door frequentie- deling door vier, zodat ze een frequentie van 1024 MHz hebben ; - WRAM, RRAM en DRAME die aan de DRAM worden gelegd om respektievelijk gegevens in de DRAM te schrijven, gegevens uit de DRAM te lezen en om de werking van de DRAM toe te laten ;

- selectiesignalen Tl, T en SO, Sl die de multiplexeerinrich- ting MUX3 zodanig besturen dat een van de vier adressen
CC3/, DMC8/3, CHC3/ en BYAD2/0 aan de DRAM gelegd wordt.
EMI15.1
CC3/0 is een lijnadres verschaft door CH16MDEC ; CHC3/0 is een TCE kanaaladres verschaft door CHAC ;

DMC8/3 is een adres verschaft door DMC en gebruikt bij de behandeling van de CIN en COV/COD lijnen en BYAD2/0 is een byte adres die één uit 8 bytes bepaalt ; - RCINOLD en WCINOLD die respectievelijk aan DRAM en aan OLDCINPISO toegevcerd worden en toelaten gegevens uit DRAM te lezen en in OLDCINPISO te schrijven, dit alles via de 8-bit bus BB7/0 : - RCIN en WCIN die respektievelijk aan CINSIPO en aan DRAM toegevoerd worden en toelaten gegevens uit CINSIPO te lezen en in DRAM te schrijven, ook via bus, BB7/0 ; - WCOV en WCOD die respektievelijk met COVPISO en CODPISO verbonden zijn en toelaten van gegevens respektievelijk in
COVPISO en CODPISO te schrijven.

De hierboven vermelde ingangsgeleider CIN is met een ingang van CINSIPO verbonden en uitgangen van COVPISO en CODPISO zijn respectievelijk met de hierboven genoemde uitgangsgeleiders COV en COD verbonden. De uitgangen van OLDCINPISO en CINSIPO zijn verbonden met een aftastbyte-analyseketen SBA die bovendien bestuurd wordt door Cl+, Cl-verschaft door DMCL, door de uitgangen DMC8/0 van DMC, door FFFA en FFFB van FIFOAC en FIFOBC en door ASS, ACT en MMIE verschaft door CAM. FFFA en FFFB duiden aan dat respektievelijk FIFOA en FIFOB vol zijn en ASS, ACT en MMIE zijn respektievelijk een toewijsbit, een activiteitsbit en een toelatingsbit voor het toelaten of verhinderen van het mededelen van verschilinformatie.

Deze bits die in de CAM zijn opgeslagen bepalen de toestand van een lijn.

Het doel van de aftastbyte-analyseketen bestaat erin verschilinformatie uit de inhoud van OLDCINPISO en CINSIPO

af te leiden en deze in FIFOA en/of FIFOB te schrijven. Om deze reden verschaft hij schrijfsignalen WFIFOA en WFIFOB, die de bijhorende besturingsketens FIFOAC en FIFOBC besturen, alsook een toestandleessignaal RSTATUS dat aan de kanaal 16 processor CH16PR wordt toegevoerd opdat deze een R/WCAM signaal aan de decodeerketen DEC van CAM zou leggen. RSTATUS wordt ook toegevoerd aan de kiesingang van een multiplexeerketen MUX4 waaraan DMC8/5 en CC3/0 worden gelegd. Het uitgangssignaal van MUX4 wordt aan de ingang van dezelfde decodeerketen DEC toegevoerd.

FIFOAC en FIFOBC wekken besturingsuitgangssignalen FFFA, FFFB en FFEA, FFEB op die aanduiden dat de bijbehorende FIFOA en FIFOB respektievelijk vol of leeg is. De kanaal 16 processor CH16PR is in staat om leessignalen RFIFOA en RFIFOB respektievelijk aan FIFOAC en FIFOBC toe te voeren.

Er weze opgemerkt dat omdat DMCL door de 1.024 MHz kloksignalen Cl+, Cl-wordt bestuurd, de 9 bits DMC8/0 die van DMCL ontvangen worden in SBA de volgende betekenis hebben : - bits DMC8/5 bepalen de 16 telecommunicatielijnen TL/15 ; - bits DMC4/2 bepalen 8 bytes per lijn ; - bits DMC1/0 bepalen 4 tijdssleuven per byte.

De prioriteitsketen CLHA wordt bestuurd door de
EMI16.1
hierboven vermelde identiteitsingangen S4/, door de bits TIA3/0 verschaft door SIPOA, door de signalen SOPA en SOPSCANA van DECA, door de signalen AMC3/0 van AMC, door het uitgangs- signaal CH17A van DLA en door het uitgangssignaal FFEA van FIFOAC. Zijn uitgang CLA is met de gemeenschappelijke geleider CLA van Fig. 1 verbonden en zijn uitgangen MYTURNA en EOPSCANA zijn verbonden met de multiplexeerketen MUX2 (Fig. 4), die bij CH16PR behoort en door het kiessignaal A/B bestuurd wordt.

De prioriteitsketen CLHB is identiek aan CLHA en is op dezelfde wijze verbonden.

De doelstelling van CLHA bestaat erin te bepalen of DPTC in een eerste prioriteitsketen prioriteit heeft over de andere DPTC1/31 om naar TCEA verschilinformatie te sturen die in FIFOA is opgeslagen. Als de verschilinformatie van alle DPTC/31 naar TCEA werd overgedragen wordt een uitgangssignaal EOPSCANA voortgebracht.

De doelstelling van CLHB is gelijkaardig aan deze van CLHA maar nu in een tweede prioriteitsketen.

Het besturingsgeheugen CAM omvat voor elk van de 16 lijnen TL/15, bijvoorbeeld N, een rij opslagcellen voor het opslaan van de meest beduidende bit MSBL van het LOUT/LIN lijnkanaalnummer N of N+16 dat aan deze lijn is toegevoegd, van een TINA/B kanaalnummer dat door TCEA of TCEB aan deze lijn werd toegewezen, en verder, vaneen activiteitsbit ACT, een toewijsbit ASS en een MMIE reeds hierboven vermeld.

Een lijn is al of niet aan TCEA of TCEB toegewezen afhankelijk van de volgende code :
EMI17.1

<tb>
<tb> ACT <SEP> ASS
<tb> 0 <SEP> niet <SEP> toegewezen <SEP> ;
<tb> 1 <SEP> 0 <SEP> toegewezen <SEP> aan <SEP> TCEA <SEP> ; <SEP>
<tb> 1 <SEP> 1 <SEP> toegewezen <SEP> aan <SEP> TCEB.
<tb>

De MMIE bit is een toelatingsbit om aan te duiden dat verschilinformatie betreffende de overeenkomstige lijn al of niet aan TCEA of/en TCEB medegedeeld moet worden.

De decodeerketen DEC die bij CAM behoort maakt het mogelijk één van de rijen van de CAM te lezen onder de besturing van R/WCAM en van een uitgangsadres LI3/ van MUX4, waarbij dit adres CC3/0 is als RSTATUS = 15. Op deze wijze worden bijvoorbeeld de toestandbits ASS, ACT en MMIE verschaft op de gelijknamige uitgangen van CAM en aan de aftastbyte-analyseketen SBA toegevoerd.

Het gegevensgeheugen DMEM dat aan CAM is toegevoegd is in staat gegevens voor 16 lijnen TL/15 op te a. aan.

De doelstelling van de hierboven vermelde kanaal 16 decodeerketen CH16DEC (Fig. 3) bestaat erin na te gaan of de uitgang CHC4/0 van de CHAC al of niet een kanaal 16 aangeeft.

In dit geval verschaft CH16DEC de uitgangssignalen R16A, W16A, R16B, W16B die respektievelijk de instructieregisters IRA en IRB besturen. Deze registers worden ook bestuurd door de lees-en schrijfsignalen R8A, W8A, en R8B, W8B die door CH16PR worden verschaft en gebruikt worden om gegevens uit IRA of IRB te lezen en op de 8-bit bus BB7/0 te plaatsen en om gegevens vanaf deze bus in IRA of IRB te schrijven.

IRA en IRB hebben elk een 16-bit uitgang en de beide 16-bit uitgangen zijn verbonden met de multiplexeerketen MUXl waarvan de kiesingang bestuurd wordt door het kiessignaal A/B, dat door CH16PR verschaft wordt. De 16-bit uitgang IRF/0 van MUXl is met hoofddecodeerketen CH16MDEC verbonden.

De 5 uitgangssignalen IR8/4 van MUXl, die de identiteit van een DPTC bepalen in een"Eindketen-of lijnselectie" instructie TS ontvangen van TCEA of TCEB, worden ook toegevoerd aan een DPTC selectieketen DPTCSEL. Daarmee zijn ook de hierboven vermelde identiteitsklemmen S4/ verbonden, die de identiteit van DPTC bepalen, en daaraan worden ook de ingangssignalen TS, EOP en A/B toegevoerd, waarbij TS en EOP door CH16MDEC verschaft worden. Als een dergelijke instructie TS wordt ontvangen, dan wordt de ingang TS van DPTCSEL geactiveerd teneinde de werking van deze keten mogelijk te maken en als de identiteit ontvangen van TCEA of TCEB gelijk is aan de identiteit van DPTC dan wordt deze gekozen.

Als gevolg hiervan wordt de uitgang SEL van DPTCSEL geactiveerd en dit feit wordt aan CH16PR medegedeeld. EOP wordt gebruikt om DPTCSEL terug te stellen. Deze terugstelling gebeurt ook ingeval van de ontvangst van een nieuwe TS instructie en ook als de vergeleken identiteiten verschillen.

Het doel van CH16MDEC bestaat erin de verscheidene

instructies te decoderen, die onder de vorm van pakketten op de 16-bit bus IRF/ ontvangen worden en de volgende uitgangssignalen (onder andere) te vergrendelen :
EMI19.1

<tb>
<tb> CC3/0 <SEP> : <SEP> een <SEP> lijnadres <SEP> ; <SEP>
<tb> BYAD2 <SEP> : <SEP> een <SEP> byte <SEP> adres <SEP> ;
<tb> SOP <SEP> : <SEP> wordt <SEP> geactiveerd <SEP> bij <SEP> de <SEP> ontvangst <SEP> van <SEP> één"start
<tb> pakket"instructie <SEP> SOP <SEP> van <SEP> TCEA <SEP> of <SEP> TCEB <SEP> ; <SEP>
<tb> EOP <SEP> : <SEP> wordt <SEP> geactiveerd <SEP> bij <SEP> de <SEP> ontvangst <SEP> van <SEP> een"eind
<tb> van <SEP> pakket"instructie <SEP> ; <SEP>
<tb> SOPCAN <SEP> : <SEP> wordt <SEP> geactiveerd <SEP> bij <SEP> de <SEP> ontvangst <SEP> van <SEP> een"start
<tb> aftasting"instructie <SEP> ;

<SEP>
<tb> TS <SEP> : <SEP> wordt <SEP> geactiveerd <SEP> als <SEP> een <SEP> eindketen <SEP> of <SEP> lijnketen
<tb> gekozen <SEP> moet <SEP> worden <SEP> ;
<tb> BYTE <SEP> l <SEP> : <SEP> wordt <SEP> geactiveerd <SEP> als <SEP> de <SEP> byte <SEP> ontvangen <SEP> in <SEP> een
<tb> instructie <SEP> BYTE <SEP> 1 <SEP> is <SEP> van <SEP> de <SEP> 8 <SEP> bytes <SEP> die <SEP> per <SEP> lijn
<tb> in <SEP> de <SEP> DRAM <SEP> zijn <SEP> opgeslagen <SEP> ;
<tb> RW <SEP> wordt <SEP> geactiveerd <SEP> als <SEP> de <SEP> instructie <SEP> een <SEP> schrijfinstructie <SEP> is <SEP> ;
<tb> ACT <SEP> is <SEP> de <SEP> hoger <SEP> vernoemde <SEP> activiteitsbit.
<tb>

De <SEP> laatstgenoemde <SEP> uitgangssignalen <SEP> SOP, <SEP> EOP,
<tb>
SOPSCAN, TS, BYTE 1, R/W en ACT worden toegevoerd aan CH16PR tezamen met SEL, het RSTATUS signaal en de uitgangssignalen EOPSCAN en MYTURN van MUX2. CH16PR verschaft de volgende uitgangssignalen RFIFOA, RFIFOB, RBA, WBA, RFA, WFA, FFW, RBB, WBB, WSP8C4+, RSP8C4+, WSP8C4-, RSP8C4-, R/W CAM, STARTFFS en MSBLVALC4+.

RFIFOA en RFIFOB worden respektievelijk aan FIFOAC en FIFOBC toegevoerd ; RBA, WBA en RBB, WBB worden respektievelijk aan IRA en IRB toegevoerd ; R/WCAM wordt toegevoerd aan CAM ; STARTFFS, MSBLVALC4+, WFA, RFA en FFW worden toegevoerd aan FFS ; WSP8C4+, RSP8C4+ worden toegevoerd aan SP8 en CAMS en WSP8C4-en RSP8C4-worden aan SP8 toegevoerd.

De lijnkanaaltoewijsketen FFS is ingericht om nadat een TINA/B kanaal aan een lijn, bijvoorbeeld N, werd toege-

voegd, een gepast lijnkanaal te kiezen uit de twee LOUT lijnkanalen N en N+16 die permanent aan deze lijn zijn toegevoegd. Er weze opgemerkt dat voor LINO hetzelfde kanaal wordt gekozen als voor LOUT. FFS wordt bestuurd door CHC4/0 doe door CHAC verschaft wordt, door CC3/ verschaft door CH16MDEC, door L-A en L-B toegevoerd door TSALL, en door A/B, WFA, RFA, FFW en STARTFFS opgewekt door CH16PR. Het uitgangssignaal MSBL van FFS is 0 of 1 afhankelijk of het gekozen LOUT/LIN lijnkanaal N of N+16 is en het wordt gebruikt om de overeenkomstige bit MSBL in te stellen in de rij van de CAM, die permanent aan de lijn is toegevoegd.

Er weze opgemerkt dat TCEA/B van het type zijn beschreven in het artikel"ITT 1240 Digital Exchange Hardware Description"gepubliceerd in Eelectrical Communication, Vol. 56 NO 2/3,1981, pp 135-147.

De werking van DPTC wordt hierna in het kort beschreven, voornamelijk aan de hand van Fig. 3 tot 5 en van het diagram van Fig. 8.

De 16 DSP/15 die aan DPTC zijn toegevoegd dragen voortdurend bytes van aftastgegevens van de lijnen TL/15 over naar DPTC via de verbinding CIN. Deze wordt gebruikt op een TDM basis met freems van 16 kanalen en met een bitsnelheid van 1.024 Mbit/sec. Deze continu bitstroom wordt aan CINSIPO (Fig. 5) toegevoerd en telkens daarin een nieuwe aftastbyte wordt binnen gebracht, verschaft de logische keten DMCL lees-en schrijfsignalen RCINOLD en WCINOLD en voert via MUX3 het adres DMC8/3 van de lijn en de aftastbyte (BYTE 7) toe aan DRAM. Als gevolg daarvan en onder de besturing van FCINOLD wordt de vorige of oude aftastbyte van de betrokken lijn uit DRAM gelezen en aan de 8-bit bus BB7/0 toegevoerd en daarna in de OLDCINPISG geschreven onder de besturing van WCINOLD.

Overeenkomstige bits van de nieuwe en oude aftastbytes worden vergeleken in de aftastbyte-analyseketen SBA, die bovendien een toestandleessignaal RSTATUS voortbrengt om

de waarden van de toestandbits ACT, ASS en MMIE voor de betrokken lijn te verkrijgen. Meer in het bijzonder kiest het signaal RSTATUS, dat aan de kiesingang van de multiplexeerketen MUX4 wordt gelegd, de lijnidentiteit DMC8/5 en legt deze aan de decodeeringang van de CAM. Het signaal RSTATUS wordt ook toegevoerd aan de kanaal 16 processor CH16PR, als gevolg waarvan deze een R/WCAM signaaal voortbrengt dat ook aan de decodeeringang van CAM wordt gelegd. Het resultaat hiervan is dat de rij van CAM, die met de betrokken lijn overeenkomt, wordt uitgelezen en dat de bits ACT, ASS en MMIE daarvan aan SBA worden gelegd.

SBA kan aldus beslissen wat er met de vergeleken informatie moet worden gedaan. Er wordt verondersteld dat ACT=, ASS= en MMIE=1, hetgeen betekent dat de lijn nog niet aan TCEA of TCEB werd toegewezen en dat MMI gegevens voor deze lijn aan TCEA of/en TCEB dienen te worden medegedeeld. Om deze reden, telkens een verschil tussen twee vergeleken bits van CINSIPO en OLDCINPISO wordt gedetecteerd, wordt de volgende verschilinformatie of MMI byte zowel in FIFOA als in FIFOB geschreven door FIFOAC en FIFOBC. onder de besturing van WFIFOA en WFIFOB die door SBA worden voortgebracht :
DMC8/5, N, DMC4/2 waarin :
DMC8/5 de lijnidentiteit is ;
N de nieuwe bittoestand is ;
DMC4/2 de bitpositie in de aftastbyte is van de bit die een verschil vertoont.

Nadat een laatste verschilinformatie of MMI byte aldus in FIFOA en FIFOB werd geschreven, worden de uitgangen FFEA en FFEB van FIFOAC en FIFOBC gedeactiveerd om aan te duiden dat deze registers niet leeg zijn. Door middel van deze signalen FFEA en FFEB worden de prioriteitsketens CLHA en CLHB verwittigd van het feit dat in DPTC MMI gegevens respektievelijk naar TCEA en TCEB moeten overgedragen worden.

Er weze opgemerkt dat indien MMIE= 1 en voor
EMI22.1

<tb>
<tb> ACT <SEP> = <SEP> 1 <SEP> en <SEP> ASS <SEP> = <SEP> 0 <SEP> MMI <SEP> gegevens <SEP> enkel <SEP> in <SEP> FIFOA <SEP> worden
<tb> geschreven <SEP> ;
<tb> ACT <SEP> = <SEP> 1 <SEP> en <SEP> ASS <SEP> = <SEP> 1 <SEP> MMI <SEP> gegevens <SEP> enkel <SEP> in <SEP> FIFOB <SEP> worden
<tb> geschreven.
<tb>

Indien MMIE = 0 worden geen MMI gegevens in FIFOA en FIFOB geschreven.

Nadat alle 8 bits van een aftastbyte aldus werden geanalyseerd, brengt DMCL lees-en schrijfsiqnalen RCIN en WCIN voort onder de besturing waarvan de inhoud van CINSIPO eerst op de 8-bit bus BB7/0 wordt overgedragen en dan in DRAM wordt geschreven op het lijn-en byte adres DMC8/3, dat door DMCL via MUX3 wordt verschaft.

Zoals reeds hierboven vermeld is de prioriteitsketen CLHA van DPTC verbonden met een gemeenschappelijke geleider CLA waarmee ook alle andere DPTC1/31 gekoppeld zijn.

De verscheidene CLHAs zijn verbonden in een prioriteitsketen, die zodanig is dat een welbepaalde maar veranderlijk kanaal onder de 32 CLA kanalen, die synchroon met de TINA kanalen verlopen, aan elke CLHA wordt toegewezen. Gedurende deze kanaaltijd kan CLHA de gemeenschappelijke geleider CLA aarden als MMI gegevens in de FIFOA aanwezig zijn (zoals aangeduid door FFEA=O). Op deze wijze licht DPTC de andere DPTC1/31 in van het feit dat hij prioriteit heeft om MMI gegevens in kanaal 16 van TOUTA naar TCEA te sturen. In dit geval wordt het uitgangssignaal MYTURNA van CLHA geactiveerd en aan CH16PR medegedeeld opdat deze de MMI informatie inderdaad naar TCEA zou opsturen.

Hetzelfde geldtvoor CLHB die deel uitmaakt van een andere prioriteitsketen, zodat DPTC ook in deze keten prioriteit kan hebben, nu echter om MMI gegevens naar TCEB over te sturen. In dit geval wordt het uitgangssignaal MYTURNB van CLHB geactiveerd en wordt CH16PR verwittigd. Deze

beide signalen MYTURNA en MYTURNB worden inderdaad toegevoerd aan de multiplexeerketen MUX2, die aan CH16PR toegevoegd is.

Er wordt verondersteld dat TCEB de instructies "start pakket"SOP en"start aftasting"SOPSCAN uitstuurt.

Deze instructies worden daarom SOPB en SOPSCANB genoemd. De instructie SOPB wordt in SIPOB van elke DPTC/31 ontvangen en dan in IRB geladen en in CH16MDEC gedecodeerd, tengevolge waarvan de uitgang SOP geactiveerd wordt. Als gevolg daarvan wordt de kanaal 16 processor CH16PR, die voorheen in de positie A was, in de positie B gebracht waar hij wacht op een andere instructie, zoals volgt uit het diagram van Fig. 8. De volgende instructie SOPSCANB wordt ook in SIPOB van elk van DPTC/31 ontvangen en dan in IRB geladen en gedecodeerd in CH16MDEC.

Als gevolg hiervan wordt de uitgang SOPSCAN geactiveerd en CH16PR wordt in de positie C gebracht waarin hij daarna zal nagaan of er al of niet een MYTURN signaal aanwezig zijn.

De processor kiest bijvoorbeeld het signaal MYTURNB door middel van het kiessignaal A/B waardoor de uitgang MYTURN van MUX2 geactiveerd wordt en activeert dan het FIFO leessignaal RFIFOB. Door middel van dit signaal wordt één MMI byte, die bijvoorbeeld betrekking heeft op de lijn TL, uit FIFOB gelezen en op de 8-bit bus BB7/0 gebracht. onder de besturing van het schrijfsignaal WBA wordt deze MMI byte vanaf deze 8-bit bus in IRB geschreven.

Achteraf worden deze gegevens tezamen met een code en de identiteit van DPTC in een TOUTB kanaal 16 naar TCEB overgedragen via PISOB. Dit gebeurt onder de besturing van leesen schrijfsignalen die door CH16DEC verschaft worden.

Alle MMI bytes die in FIFOB zijn opgeslagen worden aldus naar DPTC overgedragen in het TOUTB kanaal 16 en de CH16PR wordt telkens in de wachtpositie C (Fig. 18) gebracht.

Als CLHB detecteert dat geen enkele van de DPTC/3, nog MMI gegevens heeft die naar TCEB gestuurd moeten

worden, activeert hij de uitgang EOPSCANB die met MUX2 verbonden is. Als CH16PR de aanwezigheid van dit signaal detecteert zendt hij een signaal EOP naar TCEB en komt in de positie A terug.

Omdat TCEB de MMI gegevens ontvangt die betrekking hebben op de lijn TL wordt er daarin besloten op deze lijn TL toezicht uit te oefenen en een TCE kanaal aan deze lijn toe te wijzen, bijvoorbeelc CH31. Om deze reden zendt TCEB de volgende drie instructies naar alle DPTC/31 in opeenvolgende kanalen 16 van TINB : - SOP : een"start pakket"instructie ;
EMI24.1
- 1 0 0 0 1 1 1, S4/,.

CC3/0 waarin S4/ de identiteit is van DPTC ; CC3/0 de identiteit is van TL : - (byte modus) 1 0 0 1 1, BYAD2/0, D, D, ACT, CH31 waarin-BYAD2/0 de identiteit is van BYTE 1 ; Een"eindketen'of lijnselectie"instructie TS :- de bits DD zonder belang zijn ; - ACT de nieuwe activiteitsbit is die nu 1 is ; - CH31 het TINB kanaal is dat door TCEB is toegewezen aan de lijn TL aangeduid in de vorige constructie
TS ; - de vijfde bit de R/W bit is die aanduidt of de instructie aanschrijf (R/W = 1) of een lees (R/W=O) instructie is.

De instructie SOP wordt in SIPOB van elke DPTC/31 ontvangen en dan geladen in IRB en gedecodeerd in CH16MDEC waardoor de uitgang SOP wordt geactiveerd. Als gevolg daarvan wordt de kanaal 16 processor CH16PR, die zich voordien in de wachtpositie A bevond, in de positie B gebracht waarin hij wacht op een andere instructie, zoals blijkt uit het diagram van Fig. 8.

De volgende instructie TS wordt ook in SIPOB van elk van de DPTC/31 ontvangen en dan in IRB geladen en in CH16MDEC gedecodeerd. Het kiessignaal A/B dat door CH16PR wordt opgewekt, wordt verondersteld gelijk te zijn aan waardoor wordt aangeduid dat de B-kant (TCEB) werd gekozen.

Onder de besturing van dit signaal verschaft deze decodeerketen een geactiveerd TS signaal op zijn gelijknamige klem en vergrendelt het lijnadres CC3/0 van TL dat van de instructie deel uitmaakt. Aldus wordt TL gekozen. De processor keert dan in de wachtpositie B terug. Het uitgangssignaal TS van CH16MDEC wordt aan DPTCSEL gelegd om deze te activeren en in deze selector wordt de identiteit S4/ van DPTC, die in de instructie TS is bevat, vergeleken met de identiteit van DPTC/31 die continu aan DPTCSEL is gelegd. Daarom wordt enkel door DPTCSEL van DPTC een eindketen-of lijnselectiesignaal SEL voortgebracht, welk signaal aan CH16PR wordt toegevoerd.

De volgende instructie TW wordt eveneens in SIPOB van elk van de DPTC/31 ontvangen, dan in IRB geladen en vervolgens in CH16MDEC gedecodeerd. Maar omdat alleen in DPTC de uitgang SEL van CH16MDEC is geactiveerd worden alleen de uitgangen TS, R/W, ACT en BYTE 1 van deze decodeerketen onderzocht. Deze uitgangen zijn alle geactiveerd. Zoals getoond in het diagram van Fig. 8 onderzoekt de processor : - of de eindketen of lijn al of niet reeds werd geselecteerd, door de uitgangsklem TS te onderzoeken. Omdat de lijn
TL werd gekozen (TS = 1) onderzoekt de processor dan - of de constructie een lees-of schrijfinstructie is door de uitgangsklem R/W te onderzoeken.

Omdat de instructie
TW een schrijfinstructie (R/W = 1) is onderzoekt de processor dan - of BYAD2/0 van TW de identiteit van BYTE 1 is. Omdat dit het geval is (uitgang BYTE 1 = 1) draagt de processor dan

EMI26.1
een gedeelte van de inhoud van IRB, meer in het bijzonder ACT en CH31, naar SP8 onder de besturing van de signalen R8B en WSP8C4-, die eerst deze inhoud van IRB lezen en haar op de 8-bit bus plaatsen en deze inhoud achteraf vanaf deze bus in het register SP8 schrijven. De processor brengt ook een R/WCAM signaal voort om de inhoud ACT, CH31 van SP8 in CAM te schrijven, via CAMS bestuurd door WSP8C4+, op
EMI26.2
het lijnadres = CC3/0 van de lijn TL verschaft aan de uitgang van MUX4 doordat RSTATUS gelijk is.

Ook A/B die de toewijsbit ASS vormt en gelijk is aan 1 wordt in
CAM geschreven. Op deze wijze wordt het TINB kanaal CH31 toegewezen aan de lijn TL en, omdat ACT=ASS=1 is, is TL voor behandeling toegewezen aan TCEB. Nadien onderzoekt de processor of de uitgang ACT al of niet geactiveerd is. Omdat dit het geval is start de processor dan een bewerking voor hettoewijzen van een LOUT kanaal aan de lijn TL en dus aan het TINB kanaal CH31. Dit gebeurt door het signaal
STARTFFS, samen met het selectiesignaal A/B, aan de lijnka- naal toewijsketen FFS te leggen.

FFS wordt ook bestuurd door : - CHC4/0 verschaft door CHAC ; - CC3/0 voortgebracht door CH16MDEC ; - L-A en L-B verschaft door TSALL. Zoals reeds hierboven vermeld is L-A of L-B op 1 als CHC4/0 gelijk is aan het verschil van het lijnkanaalnummer DMC8/4 verschaft door DMC en het TCEA of TCEB kanaalnummer AMC8/4 of BMC8/4, dat respektievelijk door AMC en BMC wordt voortgebracht.

Het doel van FFS bestaat erin te berekenen welke van de twee LOUT lijnkanaalnummers 0 of 16, die permanent aan de lijn TL zijn toegevoegd, effektief aan deze lijn en dus aan het TINB kanaalnummer CH31 zal worden toegewezen.

De lijnkanaaltoewijsketen FFS werkt als volgt : - hij berekent eerst het LOUT kanaalnummer dat in de tijd

nagenoeg samenvalt met het TINB kanaalnummer CH31, door berekening van 31+L-B, waarbij L-B het verschil is tussen de nummers van een paar in de tijd samenvallende LOUT en
TINB kanalen ; - hij berekent daarna (31+L-B-) mod 32, waarbij de 0 te wijten is aan FL, en onderzoekt dan of deze algebraische som groter of kleiner is dan 16.

Hierdoor wordt nagegaan welke van de twee LOUT kanalen CHO of CH16 het dichtst op het TINB kanaal CH31 volgt : = indien L-B bijvoorbeeld gelijk is aan 2 dan is deze som gelijk aan 1 en omdat deze som kleiner is dan 16 volgt het LOUT kanaal CH16 het dichtst op het TINB kanaal CH13 en wordt daarom gekozen ; = indien L-B bijvoorbeeld gelijk is aan 19 dan wordt het
LOUT kanaal CHO gekozen.

Er wordt verondersteld dat het LOUT kanaal CH16 gekozen wordt. De identiteit van dit kanaal verschilt van deze van de lijn TL door het feit dat hij een bijkomende meest beduidende bit MSBL heeft die gelijk is aan 1. Deze bit wordt in de CAM geschreven op de rij die aan de lijn TL is toegevoegd, d. w. z. op rij 0.

Aan de lijn TL wordt ook het LINO kanaal CH16 toegewezen en gezien het TINB kanaal CH31 werd toegewezen aan dezelfde lijn wordt, zoals reeds vermeld ook TOUTB kanaal CH (31+14) mod 32 = CH13 aan deze lijn toegewezen.

Eens dat de TINB, TOUTB, LINO en LOUT kanalen werden toegewezen aan lijn TL gebeurt de overdracht van informatie, bijvoorbeeld spraak, als volgt : - van TCEB via het TINB kanaal CH31 naar DPTC waar de gegevens in rij Ovan DMEM geschreven worden onder de besturing van CAM en daarna van DMEM naar TL via het LOUT kanaal
CH16, opnieuw onder de besturing van CAM ; - nadat deze overdracht naar LOUT heeft plaats gehad worden

gegevens van TL die in DPTC binnenkomen via het LINO kanaal CH16, dat met het kanaal CH16 van LOUT samenvalt, in DMEM geschreven en nadien mar TCEB overgedragen via CH13 van TOUTB.

Op deze wijze is men zeker dat er geen informatie in DMEM overgeschreven zal worden.

Voor de laatst beschreven procedure is het noodzakelijk een tijdsinterval gelijk aan 18 kanaaltijden te voorzien tussen het TOUT kanaal en het TIN kanaal. Inderdaad, opdat elk TIN kanaal zou kunnen toegewezen worden aan elk van de 16 LOUT kanalen (uit 32), die het dichtst op het TIN kanaal volgen, dient het tijdsinterval tussen dit TIN kanaal en het TOUT kanaal minstens gelijk te zijn aan 16. Twee bijkomende kanaaltijden zijn verder vereist om rekening te houden met de fazeverschuivingen tussen de TIN en TOUT kanalen. Dit geeft een totaal van 18 kanaaltijden.

Uit hetgeen voorafgaat volgt dat het onderhavige systeem de volgende kenmerken heeft : - door de aanwezigheid van TCEA en TCEB is de betrouwbaarheid van het systeem groot, gezien elk van deze TCEs'de informatie van alle DPTC/31 kan behandelen. Trouwens de MMI informatie wordt aan elk TCEA/B toegestuurd zolang een TCEA/B niet aan een lijn werd toegewezen door middel van de bits ACT en ASS.

Boor de aanwezigheid van twee
TCE is het ook mogelijk om bij onderhoud ean TCE buiten dienst te stellen zonder dat dit problemen geeft ; - door de overdracht van besturingsgegevens, zoals MMI informatie, over de TDM verbindingen TINA/B en TOUTA/B, die voor de overdracht van spraak gebruikt worden, is er geen bijkomende besturingsverbinding nodig tussen TCEA/B en DPTC/3l, - door de aanwezigheid in elke DPTC/31 van de aftastbyte- analyseketen SBA, die de aftastbytes behandelt en daaruit
MMI bytes vormt, wordt de werkbelasting van de processors

van TCEA/B verlicht ;

- door de aanwezigheid van de prioriteitsketen CLHA/B die naar de processor CH16PR een signaal EOPSCAN kan sturen is men zeker dat alle MMI gegevens van alle DPTC/31 zonder onderbreking naar de TCEA/B overgestuurd worden, hetgeen dus gebeurt in een minimum van tijd ; - door de aanwezigheid van twee CLHA/B wordt deze tijd niet verkort ; - door de aanwezigheid van de 1ijnkanaa1toewijsketen FFS is de tijd die verloopt tussen een TIN kanaal en een LOUT kanaal die aan een zelfde lijn worden toegewezen een variabel minimum. Aldus wordt de werkingscapaciteit van de DPTC/31 vergroot.

In hetgeen volgt worden meer details gegevens over de ketens SBA, DMCL, OLDCINPISO, CINSIPO (Figs. 9 tot 11) ; CAM, CAMS, FFS (Figs. 12 tot 16) en CLHB (Figs. 17 tot 2) en over hun werking.

De registers OLDCINPISO en CINSIPO zijn in het bovenste gedeelte van Fig. 9 getoond, samen met een bijkomende vergrendelketen LCC die deel uitmaakt van SBA. Fig. 9 stelt ook een gedeelte voor van DMCL, die lees-en schrijfsignalen RCIN, WCIN, RCINOLD en WCINOLD voortbrengt en Fig. 10 toont het gedeelte van SBA dat de signalen RSTATUS, WFIFOA en WFIFOB opwekt.

De ingangen van de cellen van het register OLDCINPISO zijn met de 8-bit bus BB7/0 gekoppeld en deze cellen worden door de klokpulsen C1+, Cl- (Fig. 11) en door het schrijfsignaal WCINOLD bestuurd. De uitgangen van de cellen van CINSIPO zijn ook met BB7/0 gekoppeld en deze cellen worden door de klokpulsen C1+, Cl-en door het leessignaal RCIN bestuurd. De uitgangen 01 en 02 van OLDCINPISO en CIN5IPO zijn verbonden met een Exclusieve-OF poort EXOR, die een uitgang MMIB heeft welke met de poortketen GC4 (Fig. 10)

verbonden is. De uitgang 02 is bovendien verbonden met een ingang van cel LC3 van de vergrendelketen LCC, die bestaat
EMI30.1
uit de cellen LC7/0 waarvan de uitgangen met een schrijfbus WF7/0 voor FIFOA en FIFOB verbonden zijn.

Deze vergrendel- cellen hebben een gemeenschappelijke leesingang R, die gevormd wordt door de uitgang van een NEN-poort NAND1 bestaande uit de serieverbinding tussen VCC = 5 Volts en grond van PMOS transistor PM01 en NMOS transistors NM1, NM2 en NM3 welke respektievelijk door C4-, DMC, DMCl en C4-worden bestuurd.

Als C4- op is dan is de uitgang R van de poort op 1, terwijl als C4-1 wordt dan komt de uitgang R op 0 als DMC=DMC1=1, d. w. z. gedurende elke tijdsleuf TS1 van elk van de 8 bits van een aftastbyte, of blijft op 1 als dit niet het geval is.

Met andere woorden, gedurende C4-= 0 wordt de capacitantie van de uitgang R opgeladen zodat deze uitgang R dan 1 is en gedurende C4-= 1 wordt deze uitgang gevalideerd zodat hij enkel op 0 komt als de Boolese functie DMC. DMC1 = 1 is.

Bit 7 van de aftastbyte van lijn L, bits 0, 1, 2,... van de aftastbyte van lijn L+l en de verscheidene tijdsleuven zijn in Fig. 11 voorgesteld.

SBA (Fig. 10) omvat een NEN-poort NAND2 die gelijkaardig is aan en op dezelfde wijze werkt als de hierboven beschreven NEN-poort NAND1. Deze poort wordt door DMC, DMC1, DMC2, DMC3, DMC4 en C4+ bestuurd, zodat zijn uitgang 0 is gedurende de tijdsleuf TS3\an bit 0 van een aftastbyte.

De uitgang van NAND2 is verbonden met de uitgangsklem RSTATUS via de inverter Il, de doorgangstransistor Put01 bestuurd door C4-en C4-, en de inverters 12 en 13 in serie, zodat RSTATUS=1 is nagenoeg gedurende de laatste helft van TS3 van bit 0 en de eerste helft van TS4 van bit 1, zoals getoond in Fig. 11. De uitgang van 12 bestuurt ook de PMOS transistor PM02, die in serie met de NMOS transistor NM4 verbonden is tussen een klem bestuurd door C4+ en grond, waarbij NM02 zelf door C4+ bestuurd wordt. Het verbindingspunt van PM2

en NM4 vormt de uitgangsklem LSTATUS waarop een gelijknamig uitgangssignaal LSTATUS verschijnt. Dit signaal is op 1 nagenoeg gedurende de eerste helft van TS van bit 1 (Fig. 11).

Dit signaal en het inverse daarvan, welke door de inverter 14 verschaft wordt, besturen de doorgangstransistors PT02 en PT03 die deel uitmaken van een poortketen GC1. Deze is verbonden tussen een ingangsklem ASS (CAM) en de klemmen ASS en ASS van de poortketen GC4, die opgebouwd is met behulp van poorten van hetzelfde type als NAND1, d. w. z. met een vooropladings-en validatieketen. Poortketens GC2 en GC3, die gelijkaardig zijn aan GC1, zijn verbonden tussen de ingangsklemmen ACT (CAM) en MMIE (CAM) en respektievelijk de ingangsklemmen ACT, ACT en MMIE van GC4.

In GC1 zijn de klemmen ASS (CAM) en ASS verbonden via de serieverbinding van de inverter IS, de doorgangstransistor PT02 en de inverter 16, die met de inverter 17, en de doorgangstransistor PT03 in een lus verbonden is teneinde een geheugenelement te vormen. De uitgang van PT2 is ook rechtstreeks met de ingang ASS van GC4 verbonden.

De poortketen GC4 heeft ook ingangsklemmen FFFA, FFFB verschaft door FIFOAC en FIFOBC, DMC en DMC1 voortgebracht door DMC, MMIB van EXOR en C4+. GC4 heeft uitgangen LF1 en LF2 die op 1 zijn gedurende een vooropladingstijd en 0 gedurende C4+ als de overeenkomstige Boolese functies 1 zijn.

Deze Boolese functies zijn :
LF1 = FFFA. DMC1. DMC. MMIB. MMIE (ACT+ACT. ASS)
LF2 = FFFB. DMC1. DMC. MMIB. MMIE. (ACT+ACT. ASS) waarin DMC. DMC1 = TS.

De uitgangsklemmen LF1 en LF2 zijn met de uitgangsklemmen WFIFOA en WFIFOB verbonden via een respektieve inverter 18, 19 en een doorgangstransistor PT4, PT5, die beide door C4-en C4-bestuurd worden. De gelijknamige schrijfsignalen WFIFOA en WFIFOB worden op deze uitgangen voortgebracht.

DMCL omvat een poortketen GC5, die gelijkaardig is aan GC4, en heeft ingangsklemmen FFFA, FFFB, ACT, ASS, ASS, DMC4/0, DMC4/0 en C4+\ en uitgangsklemmen LF3 en LF4 die op l zijn gedurende een vooropladingstijd en gedurende C4+ als de overeenkomstige Boolese functies l zijn. Deze functies zijn :
LF3 = DMC4. DMC3. DMC2. DMC1. DMC
LF4 = DMC4. DMC3. DMC2. DMCl. DMC. (FFFA. FFFB+FFFA. ACT. ASS+FFFB. ACT. ASS
EMI32.1
waarin DMC4. DMC3. DMC2. DMC1. DMC de tijdsleuf TS1 van bit bepalen en DMC4. DMC3. DMC2. DMCl. DMC de tijdsleuf TS3 van bit 7 bepalen.

De uitgangsklemmen LF3 en LF4 zijn met de uitgangsklemmen RCINOLD en WCIN verbonden via een respektieve inverter Ilo, Ill en een respektieve doorgangstransistor PT06, PT7, die beide door C4-en C4-bestuurd worden.

De uitgangen van PT06 en PT7 besturen een respektieve PMOS transistor PM3, PM4 via een respektieve inverter I12, 113 en een respektieve doorgangstransistor PT08, PT09, die beide door C4+, C4+ bestuurd worden. PM3 is in serie met NMOS transistor NM05 verbonden tussen C4-en grond, waarbij NM05 door C4+ bestuurd wordt. Op dezelfde wijze is PM04 in serie met NMOS transistor NM6 tussen C4-en grond verbonden, waarbij NM6 door C4-bestuurd wordt. De klemmen WCINOLD en RCIN worden respektievelijk gevormd door de verbindingpunten van PM3 en NMS en van PM04 en NM06. De signalen WCIN, RCIN, RCINOLD en WCINOLD worden op de gelijknamige uitgangen voortgebracht.

Er wordt nu voornamelijk verwezen naar Fig. 11 en er wordt verondersteld dat de bits 0, 1,... van de aftastbyte, die betrekking heeft op de lijn L+l vanuit de lijn CIN in de CINSIPO worden binnengevoerd bij elke achterflank van Cl+. Gedurende de tijdsleuven TS/3 van deze bits gebeurt het volgende als er verondersteld wordt dat voor

de lijn L+l
MMIE = 1 en ACT = ASS = , en dat
FFFA = FFFB = 1
De bits DMC8/5, die de lijnidentiteit aanduiden, zijn in de cellen LC4/7 vergrendeld en de bits DMC4/2, die de positie in de aftastbyte aanduiden van de bit die onderzocht of getest wordt, zijn in de cellen LC/2 vergrendeld.

Bit 0
TS, TS1 : gedurende deze tijdsleuven worden de aftastbyte, die in CIRSIPO is opgeslagen, en de MMI informatie van bit 7, die in de vergrendelketen LCC is op- geslagen, en die beide betrekking hebben op de de lijn L respektievelijk in de DRAM en in de
FIFOA en/of FIFOB binnen gevoerd ;
TS2 : gedurende deze tijdsleuf wordt de aftastbyte, die op de lijn L+l betrekking heeft uit de DRAM gelezen door RCINOLD en in de OLDCINPISO geschreven gedurende de tweede helft van TS2 onder de besturing van WCINOLD. Inderdaad LF3 = 1 gedu- rende TS1 van bit 0 ;
TS3 : gedurende deze tijdsleuf worden de bits 0 van
CINSIPO en OLDCINPISO vergeleken of getest.

Er wordt verondersteld dat deze bits verschillend zijn, zodat de uitgang MMIB van EXOR gelijk 1 is.

De uitgangsbit MMIB wordt aan GC4 toegevoerd.

Ook bit 0 van CINSIPO wordt in de cel LC3 van de vergrendelketen LCC vergrendeld, zodat deze keten dan alle MMI informatie van bit 0 van lijn L+l bevat. Gedurende de tweede helft van deze tijdsleuf en de eerste helft van TS van bit 1, en omdat RSTATUS op 1 is, wordt de CAM dan op de hierboven vermelde wijze uitgelezen teneinde de toestandsbits MMIE (CAM), ACT (CAM)

en ASS (CAM} die alle bij de lijn L+l behoren, te verkrijgen.

Bit 1
TS : gedurende de eerste helft van deze tijdsleuf is het signaal LSTATUS op 1, zodat de laatstgenoemde toe- standsbits worden toegevoerd aan de poortketen GC4, als gevolg waarvan de uitgangen LFl en LF2 van GC4 geactiveerd worden ;
TS1 : gedurende eerste helft van deze tijdsleuf worden de signalen WFIFOA en WFIFOB en ook het uitgangssignaal
R van NAND1 geactiveerd, zodat de MMI informatie uit
LCC gelezen wordt en zowel in FIFOA als in FIFOB geschreven wordt.

De werking gaat dan verder op een gelijkaardige wijze voor alle andere bits, maar voor bit 7 van lijn L+l komt de uitgang LF2 van GC4 op 0 als gevolg waarvan RCINOLD en WCINOLD geactiveerd worden gedurende bit 0, TS (tweede helft) van lijn L+2. Hierdoor wordt de gehele aftastbyte van lijn L+l die in CINSIPO is opgeslagen nu in de DRAM geschreven. Gedurende de volgende tijdsleuf TS1 wordt de MMI informatie van de laatste bit 7 van de lijn L+l zowel in FIFOA als in FIFOB ingevoerd.

Er dient opgemerkt dat MMI informatie in de vergrendelketen LCC wordt opgeslagen voor elke nieuwe bit die in CINSIPO binnenkomt, d. w. z. onafhankelijk van de waarde van deze bit. Nochtans wordt deze informatie slechts in een FIFOA/B opgeslagen als de toestand van deze bit verschillend is van de oudere toestand, gezien WFIFOA en WFIFOB afhankelijk zijn van het EXOR uitgangssignaal MMIB.

Op de reeds hierboven beschreven wijze wordt deze MMI informatie dan naar TCEA en/of TCEB overgedragen in een TOUT kanaal 16 onder de besturing van de kanaal 16 processor CH16PR.

Er wordt nu verwezen naar Fig. 12 tot 16 voor een nadere beschrijving van de CAM (Fig. 12-14) en FFS (Fig. 15-16).

Het gegevensgeheugen DMEM heeft 16 rijen van cellen DM7/ tot Dom157/150 die aan respektieve van de lijnen
EMI35.1
TL tot TL15 zijn toegevoegd en die gebruikt worden om gegevens betreffende deze lijnen op te slaan. Deoellen van elk van de 16 kolommen zijn verbonden met een respektieve geleider van de 16-bit bus DF/D en elke rij cellen heeft verder een lees-en schrijfingang, respektievelijk R en W.

Het besturingsgeheugen CAM heeft 16 rijen van cellen C7/ tot C157/l5, die ook zijn toegevoegd aan respektieve van de lijnen TL tot TL15 en daarom ook aan respektieve paren van LIN/LOUT lijnkanalen gezien twee dergelijke LIN lijnkanalen N e'n N16 en ook twee gelijknamige LOUT kanalen permanent aan elke lijn L zijn toegevoegd, zoals reeds vroeger vermeld. Deze twee LIN/LOUT kanalen worden nooit terzelfdertijd gebruikt en de code van deze twee lijnkanalen omvat dezelfde 4-bit code als de lijn, maar heeft verder een vijfde code bit (MSBL) die op 0 is voor N en op 1 voor N+16.

De cellen van elke rij van de CAM worden gebruikt om voor de overeenkomstige lijn de volgende gegevens op te slaan - de MSBL (cellen C07/157) van het overeenkomstige LIN/LOUT lijnkanaalnummer. Omdat de 4 minst beduidende bits van dit lijnkanaalnummer dezelfde zijn als deze van de identiteit van de lijn die aan de rij van de CAM zijn toegevoegd, bepalen de bit MSBL en de rij het gehele lijnkanaalnummer ; - een TIN kanaalnummer (cellen C6/2 tot C156/152) dat door
TCEA of TCEB aan deze lijn werd toegewezen ; - een toewijsbit ASS voor deze lijn (cellen Cor,/151) - een activiteitsbit ACT voor deze lijn (cellen C/15).

Uit hetgeen voorafgaat volgt dat elke rij van de CAM die aan een lijn is toegevoegd geschikt is voor het

opslaan van de MSBL van een LIN/LOUT lijnkanaalnummer en van een TIN kanaalnummer die beide aan deze lijn zijn toegewezen.

Gegevens kunnen in de CAM geschreven worden of uit de CAM gelezen worden via de geleiders MSBL, MSBL, CAM4, CAM4,...., ACT, ACT die met FFS en CAM verbonden zijn.

Met dit doel hebben de cellen van elk van de rijen cellen C7// tot C157/150 van de CAM een gemeenschappelijke lees/ schrijfingang RW tot RW15 gevormd door de uitgang van een NEN-poort NAND tot NAND15, die van hetzelfde type is als de hierboven beschreven NAND1. Elk van deze poorten wordt bestuurd door een kloksignaal C4+, een R/WCAM signaal verschaft door CH16PR en de lijnidentiteit LI3/ verschaft door MUX4.

Gegevens kunnen ook in DMEM geschreven worden vanaf de16-bit bus DF/D of uit DMEM gelezen worden en op deze bus worden gebracht, waarbij deze gegevens van TCEA/B ontvangen worden gedurende een TINA/B kanaal of van een lijn gedurende een LIN kanaal of die gedurende een TOUT kanaal of een LOUT lijnkanaal respektievelijk naar TCEA/B of naar een lijn moeten overgedragen worden. Om deze reden zijn aan elke rij van de CAM vergelijkingsmiddelen toegevoegd om een daarin opgeslagen TIN of LOUT kanaalidentiteit te vergelijken met een TIN of LOUT identiteit die aan de ingangsgeleiders CHC4, CHC4 tot CHC, CHC wordt gelegd en om in functie van dit resultaat een overeenkomstige rij van DMEM te kiezen waarin gegevens moeten geschreven worden of waaruit gegevens moeten worden gelezen.

Deze middelen zijn hierna in detail beschreven aan de hand van de Figuren 13 en 14, die de cellen C156 en C150 van Fig. 12 in detail voorstellen. Alle cellen zijn van het zelfde type als C156, met uitzondering van deze van de kolom C/15, die van hetzelve type zijn als C150.

De cel zoals C156, voorgesteld in Fig. 13, bestaat uit een flipflop die gevormd wordt door PMOS transistors PM1 en PMll en NMOS transistors NM10 en NMll, waarbij de transistors PM10 en NM10 zowel als PMll en NMll in serie

verbonden zijn tussen VCC en grond. Het verbindingspunt van PM10 en NM1, dat de uitgang Q van de flipflop vormt is
EMI37.1
verbonden met de onderling verbonden poortelektroden van PMll en NMll en vice-versa voor de uitgang Q gevormd door het verbindingpunt van PM10 en NMll. De uitgangen Q en Q zijn verbonden met de geleiders CAM4en CAM4 via respektieve NMOS transistors NM12 en NM13 waarvan de poortelektroden door de lees/schrijf ingang RW15 bestuurd worden.

De uitgangen Q en Q besturen ook de doorgangstransistors PT10 en PTll op een tegengestelde wijze. De gegevensingangen van deze transistors zijn met de ingangsgeleiders CHC4 en CHC4 verbonden en hun uitgangen zijn verenigd tot een enkele uitgangsklem 0156.

De celketenvan Fig. 13 werkt als volgt : - door RW15 te activeren worden de transistors NM12 en NM13 geleidend zodat de toestand van de flipflop ofwel gelezen of veranderd kan worden via de geleiders CAM4, CAM4 ; - de doorgangstransistors PT10 en PTll worden gebruikt om de toestanden van CHC4, CHC4 te vergelijken met deze van de flipflop d. w. z. met Q en Q. Inderdaad : = als Q = 1 en Q = 0, is PTll geleidend zodat de uitgang
0156 in dezelfde toestand als CHC4 wordt gebracht ; = als Q = 1 en Q = 0, wordt PT10 geleidend zodat de uitgang
0156 in dezelfde toestand als CHC4 gebracht wordt.

Dit betekent dat als CHC4, en CHC4 in dezelfde toestand als Q en Q zijn de uitgang 1 is, en 0 in het andere geval.

De cel zoals C15, voorgesteld in Fig. 14, is gelijkaardig aan deze van Fig. 13 en omvat transistors PM12, PM13 en NM14 tot NM17, maar heeft geen vergelijkingstransistors zoals PT10 en PTll. De uitgang 015 is de Q-uitgang van de flipflop.

De geleiders CAM4, CAM4 tot CAM, CAM van de

cellen van de kolommen C06/156 tot C02/152 zijn onderling gekoppeld en aan hun onderste uiteinden verbonden met SP8 via CAMS en FFS. De ingangsadresgeleiders CHC4, CHC4 tot CHC, CHC van deze cellen zijn ook gekoppeld en aan hun bovenste uiteinden verbonden met CHAC. De geleiders MSBL, MSBL van de cellen van de kolom C07/57 zijn onderling gekoppeld en aan hun onderste uiteinden verbonden met FFS, terwijl ingangsgeleiders van deze cellen met CHC4 en CHC4 verbonden zijn.

De geleiders ASS, ASS van de cellen van de kolom COI/151
EMI38.1
zijn onderling gekoppeld en aan hun onderste uiteinden verf bonden met A/B en A/B van CH16PR via CAMS. Hun ingangsgeleiders -zijn verbonden met de uitgangen Alb en A/Bx van de tijdsleuftoewijsketen TSALL die deze uitgangen alternatief 1 maakt.

Tenslotte zijn de geleiders ACT, ACT van C##/15# aan hun onderste uiteinden met SP8 verbonden.

Elk van de rijen van de CAM is toegevoegd aan twee NEN-poorten van hetzelfde type als NAND1 en waarvan de uitgangen met de lees-en schrijfingangen R en W van een overeenkomstige rij cellen van DMEM respektievelijk via een overeenkomstige inverter Uo, T tot U15, T15 verbonden zijn.

Bijvoorbeeld : - rij C07/00 is toegevoegd aan = een eerste poort bestaande uit de serieverbinding van
NMOS transistors N#8, N/6, N#9, Niolo en PMOS tran- sistor R ; = een tweede poort bestaande uit de serieverbinding van
NMOS transistors M08, Moto/05, M07, M09, M#l# en PMOS transistor SO ; - rij C157/150 is toegevoegd aan : = een eerste poort bestaande uit de in serie verbonden NMOS transistors N158, N150/156, N159, N1510 en PMOS transistor
R15 ; = een tweede poort bestaande uit de in serie verbonden NMOS

transistors M158, M15, M152/1555, M159, M151# en PMOS transistor S15.

De transistors N08/158, M08/158 ; N09/159 ; M09/159 ; N1/151i M1/151i en R/15, S/15 worden respektievelijk door C4- ; ETCE ; ELIN ; WDP ; RDP en C4-bestuurd. De uitgangen van N09 en M9 tot N159 en M159 zijn onderling verbonden.

De uitgangen O##/#6 tot O15#/156 van de cellen C/6 tot C15#/156 besturen elk een overeenkomstige NMOS transistor van de eerste poorten-De uitgangen 007/157 van de cellen C07/157 besturen elk een overeenkomstige NMOS transistor M07/157 van de tweede poorten, waarvan andere NMOS transistors door CHC3 tot CHC, bestuurd worden, op zodanige wijze dat de transistors toegevoegd aan de rijen 0 tot 15 geleidend worden voor de coden :
0000 d. w. z. CHC3=CHC2=CHC1=CHC=1 tot respektievelijk
EMI39.1
1111 d. w. z. CHC3=CHC2=CHC1=CHC=1 De lijnkanaaltoewijsketen FFS, die in Fig. 15 is getoond, omvat een optelketen FA met cellen FA4/0 die voorzien zijn van optelingangen X4/0 en Y4/0 en van somuitgangen S4/0 en S4/.

Deze zijn met de klemmen FF4/0 tot FF4/0 van de cellen SP84/80 van het register SP8 verbonden via NMOS transistors NM54/50 en NM64/60. Deze worden alle bestuurd door een leessignaal RFA dat door CH16PR verschaft wordt. SP8 omvat bovendien de cellen SP84/87 en wordt bestuurd door de lees-en schrijfsignalen RSP8C4-, WSP8C4-, RSP8C4+ en WSP8C4+, die ook door CH16PR worden voort-
EMI39.2
gebracht. SP8 is bovendien met de 8-bit bus BB7/0 verbonden.

FFS heeft klemmen MSBL ; MSBL ; CAM4/0, CAM4/0, CHC4/0, A/B, A/B, ACT en ACT, die verbonden zijn met de klemmen MSBL, MSBL,... ACT en ACT van de CAM via de CAM schakelaars CAMS1 en CAMS2 waarin een omkering wordt bewerkstelligd en die respektievelijk door RSP8C4+, WSP8C4+, hierboven genoemd, en MSBLVALC4+ die ook door CH16PR wordt voortgebracht, bestuurd worden.

De klemmen A/B en A/B zijn met gelijknamige klemmen van CH16PR verbonden en ACT en ACT zijn met gelijknamige uitgangen van cel SP85 van SP8 gekoppeld.

In FFS zijn de stellen klemmen CAM, CAM, CHC, CCO tot CAM3, CAM3, CHC3, CC3 op gelijkaardige wijze verbonden met SP80 tot SP84 en daarom wordt hierna enkel de verbinding van de klemmen CAM, CAM, CHC en CAM4, CAM4, CHC4 beschouwd.

Er weze eraan herinnert dat CC3/0 een lijnidentiteit bepaalt, die door CH16MEC wordt verschaft.

CAM en CAM zijn rechtstreeks verbonden respekt ievelijk met FF en FF. CAM is ook met de ingangsklem X van FA verbonden via de doorgangstransistor PT20 bestuurd door de schrijfsignalen WFA en WFA (Fig. 16) die door CH16PR worden verschaft. CHC is verbonden met de ingangsklem Y van FA via de serieverbinding van de inverter I2, de doorgangstransistor PT30, de inverter I3 en de doorgangstransistor PT40. CCO is met dezelfde klem Y verbonden via de inverter I4 en de doorgangstransistor PT50 in serie, waarbij PT40 en PT50 beide door de signalen STARTFFS en STARTFFS bestuurd worden. Het laatstgenoemd signaal bestuurt ook de overdrachtsingang van FA.

Tenslotte is CCO ook verbonden met FF via de NMOS transistor NM20, met FF via de inverter I4 en de NMOS transistor NM30, waarbij NM20 en NM30 door het signaal FFW verschaft door CH16PR bestuurd worden. De doorgangstransistor PT3 wordt bestuurd door signalen voortgebracht door een poort G bestaande uit PMOS transistor PM40 en NMOS transistors NM40 tot NM44. PM40 is in serie met NM40 en NM41 verbonden tussen VCC en grond en NM42 en NM43 zijn in parallel gekoppeld met NM40 en NM41. PM40 en NM44 worden bestuurd door C4-terwijl NM40, NM41, NM42 en NM43 respektievelijk door L-B, A/B, L-A en A/B bestuurd worden. De uitgang van G is verbonden met PT30 respektievelijk rechtstreeks en via de inverter 150.
EMI40.1

M t

De schakeling die aan CAM4, CAM4 en CHC4 toegevoegd is. verschilt van deze hierboven beschreven door het feit dat VCC voortdurend aan PT54 gelegd is en dat de uitgang S4 van FA4 verbonden is met MSBL rechtstreeks, met CAM4 via NMOS transistor NM24 bestuurd door FFW, met MSBL via inverter 160 en via dezelfde inverter I6 en NMOS transistor NM34 met CAM4 en FF4, waarbij de transistor NM34 ook door FFW bestuurd worden.

De werking van de hierboven beschreven keten is als volgt, in de veronderstelling dat een TW instructie via kanaal 16 van TINB word ontvangen en dat er reeds werd onderzocht of een lijn. bijvoorbeeld TLO, werd gekozen en of de ontvangen byte BYTE 1 is.

Zoals reeds hierboven beschreven draagt de processor CH16PR dan een gedeelte van de inhoud van IRB, d. w. z. ACT=1 en een TINB kanaalnummer, bijvoorbeeld CH31, over naar SP8 onder de besturing van de signalen R8B en WSP8C4-die de inhoud van IRB uitlezen en haar op de 8-bit bus BB7/0 plaatsen en die deze inhoud vanaf deze bus in het register SP8 brengen.

Tezamen met deze gegevens wordt ook de toewijsbit ASS=A/B=1 in de CAM geschreven, welke bit aanduidt dat de lijn TLO aan TCEB is toegewezen. De processor CH16PR brengt ook een R/WCAM signaal voort om de inhoud van SP8 uit te lezen via CAMS bestuurd door RSP8C4+ en om deze inhoud in de CAM te schrijven op het lijnadres LI3/, bijvoorbeeld 0000 van TL. Dit adres wordt aan de uitgang van MUX4 verschaft doordat RSTATUS gelijk 0 is. Deze schrijfbewerking wordt uitgevoerd omdat de uitgang RW van de NEN-poort NAND (Fig. 12), die aan de rij 0 van de CAM is toegevoegd, dan gedeactiveerd is.

Na de ontvangen activiteitsbit ACT te hebben onderzocht start de processor CH16PR een lijnkanaaltoewijsbewerking door een STARTFFS signaal (Fig. 16) voort te brengen en het aan FFS te leggen, samen met het kiessignaal A/B dat

verondersteld wordt 0 te zijn, zoals reeds vermeld. Op het ogenblik dat L-B verschaft door TSALL gelijk 1 is, is de waarde CHC4/# verschaft door CHAC gelijk aan het verschil van het LOUT lijnkanaalnummer DMC8/3 voortgebracht door DMC en het daarmee in de tijd samenvallend TINB kanaalnummer BMC8/4 voortgebracht door BMC. Er wordt verondersteld dat dit verschil L-B gelijk is aan 2, dit wil zeggen CHC4/=1.

Doordat STARTFFS=1 is, zijn de doorgangstransistors PT44/4# geleidend en omdat L-B=1 en A/B=1 is, is de uitgang van de poort G gedeactiveerd, zodat ook de doorgangstransistors PT34/30 geleidend zijn. Als gevolg hiervan wordt CHC4/0 aan de optelingangen X van FA4/0 gelegd via de inverters I2#/24, de doorgangstransistors PT30/34, de inverters
EMI42.1
I3/34 en de doorgangstransistors PT40/44.

Tijdens STARTFFS=1 wordt ook het signaal WFA (Fig. 16) geactiveerd, zodat ook de doorgangstransistors PT24/20 geleidend zijn. Omdat RSP8C4+=1 is, wordt het TINB kanaalnummer CH31, dat in SP84/80 is opgeslagen en dat aan de uitgangen FF/4 daarvan verschaft wordt, aan de optelingangen X van FA4/0 gelegd.

De optelketen FA berekent dan de som, modulo 32, van het huidige TINB kanaalnummer CH31=11111 en het hierboven vermelde verschil 2=1 teneinde aan zijn uitgangen S4/# het LOUT lijnkanaalnummer te verkrijgen dat in de tijd met het TINB kanaal samenvalt. Dit lijnkanaalnummer is daarom gelijk aan CH1, en S4/=1.

Nadien worden de beide signalen WFA en RFA geactiveerd. Als gevolg daarvan wordt de laatstgenoemde waarde 00001 en het complement daarvan via de geleiders FF4/0, FF4/0 en de respektieve transistors NM54/50 tot NM64/60 aan SP8 gelegd. De waarde 00001 wordt ook via FF4/0 aan de optelingangen X van FA gelegd voor een nieuwe bewerking.

Dxrdie bewerking wordt het lijnnummer , CC3, CC2, CC1, Coco,

bijvoorbeeld 00000 van TL, nu van de waarde 1 afgetrokken door het twee-complement (two's complement) van dit getal bij de genoemde waarde op te tellen. Dit twee-complement wordt verkregen aan de uitgangen van de doorgangstransistors PT43/03 omdat CC3/0 geinverteerd wordt door I43/4, VCC rechtstreeks aan PT54 wordt gelegd, en de overdrachtingang van FA op het einde van STARTFFS wordt geactiveerd omdat dan STARTFFS=1 is. Vanaf deze doorgangstransistors wordt het twee-complement aan de optelingangen Y gelegd van FA, die de som berekent.

Indien deze som tenminste gelijk is aan 16
EMI43.1
dan is de uitgang S4 of MSBL van FA4 op 0 en in dit geval is het LOUT lijnkanaalnummer 0 CC3 CC2 CC1 Cc Integendeel, indien deze som kleiner is dan 16- hetgeen nu het geval is gezien hij gelijk is aan 00001-dan is de uitgang S4 of MSBL van FA4 op 1 en in dit geval is het
EMI43.2
toegewezen LOUT lijnkanaalnummer gelijk aan 1 CC3 CC2 CC1 CCO dit wil zeggen l of CH16.

Onder de besturing van het signaal MSBLVALC4+, verschaft door CH16PR, wordt deze bit MSBL geschreven in de
EMI43.3
CAM en meer in het bijzonder in de eerste cel van de rij 0 die aan TL is toegewezen en voor dewelke de schrijfingang RW op 0 is. Deze schrijfingang wordt geactiveerd door de NEN-poort NAND bestuurd door het lijnnummer LI3/ of CC3/0. Aldus wordt het LOUT lijnkanaalnummer CH16 toegewezen aan het
EMI43.4
TINB kanaalnummer CH31, dat reeds in de rij 0 toegewezen is aan TL, is opgeslagen tezamen met de bits ACT en ASS.

Als er bijvoorbeeld spraakinformatie bestemd voor TL op de 16-bit bus DF/D vanuit TCEB ontvangen wordt in het TINB kanaal CH31, dat aan TL is toegewezen, en naar TL moet overgedragen worden in het LOUT kanaal CH16, dat ook aan TL is toegewezen en dat in rij 0 van de CAM is opgeslagen, dan gebeurt het volgende. Hierbij : n

- is het LOUT lijhkanaalnummer CH16 of l ; - is het TINB kanaalnummer CH31 of 11111 ; - ACT=1 en ASS=1.

TSALL activeert de signalen ETCE en WDP en laat daarom toe dat een gedeelte van de gegevens op de 16-bit bus DF/D in DMEM geschreven wordt. Door deze signalen worden de transistors N09/159 en Niolo/1510 geleidend. Als het hoger vermelde TINB kanaalnummer 11111 aan de ingangen CHC4 tot CHC van de CAM wordt gelegd, worden de verscheidene bits daarvan vergeleken met de bits opgeslagen in de cellen C6/2 tot C156/152 en gezien 11111 in de cellen C#6/#2 van rij van de CAM is opgeslagen, worden enkel de transistors N02 tot
EMI44.1
N06 geleidend. Omdat bovendien de activiteitsbits overeenkomen is ook transistor N geleidend en hetzelfde is waar voor Nol als = 1.

Om deze reden, als C4-= wordt ook N08 geleidend, als gevolg waarvan de schrijfingangen W van de rij cellen DM07/00 van DMEM geactiveerd worden. Door dit signaal wordt een gedeelte van de gegevens opgeslagen op de 8-bit bus in DMEM geschreven.

Achteraf activeert TSALL de signalen ELIN en RDP en laat daarom toe dat gegevens uit DMEM gelezen worden en op de 16-bit bus DF/D geschraen worden. Door deze signalen worden de transistors M09/159 en Moly/1510 geleidend.

Als het LOUT lijnkanaalnummer l aan de ingangen CHC4 tot CHC van de CAM wordt gelegd, worden de transistors M2 tot MOS geleidend en hetzelfde is waar voor Moo omdat ACT=1. Om deze reden, wanneer C4-=1 wordt M8 geleidend als gevolg waarvan de schrijfingang R van de rij cellen DM07/00 van DMEM geactiveerd wordt. Door dit signaal worden gegevens uit deze rij op de 16-bit bus DF/D geschreven.

Er wordt nu verwezen naar Fig. 17 tot 20 voor een nadere beschrijving van de prioriteitsketen CLHB. Deze

omvat een zogenaamde machine met een eindig aantal toestanden FSM waarvan de verscheidene toestanden in Fig. 20 voorgesteld zijn en daarvan de details in Fig. 17 zijn getoond. De FSM heeft ingangsklemmen C1B, C1B, C2B, C2B, CLIB, POB, POB, SSB, SSB, FRB, FRB, EOPCB, SOPCB en TS2,3B waaraan gelijknamige ingangssignalen worden gelegd. FSM heeft uitgangsklemmen ZO, Zl en Z2 waarop gelijknamige uitgangssignalenverschijnen, die zeven mogelijke toestanden, dit wil zeggen 000 of j, 001 of I, ..., ll of VI van FSM bepalen.

De FSM omvat een netwerk van NEN-poorten en NOFpoorten, die respektievelijk in kolommen in het onderste gedeelte van Fig. 17 en in rijen in het bovenste gedeelte van deze figuur zijn opgesteld. Elke NEN-poort, zoals de twee getoonde, is verbonden tussen VCC=5V en grond en bestaat uit de serieverbinding van een PMOS transistor PM70, PM71 bestuurd door het ingangssignaal TS2, 3B en een aantal NMOS transistors NM70/75, NM76/81 bestuurd door één of meer van de hoger vernoemde ingang-en uitgangssignalen.

Meer in het bijzonder, de uitgangssignalen ZO, Zl, Z2 besturen de paren NMOS transistors NM72, NM78 ; NM71, NM77 en NM70, NM76 via respektievelijk de doorgangstransistors PT60, PT61, PT62 en de inverters I7, 171, I72. Het ingangssignaal CLIB bestuurt NEN-poorten (niet getoond) van het netwerk via inverter I73, doorgangstransistor PT63 bestuurd door TS, TS en verder rechtstreeks of via de inverter I74. De uitgang van elke NEN-poort wordt gevormd door het verbindingspunt van PM70, PM71 en NM70, NM71 en is via de inverter I75, 176 verbonden met de poortelektroden van één of meer NMOS transistors NM82/83, NM84.

Elk van de laatstgenoemde transistors maakt deel uit van een NOF-poort van een netwerk van vijf NOF-poorten, waarbij de samenstellende NMOS transistors van elke NOF-poort tussen de twee rijdraden xl, yl tot x5, y5 verbonden zijn. Meer in het bijzonder zijn NM82, NM83 en NM84 respektievelijk verbonden tussen x4 en y4, x5 en y5 en x3 en y3. Elk van de rijdraden yl/5 is verbonden

met grond via de serieverbinding van twee NMOS transistors.

De eerste van deze transistors wordt bestuurd door TS2, 3B en de tweede door een terugstelsignaal MAINRESETB aangelegd via een inverter 177. Meer in het bijzonder zijn y3, y4 en y5 verbonden met grond via de in serie verbonden NMOS transistors respektievelijk NM85/80 ; NM87/88 en NM89/9.

De rijdraden xl/5 zijn elk verbonden met VCC via een PMOS transistor PM72/76 bestuurd door TS2,3B. De rijdraden xl en x2 zijn verder verbonden met de uitgangsklem ESB en MTB via de respektieve inverters I78 en 179. De rijdraden x3, x4 en x5 zijn verbonden met de uitgangsklemmen ZO, Zl en Z2 via de inverters I8, 181, 182 en de doorgangstransistors PT63, PT64 en PT65, die door de ingangssignalen TS2B en TS2B bestuurd worden.

Het toestandsdiagram van Fig. 20 toont duidelijk hoe de FSM van de ene naar de andere toestand overgaat onder de besturing van de hierboven vermelde ingang-en uitgangssignalen. Bijvoorbeeld, wanneer FSM in de toestand I is : - blijft hij in deze toestand zolang SSB. EOPCB= 1 ; - evolueert hij naar de toestand VI als SSB. POB = 1.

Dit volgt ook uit Fig. 17 als men beschouwt wat er gebeurt gedurende TSB, TS2B en TS2, 3B die gelijk is aan TS2B+TS2B.

TSB : gedurende deze tijdsleuf worden de waarden Z2, Zl en ZO respektievelijk aan NM7, 76 ; NM71, 77 en NM72, 78 gelegd en gezien FSM in de toestand I is waarin
Z2=Z1=0 en Zul worden de poortelektroden van al deze transistors NM7/72 en NM76/78 geactiveerd. Deze toestand blijft behouden voor één kanaaltijd dit wil zeggen tot de volgende TS. Ook het ingangssignaal
CLIB wordt aan de overeenkomstige NEN-poorten (niet getoond) gelegd via de doorgangstransistor PT63.

TS2, 3B : buiten de tijdsleuven TS2 en TS3 wordt VCC

aan de uitgangen van de hierboven vermelde NEN-poorten gelegd, waardoor de geleiding van alle NOF-poorten belet wordt, en ook aan alle uitgangen ESB, MTB, ZO, Zl, Z2 respektievelijk via PM78 tot PM82.

TS2B : gedurende deze tijdsleuf worden alle NMOS transistors
NM85, NM87, NM89 en de doorgangstransistors PT63/65 geleidend. Integendeel, PM72/76 worden geblokkeerd.

Omdat FSM in de toestand I is waarin Z2=Zl= en Z=l wordt de uitgang van de NEN-poort, die de transistor
PM70 omvat, geaard als POB. SSB=1, terwijl de uitgang van de NEN-poort die PM71 omvat geaard wordt als
SSB. EOPCB=1 is. In het eerste geval worden de tran- sistors NM82/83 geleidend gemaakt en in het tweede geval wordt NM84 geleidend gemaakt. Als gevolg daarvan worden de uitgangen Zl en Z2 geactiveerd in het eerste geval, terwijl in het tweede geval de uitgang ZO wordt geactiveerd. Dit betekent dat in het eerste geval de nieuwe toestand de toestand VI of ll wordt, terwijl in het tweede geval FSM in de toestand Z2Z1Z0=001 of I blijft. Dit is ook zichtbaar in het toestandsdiagram van Fig. 20.

TS3B : gedurende deze tijdsleuf blijven NM85, NM87, NM89 geleidend en blijven PM72/76 geblokkeerd.

De hierboven vermelde ingangssignalen worden opgewekt op de hierna beschreven wijze, waarbij naar Fig. 18 e n 19 verwezen wordt.

Een poortcircuit GC6 omvat een aantal NEN-poorten die op gelijkaardige wijze werken als deze van de hierboven beschreven FSM. De ingangssignalen van GC6 zijn : - VCC en C4B- ; - DMC0, DMC0, DMC1, DMCl, DMC2, DMC2, DMC3, verschaft door de teller DMC ; - SSB, SSB, FRB reeds hierboven vermeld ; - SOPSCANB die geactiveerd wordt bij de ontvangst uit TCEB van

een instructie SOPSCAN ; - een ingangssignaal II+III dat als volgt wordt voortgebracht door de NEN-poort NAND3, die bestuurd wordt door Zl, Z2 en C4B+ en waarvan de uitgang met de ingang II+III van GC6 verbonden is via de inverter 183, de doorgangstransistor
PT66, de inverter 184, de doorgangstransistor PT67 en de inverter 185.

Als C4B+ gelijk aan # wordt, dan wordt de poortuitgang geaard indien Zl=Z2=1 : isiii. t wil zeggen voor de toestand II of III van FSM. In dit geval wordt de ingang 11+111 van GC6 geactiveerd nadat de doorgangstransistors PT6# en PT67, bestuurd door C4B-en C4B+, na elkaar geleidend werden.

Met deze ingangssignalen brengt GC6 de volgende uitgangssignalen voort :
TSB = DMC3. DMC2. DMC1. DMC#;
TS2B = DMC3. DMC2. DMC1. DMC ;
TS2, 3B = DMC3. DMC2. DMC1 ;
WPNTB = TSB. SOPSCANB :
LSTRB TS1B. SSB+TS5B. (II+III) ;
RPNTB = TS1B. SSB. (IV+V)
IPNTB = TS3B. (11+111) ;
ROBB = TS4B. (II+III).

Een vergrendelketen L (Fig. 14) vergrendelt de volgende signalen gedurende de tijdsleuf TS#B zodat deze signalen behouden blijven tot de volgende tijdsleuf TSB :
SOPCB = SOPB. TSB ;
EOPCB = EOPB. TSB ;
SSB = SOPSCANB. TSB ;
FRB = CH17B.TS#B; waarin SOPB een signaal is dat geactiveerd wordt als een "start pakket"instructie wordt ontvangen van TCEB ;
EOPB een signaal is dat geactiveerd wordt als een"eind van pakket" instructie wordt ontvangen van TCEB ;

SOPSCANB een signaal is dat geactiveerd wordt als een "start aftasting"wordt ontvangen van TCEB ;
CH17B een signaal is dat 1 is gedurende TSBvan het kanaal 17 van TINB.

De signalen LSTRB en WPNTB besturen de kiesingangen van een multiplexeerketen MUX5 (Fig. 18) met een eerste stel ingangen S4/, welke de identiteit van DPTC bepalen, en met een tweede stel ingangen TIB3/ en die een basisadres bepalen, dit wil zeggen de identiteit van een willekeurige DPTC onder DPTC/31 aan dewelke eerste prioriteit gegeven wordt om MMI informatie naar TCEA en/of TCEB over te dragen. De uitgangen CLB4/0 van de multiplexeerketen MUX5 zijn verbonden met de ingangen van overeenkomstige cellen van een vergrendelketen LC bestuurd door de signalen ROBB en WOBB, met de ingangen van overeenkomstige cellen van een aanwijsketen PNTB bestuurd door de signalen WPNTB, RPNTB en IPNTB en met de eerste ingangen van overeenkomstige Exclusief-OF poorten EXB4/0 die een vergelijkingsketen CO vormen met uitgang CO.

De tweede ingangen van deze poorten zijn met de uitgangen van de cellen van PNTB verbonden.

De signalen WPNTB en RPNTB besturen de parallel verbonden transistors NM91 en NM92 (Fig. 19), die tussen VCC en grond in serie verbonden zijn met PM77 en NM93, waarbij het verbindingspunt van PM77 en NM91, NM92 verbonden is met de poortelektroden van PM78 en NM94 die in serie verbonden zijn tussen VCC en grond. PM77 en NM93 worden bestuurd door C4B-.

Het uitgangssignaal WOBB dat dus gelijk is aan WOBB verschijnt aan de uitgangsklem WOBD tussen PM78 en NM94.

De signalen CO, ROBB en LSTRB worden verder gebruikt om op de volgende wijze de signalen C1B en C2B voort te brengen op de gelijknamige klemmen (Fig. 19) : - CO wordt aan de klem C1B toegevoerd via de inverter I86, de doorgangstransistor PT68 bestuurd door ROBB en ROBB en de

inverters 187 en 188 die in anti-parallel verbonden zijn en een geheugenelement vormen ; - CO wordt eveneens toegevoerd aan de klem C2B via de inverter
189, de doorgangstransistor PT69 bestuurd door LSTRB en
LSTRB en de inverters 190 en 191, die ook in anti-parallel verbonden zijn.

Het hierboven vermelde signaal POB wordt verschaft aan de uitgang van een pakketlengte-teller PLC (Fig. 19) met voorinstelingangen PR1 en PR2 en een incrementingang I.

De voorinstelingang PR1 is verbonden met het verbindingspunt van de transistors PM79 en NM95 waarvan de poortelektroden respektievelijk bestuurd worden door C4B+ en door het uitgangssignaal van NEN-poort NAND4. Deze heeft ingangen SOPB en Pi waaraan een gelijknamig voorinstelsignaal wordt gelegd. De voorinstelingang PR2 wordt op gelijkaardige wijze bestuurd door het voorinstelsignaal Pi en SOPB via NEN-poort NAND5, PM80 en NM96. Ook de incrementingang I wordt op gelijkaardige wijze bestuurd door SOPB en CH17B via de NEN-poort NAND6, PM81 en NM97. Op deze wijze wordt de teller PLC vooringesteld op een eerste waarde indien de uitgang van NAND4 gedeactiveerd is, dit wil zeggen als Pi = 1 en SOPB=1 en op een tweede waarde indien de uitgang van NAND5 gedeactiveerd is, dit wil zeggen als PI = en SOPB = 1.

De teller PLC wordt geincrementeerd telkens de uitgang van NAND6 wordt gedeactiveerd, dit wil zeggen als SOPB=0 en CH17B=1 zijn.

Het ingangssignaal CLIB wordt als volgt verkregen (Fig. 19). De geleider CLB, die gemeenschappelijk is aan alle DPTC/31, is verbonden met het verbindingspunt van NM98 en de weerstand RB, die in serie verbonden zijn tussen grond en VCC en dit verbindingspunt is met de hoger vermelde ingangsklem CLIB verbonden via de inverter 192. De uitgang van de NOF-poort NOR is verbonden met de poortelektrode van NM98 via de inverters 193 en 194 in serie. Een eerste ingang van

NOR wordt bestuurd door de uitgangen ZO, Zl en Z2 (via de inverter 195) van de FSM via deNEN-poort NAND7.

Een tweede ingang van NOR wordt bestuurd door het uitgangssignaal FFEB van FIFOAC via de inverters 196, 197 en de doorgangstransistor PT7 in serie, waarbij PT70 bestuurd wordt door de uitgang van NAND7 en wel rechtstreeks en via de inverter 198. Tenslotte wordt de derde ingang van NOR bestuurd door de Q-uitgang van de flipflop FF1 aan de ingang waarvan het ingangssignaal SOPSCANB wordt toegevoerd. Op deze wijze wordt de uitgang van NOR geactiveerd en wordt bijgevolg transistor NM98 geleidend als terzelfdertijd :
FFEB = 1, dit wil zeggen als FIFOB niet leeg is. hetgeen betekent dat MMI informatie naar TCEB gestuurd moet worden ;
Q = 0 dit wil zeggen wanneer een SOPSCANB werd ontvangen ; ZZlZ2=1 dit wil zeggen als FSM in de toestand III is.

Als NM98 van DPTC geleidend is dan is de geleider CLB geaard zodat de ingangsklem CLIB dan op 1 is in alle DPTC/31. Deze DPTC/31 worden aldus verwittigd van het feit dat er ergens een DPTC is die in de toestand III is en MMI informatie wenst uit te sturen naar TCEB.

CLHB omvat tenslotte de flipflops FF2 en FF3 die door de uitgangssignalen MTB en ESB van GC6 bestuurd worden en respektievelijk de hoger vermelde uitgangssignalen MYTURNB en EOPSCANB verschaffen.

Vooraleer de werking van de prioriteitsketen CLHB van DPTC in detail te beschrijven, wordt deze werking hierna in het kort uiteengezet. Er wordt verondersteld dat de pakketlengte-teller nog zijn eindstand (POB=1) niet heeft bereikt.
EMI51.1

Eerst wordt een gedeelte TIB3/0 van een basisadres BA door middel van een SOPSCANB instructie aan alle DPTC/31 medegedeeld en daarin vervolledigd met 0 tot het basisadres

BA = TIB3/0, Dit adres wordt in elke DPTC in een vergrendelketen L en in een aanwijsketen PNTB opgeslagen.

Tijdens elke kanaaltijd wordt in elke DPTC/31 de eigen identiteit vergeleken met het basisadres BA en daarna wordt de inhoud van PNTB met 1 geincrementeerd indien er geen informatie moet worden uitgestuurd. Aan de DPTC voor dewelke
EMI52.1
de eigen identiteit gelijk is aan het basisadres wordt de aanvraaqprioriteit om de overdracht informatie in kanaal 16 van TOUTB aan te vragen. Aldus wordt een dergelijke aanvraagprioriteit achtereenvolgens aan alle DPTC toegekend. In de DPTC met aanvraagprioriteit stapt de FSM in de toestand III, terwijl de FSM in de andere DPTC in de toestand II overgaat. Indien in de DPTC met aanvraagprioriteit ook het aanvraagsignaal FFEB=1 is, dan wordt daarin het toekenningsprioriteitsignaal CLIB=1 en hierdoor wordt de FSM in de toestand V gebracht.

In de DPTC met toekenningsprioriteit wacht de FSM tot het volgende freem (FRB) om naar de toestand II over te gaan en aan de processor CH16PR met een signaal MYTURNB mede te delen dat MMI informatie moet worden uitgestuurd. In de andere DPTC gaat de FSM over naar de toestand IV en keert achteraf terug naarde toestand II samen met de FSM van de DPTC die prioriteit heeft gehad.

In de toestanden IV en V wordt de PNTB niet meer geincrementeerd en dit is ook het geval voor alle andere toestanden met uitzondering van II en III. Dit betekent dat nadat aan een DPTC prioriteit werd toegekend en deze MMI informatie wenst uit te sturen, er gewacht wordt tot het volgende freem om PNTB weer te stappen en om dus een nieuwe prioriteit toe te kennen.

Om nu deze werking stop te zetten indien er geen MMI informatie aanwezig is wordt er in elke CLHB nagegaan of

alle DPTC minstens eenmaal prioriteit hebben gekregen sedert de laatste uitsturing van MMI informatie. In het geval er geen enkele DPTC nog dergelijke MMI informatie moet uitsturen wordt de FSM in alle DPTC in de nultoestand terug gebracht.

Dit alles gebeurt door de inhoud van de vergrendelketen L gelijk te maken aan deze van de aanwijsketen PNTB als een DPTC prioriteit heeft en MMI informatie wenst uit te sturen (FSM toestand V) en nadat PNTB met 1 werd geincrementeerd.

Deze inhoud wordt in elke kanaaltijd met de inhoud van PNTB vergeleken en als deze vergelijking succes heeft wordt in elke DPTC een terugstelsignaal CIB=1 voortgebracht om FSM in de nultoestand te brengen.

De werking van CLHB wordt nu in detail beschreven.

Hierbij wordt er verondersteld dat in DPTC de FIFOB niet leeg is, zoals aangeduid door FFEB=1, en dat in alle andere DPTC1/31 FFEB= is.

Gedurende verscheidene opeenvolgende kanaaltijden van TINB gebeurt het volgende : 1) Kanaal 16
Gedurende een dergelijk kanaal 16 wordt de"start pakket" instructie ontvangen van TCEB, en in DCEB gedecodeerd, als gevolg waarvan de uitgang SOPB daarvan wordt geactiveerd.

2) Kanaal 17
Gedurende de tijdsleuven van dit kanaal gebeurt het volgende :
TSB - de pakketlengte-teller PLC wordt vooringesteld op de hier- boven vermelde eerste of tweede waarde afhankelijk van Pl=l of Pl=l ;
EMI53.1
- Aldus wordt het signaal CH17B vergrendeld tot de volgende TSB, maar FRB heeft nu geen invloed.

FRB=CH17B. TSB=1.- SOPCB=SOPB. TSO=l TS2B FSM wordt van de stand 0 in de stand I gebracht omdat SOPCB=1.

3) Kanaal 16
Gedurende een volgend kanaal 16 van TINB wordt een ingangs- instructie SOPSCANB ontvangen en in DECB gedecodeerd. Als resultaat hiervan wordt de uitgang SOPCANB van DECB geac-
EMI54.1
tiveerd en worden de bits TIB3/0, die een gedeelte van het hierboven vermelde basisadres BA bepalen dat in de instructie is bevat, aan de gelijknamige ingangenvan de multiplexer MUX5 (Fig. 18) gelegd.

4) Kanaal 17
Gedurende de tijdsleuven van dit kanaal gebeurt het volgende :
TSB : - PLC wordt met 1 geincrementeerd ; -SSB=SOPSCANB. TSOB=l ; - FRB=CH17B. TSB=1 ; zodat de signalen SSB en FRB aanwezig zijn tot aan het optreden van de volgende TSB ; - WPNTB=SOPSCANB. TSOB=l - WOBB=WPNTB+RPNTB=l
EMI54.2
Door WOBB en WPNTB wordt het volledige basLsadresBA=TIB3/0, dat aan MUX5 is gelegd zowel in de vergrendelketen L als in de aanwijsketen PNTB geschreven.

TS1B LSTRB=TS1B. SSB+TS5B (II+III) =1 omdat SSB=1.

Door dit signaal wordt de identiteit S4/ van DPTC toegevoerd aan de uitgangen CLB4/0 van MUX5 en vandaar naar de ene ingangen van de vergelijkingsketen CO. Er wordt verondersteld dat deze identiteit gelijk is aan het basisadres BA dat in de aanwijsketen PNTB is opgeslagen en aan de andere ingangen van CO is gelegd. Dit betekent dat DPTC prioriteit heeft om eventueel MMI informatie naar DPTC te sturen in een TINB kanaal 16. In dit geval is de uitgang CO geactiveerd en wordt er een uitgangssignaal C2B=1 opgewekt aan de uitgang C2B van de inverters I9#, 191 (Fig. 19).
EMI54.3
^

TS2B
Doordat C2B=1 en SSB=1 en in de veronderstelling dat de teller PLC nog zijn eindpositie niet heeft bereikt, zodat
POB=1, wordt de FSM in de toestand III gebracht.

Omdat
FFEB=1 is, wordt transistor NM98 geleidend zodat de gemeen- schappelijke geleider CLB wordt geaard. Hierdoor wordt de ingang CLIB=1 in alle DPTC/31 en weten deze dus dat er een DPTC is die prioriteit heeft en MMI informatie naar
TCEB wenst te sturen in een TINB kanaal 16.

TS3B
IPNTB=TS3B. (II+III) =1 omdat FSM in de toestand III is.

Door dit signaal wordt de inhoud van PNTB met 1 verhoogd zodat daarin nu het basisadres BA+l opgeslagen is.

TS4B
ROBB=TS4B. (II+III) =1 omdat FSM in de toestand III is.

Door dit signaal wordt het basisadres BA, dat in L is opgeslagen, vergeleken met het basisadres BA+1 dat in
PNTB is opgeslagen. Als gevolg hiervan wordt de uitgang Coran de vergelijkingsketen 0 en hetzelfde geldt voor de uitgang C2B. Ook de uitgang C1B blijft op 0.

TS5B LSTRB=TS1B. SSB+TS5B (II+III) =1 omdat FSM in de staat III is.

Door dit signaal wordt de identiteit van DPTC vergeleken met het adres BA+1 dat in PNTB is opgeslagen. Gezien deze DPTC identiteit gelijk is aan BA is de uitgang CO van de vergelijkingsketen op 0.

5) Kanaal 18
Gedurende TS2B van dit kanaal wordt de FSM in de toestand
V gebracht omdat C1B = 1 en CLIB=1 en blijft in deze toestand zolang FRB=1 dit wil zeggen tot het volgende kanaal 17.

*6) Kanalen 19, 20,..., 31, 0,...... 16.

Gedurende TS1B van deze kanalen heeft men

RPNTB=TSIB. SSB. (IV+V) =l omdat FSM in de toestand V is ;
WOBB = RPNTB+WPNTB= 1.

Als gevolg hiervan wordt het adres BA+1, dat in de aan- wijsketen PNTB is opgeslagen, telkens uit PNTB gelezen en in L geschreven zodat daarin dan het adres BA+l is opgeslagen.

7) Kanaal 17 TSjîB : SSB=1 en FRB=1 ;
TS1B : RPNTB=TS1B. SSB. (IV+V) =l omdat FSM in de toestand V is ; WOBB=RPNTB+ WPNTB= 1 ;
BA+l wordt opnieuw in PNTB geschreven.

TS2B : FSM wordt in de toestand II gebracht omdat FRB=1 en op voorwaarde dat POB=1 is, zoals verondersteld, en er wordt een uitgangssignaal
MTB=1 voorgebracht.

Als gevolg hiervan wordt de flipflop FF2 in de toestand gebracht waarin zijn uitgang MYTURNB geactiveerd is ;
TS3B : IPNTB=TS3B. (II+III) =1 omdat FSM in de toestand II is.

Aldus wordt de aanwijsketen PNTB met 1 geincremen- teerd zodat zijn inhoud gelijk wordt aan BA+2.

TS4B : ROBB=TS4. (II+III)
Door dit signaal wordt het adres BA+1, opgeslagen in L, vergeleken met het adres BA+2 opgeslagen in
PNTB en omdat deze adressen verschillen is de uit- gang CO van de vergelijkingsketen op 0 en hetzelfde is geldig voor C1B ;
TS5B : LSTRB=TS2B. SSB+TS5B. (II+III) =1 omdat FSM in de toestand II is. Als gevolg hiervan wordt de iden- titeit van DPTC vergeleken met BA+2 en omdat deze adressen verschillen is de uitgang C2B=.

8) Kanaal 18
TS2B : FSM blijft in de toestand II omdat CLIB= gezien er verondersteld werd dat in alle andere DPTC1/31
FFEB= zodat CLIB=1 en omdat CIB=C2B=1 ;

TS3B : IPNTB=TS3. (II+III) =1 zodat het adres opgeslagen in PNTB met 1 geincrementeerd wordt en gelijk wordt aan BA+3 ;
TS4B : ROBB=TS4B. (II+III) =1 omdat FSM in de toestand II is ;
TS5B : LSTRB=TS1B. SSB+TS5B. (II+III) =1 omdat FSM in de toestand II is. Daarom wordt de identiteit van
DPTC vergeleken met BA+3 zodat C2B= is.

9) Kanalen 19, 20,...... 15
Gedurende de tijdsleuven van elk van deze kanalen gebeurt het volgende :
TS2B : FSM blijft in de toestand II ;
EMI57.1
TS3B : IPNTB=TS3B. (II+III) zodat het adres opgeslagen in PNTB gelijk gemaakt wordt aan BA+4, BA+5, enz...., tot BA+32=BA
TS4B : ROBB=TS4B. (II+III) =1 als resultaat waarvan CIB= ;
TS5B = LSTRB=TS1B. SSB+TS5Bb (II+III) =1. Daarom wordt de identiteit van DPTC vergeleken met BA+5,..., BA zodat C2B=,..., C2B=1.

10 Kanaal 16
TS2B : FSM wordt opnieuw in de stand III gebracht omdat C2B=C1B=CLIB=1 ;
TS3B : IPNTB=TS3B. (II+III) =1 tengevolge waarvan het adres opgeslagen in PNTB met 1 verhoogd wordt en aldus gelijk xordt aan BA+1 ;
TS4B : ROBB=TS4B. (II+III) =1 als gevolg waarvan de inhoud van L en PNTB vergeleken wordt. Omdat ze beide gelijk zijn aan BA+1 wordt de uitgang C1B=1 ;
TS5B : LSTRB=TS1B. SSB+TS5B. (II+III) =1
Als resultaat C2B= 11) Kanaal 17
EMI57.2
TS2B : FSM wordt van de toestand II in de toestand gebracht omdat C1B=CLIB=1. en er wordt een signaal EOPSCANB of ESB voortgebracht om CH16PR te verwittigen dat DPTC geen MMI informatie heeft om

uit te sturen.

Hierna wordt de werking beschreven van CLHB van een andere DPTC, bijvoorbeeld van DPTCl, gedurende de hierboven beschouwde kanalen : 1) Kanaal 16 : dezelfde werking als DPTC ; 2) Kanaal 17 : dezelfde werking als DPTC ; 3) Kanaal 16 : dezelfde werking als DPTC ; 4) Kanaal 17 :
TS1B : De identiteit van DPTC wordt vergeleken met BA als gevolg waarvan C2B= ;
TS2B : FSM wordt in de toestand II gebracht ;
TS3B : BA+1 wordt in PNTB opgeslagen ;
TS4B : Nu is C2B=1 hetgeen aanduidt dat DPTCl prioriteit heeft.

5) Kanaal 18
TS2B : FSM wordt in de toestand IV gebracht omdat ClB=CLIB=l, waarbij CLIB=1 doordat DPTC een grond legt op
CLB.

6) Kanalen 19, 20,..., 0, 16
Het adres BA+1, dat in PNTB is opgeslagen, wordt telkens in L geschreven zodat het adres BA+l zowel in L als in
PNTB is opgeslagen.

7) Kanaal 17
TSB : SSB=1 en FRB=1 ;
TS1B : BA+1 wordt in PNTB geschreven ;
TS2B : FSM wordt in de toestand II gebracht omdat
C2B=ClB=CLIB=l ;
TS3B : PNTB wordt met 1 geincrementeerd zodat dat BA+2 is opgeslagen ;
TS4B : CLB=O ; TS5B : C2B=.

8) Kanaal 18
TS2B : FSM wordt in de toestand II gebracht omdat

ClB=CLIB=l
CLIB=1 omdat geen enkele van DPTC/31 MMI informatie heeft die naar TCEB moet worden overgedragen.

TS3B : BA+3 wordt in PNTB opgeslagen ;
TS4B : C1B = ;
TS5B : C2B = 0.

9) Kanalen 19,20,..., 16
TS2B : FSM blijft in de toestand II omdat C2B=ClB=CLIB=1 ;
TS3B : de inhoud van PNTB wordt gelijk gemaakt aan BA+4,
BA+5, etc., BA+1 ;
TS4B : de inhoud van L en PNTB wordt vergeleken zodat
ClB=,..., C1B = 1 ;
TS5B : C2B=1 omdat de identiteit van DPTC1 gelijk is aan
BA+1.

10) Kanaal 16
TSB : FSM wordt in de toestand 0 gebracht omdat ClB=CLIB=l
Er weze opgemerkt dat de pakketlengte-teller PLC gestapt wordt bij elk optreden van een CH17B signaal en dat als deze teller een maximum waarde bereikt heeft de uitgang POB daarvan geactiveerd wordt. Indien dit het geval is wordt FSM gedurende een tijdsleuf TS2 van een kanaal in de toestand VI gebracht in de volgende voorwaarden : - voor de toestanden II en III als ClB. CLIB. POB=l dit wil zeggen als ook alle DPTCs werden afgetast (ClB=l) en wanneer er minstens één DPTC is die MMI informatie wenst te sturen (CLIB=1). Voor de toestand III wordt een MYTURNB signaal aan CH16PR toegevoerd ; - voor de toestanden IV en V als FRB.

POB=1 dit wil zeggen als ook FRB=1. Voor de toestand V wordt een MYTURNB signaal aan CH16PR toegevoerd.

Tenslotte wordt FSM van de toestand VI in de

nultoestand gebracht als het signaal FRB geactiveerd is en in dit geval wordt een signaal EOPSCANB, afgekort ESB, voortgebracht. Dit signaal wordt ook voortgebracht als FSM overgaat van toestand II of III naar 0.

Er weze opgemerkt, in verband met het toestandsdiagram, dat in de toestand III, C2B=1 is zodat deze voorwaarde niet meer moet worden onderzocht bij de overgang van toestand III naar toestand II.

Hoewel de principes van de uitvinding hierboven zijn beschreven aan de hand van een bepaalde uitvoeringsvorm is het duidelijk, dat de beschrijving slechts bij wijze van voorbeeld is gegeven en de uitvinding niet daartoe is beperkt.

Claims

CONCLUSIES 1) Telecommunicatie schakelsysteem welke een aantal eindketens met een gemeenschappelijke besturingsketen omvat die via tijdsverdelingsmultiplex verbindingen gekoppeld is met een processor gestuurde tussenketen die zelf met een schakelnetwerk gekoppeld is, waarbij deze besturingsketen in staat is om deze eindketens te besturen en om besturingsgegevens tussen deze eindketens en deze tussenketen uit te wisselen, met het kenmerk dat deze gemeenschappelijke besturingsketen (DPTC0/31) eerste middelen (EXOR) omvat die in staat zijn om besturingsgegevens, die over deze eindketens werden verzameld, te verwerken en tweede middelen (CH16PR) om de aldus verwerkte gegevens (MMI) naar deze tussenketen (TCEA/B) over deze tijdsverdelingsmultiplex verbindingen (TOUTA/B) over te dragen.

2) Telecommunicatie schakelsysteem volgens conclusie 1, met het kenmerk dat deze besturingsgegevens op de toestanden van deze eindketens betrekking hebben.

3) Telecommunicatie schakelsysteem volgens conclusie 1, met het kenmerk dat deze tweede middelen (CH16PR) in staat zijn om deze verwerkte gegevens in voorafbepaalde tijdkanalen op deze tijdsverdelingsmultiplex verbindingen over te dragen.

4) Telecommunicatie schakelsysteem volgens conclusie 3, met het kenmerk dat deze tweede middelen (CH16PR) in staat zijn om deze besturingsgegevens betreffende deze eindketens naar deze tussenketen (TCEA/B) over te dragen <Desc/Clms Page number 62> in opeenvolgende voorafbepaalde tijdsintervallen op deze tijdsverdelingsmultiplex verbindingen (TCEA/B).

5) Telecommunicatie schakelsysteem volgens conclusie 2, met het kenmerk dat deze eerste middelen (EXOR) in staat zijn om deze gegevens betreffende de toestanden van deze eindketens te verwerken door veranderingen van deze toestanden te detecteren en dat deze tweede middelen (CH16PR) elke toestand enkel naar deze tussenketen overdragen indien een toestandsverandering werd gedetecteerd.

6) Telecommunicatie schakelsysteem volgens conclusie 5, met het kenmerk dat deze eerste middelen omvatten : - een eerste register (OLDCINPISO) om voor elk van deze eind- ketens een eerste gegevenswoord op te slaan die huidige toestanden van een aantal kenmerken van deze eindketen bevat ; - een tweede register (CINSIPO) om voor elk van deze eind- ketens een tweede gegevenswoord op te slaan die vorige toestanden van deze kenmerken van deze eindketen bevat ; - middelen (EXOR) om overeenkomstige toestanden van deze eerste en tweede gegevenswoorden te vergelijken teneinde gewijzigde toestanden van deze kenmerken van deze eindketens te detecteren ; - middelen om in een derde register (LCC) en voor elk ken- merk een verschilwoord op te slaan die de huidige toestand van dit kenmerk en de identiteit van de eindketen bevat ;

- en middelen om dit verschilwoord slechts in een vierde register (FIFOA/B) op te slaan als deze huidige toestand van de vorige verschilt, en dat deze tweede middelen (CH16PR) in staat zijn om de inhoud van dit vierde register (FIFOA/B) naar deze tussenketen over te dragen.

7) Telecommunicatie schakelsysteem volgens conclusie 6, met het kenmerk dat deze besturingsketen gekoppeld is met minstens twee processor gestuurde tussenketens (TCEA/B) en minstens twee van deze vierde registers (FIFOA/B) <Desc/Clms Page number 63> omvat die aan respektieve van deze tussenketens (TCEA/B) toegevoegd zijn, waarbij deze eerste middelen ingericht zijn om dit verschilwoord in beide of één van deze vierde registers op te slaan afhankelijk van het feit of deze eindketen respektievelijk niet aan deze tussenketens of aan één van deze tussenketens is toegewezen.

8) Telecommunicatie schakelsysteem volgens conclusie 7, met het kenmerk dat deze eindketen niet toegewezen wordt of toegewezen wordt aan beide of één van deze eindketens door middel van status bits (ACT, ASS).

9) Telecommunicatie schakelsysteem welke een aantal eindketens omvat met een gemeenschappelijke besturingsketen die gekoppeld is, enerzijds met een schakelnetwerk via eerste ingang-en uitgangsverbindingen met tijdverdelingsmultiplex en een processor gestuurde tussenketen en anderzijds met individuele gedeeltenvan deze eindketens via twee EMI63.1 ingang-en uitgangsverbindingen met tijdsverdelingsmultiplex, waarbij deze eerste en tweede ingang-en uitgangsverbindingen een aantal eerste en tweede ingang-en uitgangstijdkanalen omvatten, met het kenmerk, dat in deze gemeenschappelijke besturingsketen (DPTC) een aantal tweede uitgangstijdkanalen permanent aan elk van deze eindketens is toegevoegd, en dat deze gemeenschappelijke besturingsketen (DPTC) verder kanaaltoewijsmiddelen (CHAC, FFS) omvat om aan een eerste ingangstijdkanaal (CH31),

dat voorheen aan een eindketen (TL) werd toegewezen, het tweede uitgangstijdkanaal (CH16) van dit aantal (CH, CH16) permanent aan deze eindketen toegevoegde keten (TL) toe te wijzen dat het dichtst in tijd op dit eerste ingangstijdkanaal (CH31) volgt.

10) telecommunicatie schakelsysteem volgens conclusie 9, met het kenmerk, dat deze tweede uitgangstijdkanalen in p opeenvolgende groepen (-15, 16-31) van m opeenvolgende kanalen zijn ingedeeld, waarbij de m opeenvolgende kanalen van elke groep (-15, 16-31) aan welbepaalde eindketens <Desc/Clms Page number 64> (TL/15) en in dezelfde orde zijn toegevoegd.

11) Telecommunicatie schakelsysteem volgens conclusie 9, met het kenmerk dat deze gemeenschappelijke besturingsketen (DPTC) aan deze eindketen een tweede ingangstijdkanaal (LIN) toewijst dat in de tijd met dit eerste uitgangstijdkanaal (LOUT) samenvalt, alsook een eerste uitgangstijdkanaal (TOUTB) toewijst dat gelegen is op een tijdsvertraging van dit eerste ingangstijdkanaal welke EMI64.1 nagenoeg gelijk 1. J-j 1- aantal eindketens.

12) Telecommunicatie schakelsysteem volgens conclusie 9, met het kenmerk dat deze kanaaltoewijsmiddelen (CHAC, FFS) omvatten : eerste middelen om het tweede uitgangstijdkanaal (CH1) te bepalen dat in de tijd nagenoeg samenvalt met dit eerste ingangstijdkanaal, dat vroeger aan deze eindketen (TL) werd toegewezen, en tweede middelen om het kanaal van deze tweede uitgangstijdkanalen (CH, CH16) te bepalen welke het dichtst op dit samenvallend tweede uitgangstijdkanaal (CH1) volgt.

13) Telecommunicatie schakelsysteem volgens conclusie 12, met het kenmerk dat deze gemeenschappelijke besturingsketen : eerste (AMC, BMC) en tweede (DMC) tellers onvat'uoorhet tBLlen van respektievelijk het nummer van deze eerste ingangstijdkanalen (TINB) en van deze tweede uitgangstijdkanalen (LOUT), en dat deze eerste middelen omvatten : derde middelen (CHAC) om het verschil (L-B) te berekenen tussen de kanaalnummers die door deze eerste en tweede tellers zijn aangegeven, en vierde middelen (FFS) om de algebraïsche som te berekenen van dit verschil (L-B) en het nummer van dit eerste ingangstijdkanaal (CH31), dat voorheen aan deze eindketen (TL) werd toegewezen, dit teneinde dit samenvallend tweede uitgangstijdkanaal (CHl) te verkrijgen.

14) Telecommunicatie schakelsysteem volgens <Desc/Clms Page number 65> conclusies 10 en 12, met het kenmerk dat deze tweede middelen ingericht zijn voor het kiezen van het tweede uitgangstijdkanaal, onder dep tweede uitgangstijdkanalen, toegewezen aan deze eindketen, welke het dichtst op dit tweede samenvallend uitgangstijdkanaal volgt.

15) Telecommunicatie schakelsysteem volgens conclusie 14, met het kenmerk dat aan elk van m (16) eindketens twee (p=2) tweede uitgangstijdkanalen toegevoegd zijn met identiteiten die van deze van deze eindketen verschillen door een bijkomende meest beduidende bit, respektievelijk 0 en 1, en dat deze tweede middelen in staat zijn om het verschil te berekenen van dit samenvallend tweede uitgangstijdkanaal en de identiteit van deze eindketen en om het tweede uitgangstijdkanaal van deze die aan deze eindketen zijn toegewezen te kiezen voor hetwelk de meest beduidende bit 0 of 1, is, afhankelijk van het feit of dit verschil respektievelijk groter of kleiner is dan m.

16) Telecommnicatie schakelsysteem volgens conclusies 11 en 15, met het kenmerk dat deze tijdsvertraging gelijk is aan 18 kanaaltijden.

17) Telecommunicatie schakelsysteem volgens conclusie 9, met het kenmerk dat deze gemeenschappelijke besturingsketen (DPTC) eerste (CAM) en tweede (DMEM) geheugenmiddelen omvat voor het opslaan respektievelijk van de identiteiten van de aldus toegewezen eerste ingangs-en tweede uitgangstijdkanalen en van gegevens overgedragen in deze tijdkanalen.

18) Telecommunicatie schakelsysteem volgens conclusie 17, met het kenmerk dat deze eerste (CAM) en tweede (DMEM) geheugenmiddelen elk een aantal rijen van opslagcellen omvatten die aan welbepaalde van dit aantal eindketens (TL) zijn toegevoegd ; waarbij aan elk van deze eindketens twee tweede uitgangstijdkanalen (CH, CH16) zijn toegevoegd welke identiteiten hebben die van deze van deze eindketen (TL) ver- <Desc/Clms Page number 66> schillen door een bijkomende meest beduidende bit, respektievelijk 0 en 1, middelen om in een rij van deze eerste geheugenmiddelen (CAM) toegevoegd aan deze eindketen (TL) deze identiteit van dit eerste ingangstijdkanaal (CH31) en de bijkomende meest beduidende bit (MSBL) van dit tweede uitgangskanaal (CH, CH16) op te slaan,

en middelen die aan deze eerste en tweede geheugenmiddelen zijn toegevoegd en die in antwoord op de identiteit van dit eerste ingangstijdkanaal (CH31) of van dit tweede uitgangstijdkanaal (CH, CH16) opgeslagen in een rij van deze eerste geheugenmiddelen, een lees-schrijfingang van de overeenkomstige rij van deze tweede geheugenmiddelen (DMEM) activeren.

19) Telecommunicatie schakelsysteem volgens conclusie 18, met het kenmerk dat elk van de cellen van deze eerste geheugenmiddelen (CAM) toegevoegd is aan een vergelijkingsketen om de in deze cel opgeslagen bit te vergelijken met een overeenkomstige bit van een identiteit van een eerste ingangskanaal (CH31) of de meest beduidende bit van een identiteit van een tweede uitgangskanaal (CH, CH16) en om een geactiveerd signaal voort te brengen als deze beide vergeleken bits gelijk zijn.

20) Telecommunicatie schakelsysteem volgens conclusie 19, met het kenmerk dat aan elk van deze rijen van deze eerste geheugenmiddelen (CAM) een eerste poortketen (N/6) toegevoegd is die ingangen heeft bestuurd door de aan deze cellen toegevoegde vergelijkingsketens, uitgezonderd voor de cel waarin deze meest beduidende bit (MSBL) is opges lagen, en die een uitgang heeft welke de lees/schrijfingang (TU/T) van een overeenkomstige rij van deze tweede geheugenmiddelen (DMEM) bestuurt.

21)'Telecommunicatie schakelsysteem volgens conclusie 19, met het kenmerk dat aan elk van deze rijen van deze eerste geheugenmiddelen (CAM) een tweede poortketen <Desc/Clms Page number 67> (M2/7) toegevoegd is met ingangen bestuurd door de bits (CHC/31), uitgezonderd de meest beduidende bit (CHC4), van de identiteit (CHC4/0) van dit tweede uitgangskanaal en door de vergelijkingsketen toegevoegd aan de cel waarin deze meest beduidende bit is opgeslagen, en met een uitgang die een lees/schrijfingang van een overeenkomstige rij van deze tweede geheugenmiddelen (DMEM) bestuurt.

22) Telecommunicatie schakelsysteem volgens EMI67.1 conclusie wordt door een flipflop (PM10, PMll, NM10, NMll) en deze vergelijkingsketen twee doorgangstransistors (PTl, PTll) omvat die op inverse wijze door de uitgangen (Q, Q) van deze flipflop bestuurd worden, waarbij deze doorgangstransistors (PT10, PTll) gegevensingangen hebben die door een bit (CHC4) van deze identiteit en het complement daarvan bestuurd worden, en verenigde uitgangen hebben welke de uitgang (0156) van deze vergelijkingsketen vormen.

23) Telecommunicatie schakelsysteem volgens conclusie 9, met het kenmerk dat deze gemeenschappelijke besturingsketen (DPTC) met elk van een aantal tussenketens gekoppeld is via deze eerste ingangs- (TINA/B) en uitgangs (TOUTA/B) verbindingen met tijdsverdelingsmultiplex, waarbij deze tussenketens met dit schakelnetwerk (SNW) gekoppeld zijn.

24) Prioriteitsinrichting voor een aantal gebruikerketens die toegang hebben tot een gemeenschappelijke faciliteit, waarbij deze prioriteitsinrichting in staat is om in een welbepaalde volgorde prioriteit te verlenen aan deze gebruikerketens om tot deze gemeenschappelijke faciliteit toegang te hebben, met het kenmerk dat zij een aantal prioriteitsketens (CLHB) omvat die aan respektieve van deze gebruikerketens (DPTC/31) zijn toegevoegd en onderling gekoppeld zijn door een verbinding (CLB) met tijdsverdelingsmultiplex voorzien van een aantal tijdskanalen, en dat elk <Desc/Clms Page number 68> van deze prioriteitsketens ingericht is om aan zijn bijbehorende gebruikerketen prioriteit toe te kennen gedurende een respektieve van deze tijdskanalen en om de andere prioriteitsketens van dit feit op de hoogte te brengen door aan deze verbinding (CLB)

gedurende dit tijdskanaal een toekenningsprioriteitsignaal (CLIB) toe te voeren waarbij dit toekenningsprioriteitssignaal (CLIB=l) de andere gebruikerketens verhindert van tot deze gemeenschappelijke faciliteit (TOUTB) toegang te verkrijgen en totdat de gebruikerketen met prioriteit dit heeft gedaan.

25) Prioriteitsinrichting volgens conclusie 24, met het kenmerk, dat elk van deze gebruikerketens (DPTC) middelen (FIFOBC) omvat om naar de bijbehorende prioriteitsketen een aanvraagsignaal (FFEB=l) te sturen voor toegang tot de gemeenschappelijke faciliteit (TOUTB), en dat elk van deze prioriteitsketens omvat : middelen (NAND7) omgedurende dit respektief tijdskanaal een aanvraagprioriteitssignaal (C2B=1) voor te brengen dat aangeeft dat de bijbehorende gebruikerketen aanvraagprioriteit heeft over de andere gebruikerketens, alsook middelen (NM98) die in antwoord op dit aanvraagsignaal (FFEB=l) en op dit aanvraagprioriteitsignaal (C2B=l) een toekenningsprioriteitsignaal (CLIB) voortbrengen.

26) Prioriteitsinrichting volgens conclusie 25, met het kenmerk dat elk van deze prioriteitsketens verder middelen (FF2) omvat voor het opwekken van een toegangssignaaal (MTB) naar de bijbehorende gebruikerketen (DPTC) nadat dit toekennings-prioriteitssignaal (CLIB) werd voortgebracht.

27j Prioriteitsinrichting volgens conclusie 26, net het kenmerk dat elk van deze prioriteitsketens (CLHB) een machine met een eindig aantal toestanden (FSM) bevat, die gebracht wordt van een eerste toestand (I) naar een tweede toestand (III) door dit aanvraagprioriteitssignaal (C2B=1), van deze tweede toestand (II) naar een derde toestand <Desc/Clms Page number 69> (III) door dit toekenningsprioriteitssignaal (CLIB) en nadien van deze derde toestand (V) naar een vierde toestand (II), waarbij dit toegangssignaal (MTB) wordt voortgebracht.

28) Prioriteitsinrichting volgens conclusie 27 ; met het kenmerk dat in elk van de prioriteitsketens waarin deze machine met een eindig aantal toestanden (FSM) geen aanvraagprioriteitssignaal (C2B=1) voortbrengt, deze machine wordt gestopt van deze eerste toestand (I) naar deze vierde toestand (11), dan naar een vijfde toestand (IV) en nadien terug naar deze vierde toestand (II), terzelfdertijd als de machine met een eindig aantal toestanden (FSM) die een aanvraagprioriteitssignaal, een toekenningsprioriteitssignaal en een toegangssignaal voortbrengt, gestapt wordt van deze eerste toestand (I) naar deze tweede toestand (II), dan naar deze derde toestand (V) en achteraf naar deze vierde toestand (II).

29) Prioriteitsinrichting volgens conclusie 28, met het kennerk dat elk van deze prioriteitsketens (CLHB) omvat : een aanwijsketen (PNTB), middelen om een voorafbepaalde waarde in deze aanwijsketen op te slaan bij de start van een prioriteitsbewerking, en middelen om de waarde van deze aanwijsketen te incrementeren gedurende elk tijdskanaal als deze machine met een eindig aantal toestanden (FSM) zich in deze tweede (III) of derde (II) toestand bevindt.

30) Prioriteitsinrichting volgens conclusie 29, met het kenmerk dat elk van deze prioriteitsketens middelen omvat om gedurende elk tijdskanaal de eigen identiteit van de bijbehorende gebruikersketen met de waarde van deze aanwijsketen (PNTB) te vergelijken voor de incrementering daarvan en om dit aanvraagprioriteitssignaal (C2B=1) voort te brengen als deze vergelijking succesvol is.

31) Prioriteitsinrichting volgens conclusie 29, met het kenmerk dat elk van deze prioriteitsketens middelen <Desc/Clms Page number 70> omvat om deze voorafbepaalde waarde ook in een registerketen (L) op te slaan, middelen om de waarde van deze aanwijsketen (PNTB), nadat deze werd gelncrementeerd, in deze registerketen (L) op te slaan als deze machine (FSM) met een eindig aantal toestanden zich in deze derde (V) of vijfde (IV) toestand bevindt, en middelen om gedurende elk tijdskanaal de waarden opgeslagen in deze aanwijsketen (PNTB) en in deze registerketen (L) te vergelijken en om een terugstelsignaal (ClB=l) te verschaffen als deze vergelijking succesvol is.

waarbij dit terugstelsignaal dient om deze machine in een nultoestand () te brengen en hierbij bijbehorende een eindsignaal (ESB) voort te brengen om de gebruikerketen te verwittigen.

32) Prioriteitsinrichting volgens conclusie 31, met het kenmerk dat deze machine met een eindig aantal toestanden (FSM) van een nultoestand () in deze eerste toestand (I) wordt gebracht als deze voorafbepaalde waarde in deze aanwijsketen (PNTB) en in deze registerketen (L) wordt opgeslagen.

33) Prioriteitsinrichting volgens conclusie 24, met het kenmerk dat deze gemeenschappelijke faciliteit gevormd wordt door een tweede verbinding met tijdsverdelings multiplex (TOUTB) die een aantal besturingsketens, die deze gebruikerketens vormen, onderling verbindt met een tussenketen die zelf met een telecommunicatie schakelnetwerk gekoppeld is en waarbij deze besturingsketens elk gemeenschappelijk zijn aan een aantal telecommunicatie eindketens.

34) Prioriteitsinrichting volgens conclusie 33, met het kenmerk dat deze tweede verbinding met tijdsverdelingsmultiplex (TOUTB) een aantal tijdskanalen heeft die samenvallen met de tijdssignalen van eerstgenoemde verbinding met tijdsverdelingsmultiplex.