JPH0773395B2 - 多周波信号供給装置 - Google Patents
多周波信号供給装置Info
- Publication number
- JPH0773395B2 JPH0773395B2 JP59191841A JP19184184A JPH0773395B2 JP H0773395 B2 JPH0773395 B2 JP H0773395B2 JP 59191841 A JP59191841 A JP 59191841A JP 19184184 A JP19184184 A JP 19184184A JP H0773395 B2 JPH0773395 B2 JP H0773395B2
- Authority
- JP
- Japan
- Prior art keywords
- bus
- tone
- ram
- port
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M3/00—Automatic or semi-automatic exchanges
- H04M3/42—Systems providing special services or facilities to subscribers
- H04M3/56—Arrangements for connecting several subscribers to a common circuit, i.e. affording conference facilities
- H04M3/561—Arrangements for connecting several subscribers to a common circuit, i.e. affording conference facilities by multiplexing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q1/00—Details of selecting apparatus or arrangements
- H04Q1/18—Electrical details
- H04Q1/30—Signalling arrangements; Manipulation of signalling currents
- H04Q1/44—Signalling arrangements; Manipulation of signalling currents using alternate current
- H04Q1/444—Signalling arrangements; Manipulation of signalling currents using alternate current with voice-band signalling frequencies
- H04Q1/45—Signalling arrangements; Manipulation of signalling currents using alternate current with voice-band signalling frequencies using multi-frequency signalling
- H04Q1/457—Signalling arrangements; Manipulation of signalling currents using alternate current with voice-band signalling frequencies using multi-frequency signalling with conversion of multifrequency signals into digital signals
- H04Q1/4575—Signalling arrangements; Manipulation of signalling currents using alternate current with voice-band signalling frequencies using multi-frequency signalling with conversion of multifrequency signals into digital signals which are transmitted in digital form
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M3/00—Automatic or semi-automatic exchanges
- H04M3/42—Systems providing special services or facilities to subscribers
- H04M3/56—Arrangements for connecting several subscribers to a common circuit, i.e. affording conference facilities
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Devices For Supply Of Signal Current (AREA)
Description
【発明の詳細な説明】 技術分野 本発明は、電気通信システムにおいて多周波信号を発生
することに関する。
することに関する。
背景技術 通信システムは端末の間の接続を設定し、ユーザに対し
て接続の状態を知らせるための手段としてユーザに対し
て制御信号を供給するために、制御信号に応動する。例
えば、通信システムのユーザは被呼端末が利用できない
ことを示す表示として話中音を識別する。制御信号は回
転ダイヤルや多周波トーンのような数字を表わすかある
いは話中音あるいは全経路塞りのようなサービス信号を
表わす。
て接続の状態を知らせるための手段としてユーザに対し
て制御信号を供給するために、制御信号に応動する。例
えば、通信システムのユーザは被呼端末が利用できない
ことを示す表示として話中音を識別する。制御信号は回
転ダイヤルや多周波トーンのような数字を表わすかある
いは話中音あるいは全経路塞りのようなサービス信号を
表わす。
蓄積プログラム型のビジネス通信システムでは、コール
プログレス音あるいは信号音をラインに供給する目的で
多周波発生器をラインに接続するために呼処理時間が失
なわれる。典型的には、ラインと多周波発生器の選択さ
れたポートの間に接続を設定するために時間が消費され
る。存在する呼が少数であるときには、接続を設定する
のに要する時間は問題にはならない。しかし繁忙時には
失なわれる時間の累積はかなりなものになる。さらに、
多周波トーンの需要がトーン発生器の容量を越えたとき
には、この問題は重大な問題となる。この問題に対する
確実ではあるが高価な解法は最悪の呼処理の需要を満足
するために充分な数のマルチトーン発生器を設けること
である。
プログレス音あるいは信号音をラインに供給する目的で
多周波発生器をラインに接続するために呼処理時間が失
なわれる。典型的には、ラインと多周波発生器の選択さ
れたポートの間に接続を設定するために時間が消費され
る。存在する呼が少数であるときには、接続を設定する
のに要する時間は問題にはならない。しかし繁忙時には
失なわれる時間の累積はかなりなものになる。さらに、
多周波トーンの需要がトーン発生器の容量を越えたとき
には、この問題は重大な問題となる。この問題に対する
確実ではあるが高価な解法は最悪の呼処理の需要を満足
するために充分な数のマルチトーン発生器を設けること
である。
さらに多周波トーン発生器すなわち発振器は典型的には
所定の数のトーンあるいは周波数を提供するように構成
されている。もし将来のサービスあるいは機能が新らし
いトーンを要求したときには、追加のトーンを提供する
ために発生器を変更しなければならない。
所定の数のトーンあるいは周波数を提供するように構成
されている。もし将来のサービスあるいは機能が新らし
いトーンを要求したときには、追加のトーンを提供する
ために発生器を変更しなければならない。
従来技術の通信システムにおけるこの問題に対する解決
法はシステムの時分割バスの割当てられたタイムスロッ
トの間にシステムのポート回路に予め混合されたMFトー
ンを分配する方法である。これらの従来のトーン分配シ
ステムは電話番号の発生に使用する数字トーンを提供す
るのに10個のタイムスロツトを使用し、スター(*)と
ゲート(#)信号を分配するのに2個のタイムスロツト
を使用する。このようなシステムは中央処理装置の制御
下に、トランクあるいはポート回路をタイムスロツトの
シーケンスを通してスイツチし、電話番号および特殊サ
ービスの発生を行なう。
法はシステムの時分割バスの割当てられたタイムスロッ
トの間にシステムのポート回路に予め混合されたMFトー
ンを分配する方法である。これらの従来のトーン分配シ
ステムは電話番号の発生に使用する数字トーンを提供す
るのに10個のタイムスロツトを使用し、スター(*)と
ゲート(#)信号を分配するのに2個のタイムスロツト
を使用する。このようなシステムは中央処理装置の制御
下に、トランクあるいはポート回路をタイムスロツトの
シーケンスを通してスイツチし、電話番号および特殊サ
ービスの発生を行なう。
このように時分割バスを使用するのはもしトーン信号を
伝送していないときには、呼処理に割当てることができ
るシステムのタイムスロツトの用途としては能率が悪
い。さらに、将来において特定のタイムスロツトに追加
のトーンを永久に割当てなければならなくなれば、バス
の能率はさらに低下する。
伝送していないときには、呼処理に割当てることができ
るシステムのタイムスロツトの用途としては能率が悪
い。さらに、将来において特定のタイムスロツトに追加
のトーンを永久に割当てなければならなくなれば、バス
の能率はさらに低下する。
従つて、将来の成長を容易に満足し、最少の数のタイム
スロツトと最少の呼処理時間を使用するようなトーン分
配システムの必要がこの分野であることになる。
スロツトと最少の呼処理時間を使用するようなトーン分
配システムの必要がこの分野であることになる。
発明の要約 本発明に従えば、コールプログレス音と数字音のデイジ
タル周波数サンプルは中央周波数発生器から、システム
の時分割バスを通して、すべてのポート回路に分配され
る。数字音周波数のような高い頻度で使用される周波数
には連続的な永久のタイムスロツトが割当てられ、一
方、あまり使用されない周波数には中央処理ユニツトの
要求によつてタイムスロツトが割当てられる。システム
の初期化のときに、ポート回路は中央処理ユニツトによ
つて、トーン数字を形成する周波数タイムスロツトの連
続の開始タイムスロツトを知らされる。この情報はポー
ト回路に関連したメモリーに記憶される。このあとで、
中央呼処理ユニツトから電話番号を受信したときに、ポ
ート回路は電話番号の各数字を自動的に翻訳し、電話番
号を表わすトーン数字を形成するデイジタル周波数のタ
イムスロツトアドレスを得るためにローカルメモリーを
アドレスする。ポート回路は次に自動的に適切な周波数
タイムスロツトを選択し、デイジタル周波数を相互に自
動的に混合して各数字音を発生して、電話番号を発生す
る。このようにして、多くの場合トーン分配には中央処
理の時間は使用しなくなり、これによつてトーン分配に
必要な呼処理時間を大幅に減少する。
タル周波数サンプルは中央周波数発生器から、システム
の時分割バスを通して、すべてのポート回路に分配され
る。数字音周波数のような高い頻度で使用される周波数
には連続的な永久のタイムスロツトが割当てられ、一
方、あまり使用されない周波数には中央処理ユニツトの
要求によつてタイムスロツトが割当てられる。システム
の初期化のときに、ポート回路は中央処理ユニツトによ
つて、トーン数字を形成する周波数タイムスロツトの連
続の開始タイムスロツトを知らされる。この情報はポー
ト回路に関連したメモリーに記憶される。このあとで、
中央呼処理ユニツトから電話番号を受信したときに、ポ
ート回路は電話番号の各数字を自動的に翻訳し、電話番
号を表わすトーン数字を形成するデイジタル周波数のタ
イムスロツトアドレスを得るためにローカルメモリーを
アドレスする。ポート回路は次に自動的に適切な周波数
タイムスロツトを選択し、デイジタル周波数を相互に自
動的に混合して各数字音を発生して、電話番号を発生す
る。このようにして、多くの場合トーン分配には中央処
理の時間は使用しなくなり、これによつてトーン分配に
必要な呼処理時間を大幅に減少する。
本発明の動作と実現について、図面を参照して説明する
が、これによつて本発明は完全に理解されるものであ
る。
が、これによつて本発明は完全に理解されるものであ
る。
詳細な説明 第1図はシステムポート200およびシステムポート200−
nのようなシステムポート回路が多数のステーシヨンと
交換局ラインを取扱かうビジネス通信システムを図示し
ている。システムポート回路はバスAとバスBと共通シ
ステム制御300を持つデユアルバスデイジタルシステム
に接続されている。バスAとバスBは時分割多重され、
各々は125マイクロ秒のシステムフレームの中で256タイ
ムスロツトのような複数のタイムスロツトを提供するよ
うに配置されている。呼プロセツサ302はポート回路を
経由してステーシヨンから刺激を取り入れ、各通信に適
切なタイムスロツトを割当てることによつてステーシヨ
ンおよび/あるいはラインの間の通信を制御する。呼プ
ロセツサ302(中央プロセツサ)は与えられた会議のた
めに組合わせなければならないタイムスロツトの番号を
示す制御情報をシステムポートに与える。会議は音声信
号の会議でもトーン数字およびコールプログレス音を形
成する周波数成分のものであつてもよい。
nのようなシステムポート回路が多数のステーシヨンと
交換局ラインを取扱かうビジネス通信システムを図示し
ている。システムポート回路はバスAとバスBと共通シ
ステム制御300を持つデユアルバスデイジタルシステム
に接続されている。バスAとバスBは時分割多重され、
各々は125マイクロ秒のシステムフレームの中で256タイ
ムスロツトのような複数のタイムスロツトを提供するよ
うに配置されている。呼プロセツサ302はポート回路を
経由してステーシヨンから刺激を取り入れ、各通信に適
切なタイムスロツトを割当てることによつてステーシヨ
ンおよび/あるいはラインの間の通信を制御する。呼プ
ロセツサ302(中央プロセツサ)は与えられた会議のた
めに組合わせなければならないタイムスロツトの番号を
示す制御情報をシステムポートに与える。会議は音声信
号の会議でもトーン数字およびコールプログレス音を形
成する周波数成分のものであつてもよい。
クロツク回路(図示せず)は各システムポート回路200
とトーン周波数分配装置100に対して約125マイクロ秒ご
とのシステムフレームパルスとシステムの回路をシステ
ムバスAおよびBと同期するための2.048メガヘルツの
クロツク信号(第4図に図示)を与える。
とトーン周波数分配装置100に対して約125マイクロ秒ご
とのシステムフレームパルスとシステムの回路をシステ
ムバスAおよびBと同期するための2.048メガヘルツの
クロツク信号(第4図に図示)を与える。
当業者には周知であるように、多周波数字は697Hzには
じまり、1477Hzに終る7個の周波数のグループから二つ
の周波数を組合わせることによつて形成される。軍用の
ようなある種の応用では1633Hzの8番目の周波数が多周
波トーン数字を多周波トーン数字を形成する周波数のグ
ループに含める。従つて、トーン周波数分配装置100は
通常は7個の連続したタイムスロツト(軍用では8個の
タイムスロツト)を使用して、7個のデイジタル化され
た周波数サンプルを分配し、これがポート回路200のよ
うなシステムのポート回路によつて受理されて電話番号
とスター(*)およびゲート(#)の信号のようなサー
ビス信号を発生する。トーン分配装置100はまた、例え
ば620Hzおよび480Hzを表わすデイジタル化された成分周
波数から形成される話中音やリオーダ音のようなサービ
ストーンを形成する信号をバスAあるいはバスBに分配
する。
じまり、1477Hzに終る7個の周波数のグループから二つ
の周波数を組合わせることによつて形成される。軍用の
ようなある種の応用では1633Hzの8番目の周波数が多周
波トーン数字を多周波トーン数字を形成する周波数のグ
ループに含める。従つて、トーン周波数分配装置100は
通常は7個の連続したタイムスロツト(軍用では8個の
タイムスロツト)を使用して、7個のデイジタル化され
た周波数サンプルを分配し、これがポート回路200のよ
うなシステムのポート回路によつて受理されて電話番号
とスター(*)およびゲート(#)の信号のようなサー
ビス信号を発生する。トーン分配装置100はまた、例え
ば620Hzおよび480Hzを表わすデイジタル化された成分周
波数から形成される話中音やリオーダ音のようなサービ
ストーンを形成する信号をバスAあるいはバスBに分配
する。
上述したように、トーン信号を形成するデイジタル化さ
れた周波数サンプルは、呼プロセツサ302によつて割当
てられた一連の連続したタイムスロツトの間にバスAあ
るいはバスBのいずれかに分配される。これらのタイム
スロツトの割当はシステムの初期化の間に呼プロセツサ
302によつてシステムポート200のような各システムポー
トに供給され、各システムポートに付属したメモリーの
ブロツク(図示せず)に記憶される。このようにして、
ポート回路はトーン数字を発生するためにシステムバス
AあるいはシステムバスBから自動的にデイジタル化さ
れた周波数成分をとる。従つて、電話番号の発生のため
には、呼プロセツサ302はその電話番号がポート回路で
自動的に発生されるようにするために、呼プロセツサ30
2はただシステムポートに電話番号を渡せばよい。
れた周波数サンプルは、呼プロセツサ302によつて割当
てられた一連の連続したタイムスロツトの間にバスAあ
るいはバスBのいずれかに分配される。これらのタイム
スロツトの割当はシステムの初期化の間に呼プロセツサ
302によつてシステムポート200のような各システムポー
トに供給され、各システムポートに付属したメモリーの
ブロツク(図示せず)に記憶される。このようにして、
ポート回路はトーン数字を発生するためにシステムバス
AあるいはシステムバスBから自動的にデイジタル化さ
れた周波数成分をとる。従つて、電話番号の発生のため
には、呼プロセツサ302はその電話番号がポート回路で
自動的に発生されるようにするために、呼プロセツサ30
2はただシステムポートに電話番号を渡せばよい。
第1図のシステムポートは特にその回路素子を図示する
ために第2図に拡大して図示されている。バスバツフア
204はシステムのポート回路を高いフアンアウトのシス
テムバスAおよびBと接続している。CPL200−20のよう
な会議・ポート論理回路(CPL)はステーシヨンとバツ
フア付きバス321、322の間の信号を制御し、処理する。
CPLはステーシヨンの各々からの信号を二つのバスAあ
るいはBのいずれかに送り、いずれかのバスから各ステ
ーシヨンに向けた信号を受信する。CPLは分散された会
議機能を実行するように動作する。
ために第2図に拡大して図示されている。バスバツフア
204はシステムのポート回路を高いフアンアウトのシス
テムバスAおよびBと接続している。CPL200−20のよう
な会議・ポート論理回路(CPL)はステーシヨンとバツ
フア付きバス321、322の間の信号を制御し、処理する。
CPLはステーシヨンの各々からの信号を二つのバスAあ
るいはBのいずれかに送り、いずれかのバスから各ステ
ーシヨンに向けた信号を受信する。CPLは分散された会
議機能を実行するように動作する。
典型的には、多周波信号対の高い方の周波数成分は、信
号対の低い方の信号成分より大きい利得を持つている。
従つて、CPLはシステムバスAあるいはシステムバスB
からとられたデイジタル化された周波数成分に対して利
得調整を行なうようになつている。例えば、数字トーン
のような多周波信号を形成する信号対の低い方の周波数
成分に0dbの利得を与え、高い方の周波数成分に1db利得
を与える。
号対の低い方の信号成分より大きい利得を持つている。
従つて、CPLはシステムバスAあるいはシステムバスB
からとられたデイジタル化された周波数成分に対して利
得調整を行なうようになつている。例えば、数字トーン
のような多周波信号を形成する信号対の低い方の周波数
成分に0dbの利得を与え、高い方の周波数成分に1db利得
を与える。
第2図にはまたマイクロプロセツサ202とバスインタフ
エース203が図示されている。マイクロプロセツサ202は
バス401を通してCPLの各々に対してタイムスロツトを送
受する。バスインタフエース203はマイクロプロセツサ
がバウ321あるいは322のいずれかを通し、バスAあるい
はバスBを経由してバスインタフエース101(第1図)
経由で呼プロセツサ302と通信できるようにする。図示
のシステムに設けられた2本のバスによつて、システム
の容量を2倍にすることができる。各バスは2.048MHzの
システムのサンプリング周波数で動作し、バス当り256
タイムスロツトを可能にする。2本のバスによつて、51
2タイムスロツトまで許されるが、ここで開示する発明
においては、2本のバスを設けることは要件ではない。
エース203が図示されている。マイクロプロセツサ202は
バス401を通してCPLの各々に対してタイムスロツトを送
受する。バスインタフエース203はマイクロプロセツサ
がバウ321あるいは322のいずれかを通し、バスAあるい
はバスBを経由してバスインタフエース101(第1図)
経由で呼プロセツサ302と通信できるようにする。図示
のシステムに設けられた2本のバスによつて、システム
の容量を2倍にすることができる。各バスは2.048MHzの
システムのサンプリング周波数で動作し、バス当り256
タイムスロツトを可能にする。2本のバスによつて、51
2タイムスロツトまで許されるが、ここで開示する発明
においては、2本のバスを設けることは要件ではない。
動作に当つては、ステーシヨンS1のようなステーシヨン
セツトから出力された交換局電話番号はシステムポート
200とシステムバスAあるいはバスB(第1図)を経由
して呼プロセツサ302によつて受信される。電話番号は
呼プロセツサ302(第1図)からシステムバスAあるい
はバスBとインタフエース203を経由して、コントロー
ラ202に与えられる。コントローラ202は電話番号を関連
するメモリー(図示せず)に記憶し、各電話番号数字を
システムバスのタイムスロツトのアドレスと利得調整値
に変換し、これがCPL202−2NのようなCPLに渡される。C
PL200−2NはシステムバスAあるいはバスBから電話番
号数字を形成するデイジタル周波数サンプルを自動的に
取り、与えられた利得調整値をサンプルに適用し、サン
プルを組合わせてラインCOを通して分配する。電話番号
の各数字は同様の方法で発生され、各数字は市内電話局
に対して適当な時間幅の間送信される。
セツトから出力された交換局電話番号はシステムポート
200とシステムバスAあるいはバスB(第1図)を経由
して呼プロセツサ302によつて受信される。電話番号は
呼プロセツサ302(第1図)からシステムバスAあるい
はバスBとインタフエース203を経由して、コントロー
ラ202に与えられる。コントローラ202は電話番号を関連
するメモリー(図示せず)に記憶し、各電話番号数字を
システムバスのタイムスロツトのアドレスと利得調整値
に変換し、これがCPL202−2NのようなCPLに渡される。C
PL200−2NはシステムバスAあるいはバスBから電話番
号数字を形成するデイジタル周波数サンプルを自動的に
取り、与えられた利得調整値をサンプルに適用し、サン
プルを組合わせてラインCOを通して分配する。電話番号
の各数字は同様の方法で発生され、各数字は市内電話局
に対して適当な時間幅の間送信される。
コールプログレス音あるいはサービス音の提供も同様に
行なわれる。呼プロセツサ302は話中音のようなサービ
ス音を識別すると、これを第1図のステーシヨンS1のよ
うなステーシヨンに送信する必要があるから、コントロ
ーラ202およびトーン分配装置100に対してそのトーンを
形成する周波数成分サンプルにどのタイムスロツトが割
当てられているかを知らせる。このあとで、コントロー
ラ202はCPL200−20に指示してそのサンプルをその会議
接続に割当てられたタイムスロツトの間にシステムバス
AあるいはバスBのいずれかからとる。CPLはそのステ
ーシヨンがオンフツクしたという信号(刺激)を呼プロ
セツサ302から受信するまで、この割当てられたタイム
スロツトの組合せを継続する。このような刺激を受信す
ると、呼プロセツサ302(第1図)はコントローラ202に
対して話中音を形成するタイムスロツトを切断するよう
に指示する。呼プロセツサ302はステーシヨンが同一の
サービス音を要求しているかどうかに従つて話中音タイ
ムスロツトから分配装置100を切断するオプシヨンを持
つている。
行なわれる。呼プロセツサ302は話中音のようなサービ
ス音を識別すると、これを第1図のステーシヨンS1のよ
うなステーシヨンに送信する必要があるから、コントロ
ーラ202およびトーン分配装置100に対してそのトーンを
形成する周波数成分サンプルにどのタイムスロツトが割
当てられているかを知らせる。このあとで、コントロー
ラ202はCPL200−20に指示してそのサンプルをその会議
接続に割当てられたタイムスロツトの間にシステムバス
AあるいはバスBのいずれかからとる。CPLはそのステ
ーシヨンがオンフツクしたという信号(刺激)を呼プロ
セツサ302から受信するまで、この割当てられたタイム
スロツトの組合せを継続する。このような刺激を受信す
ると、呼プロセツサ302(第1図)はコントローラ202に
対して話中音を形成するタイムスロツトを切断するよう
に指示する。呼プロセツサ302はステーシヨンが同一の
サービス音を要求しているかどうかに従つて話中音タイ
ムスロツトから分配装置100を切断するオプシヨンを持
つている。
話中音のようなサービス音の中断はシステムポート200
のようなシステムポートでも、周波数分配装置100でも
行なえるようにプログラムすることができる。例えば、
システムポートにおいては、CPLは中断機能を実現する
ために、CPLはトーンタイムスロツトとの間で、くりか
えして接続、切断を行なうことができる。しかし、この
方法ではコントローラ202の呼処理時間を消費してしま
う。従つて、サービス音、例えばリオーダ音あるいは話
中音の継続はトーン周波数分配装置100で行なわれる。
のようなシステムポートでも、周波数分配装置100でも
行なえるようにプログラムすることができる。例えば、
システムポートにおいては、CPLは中断機能を実現する
ために、CPLはトーンタイムスロツトとの間で、くりか
えして接続、切断を行なうことができる。しかし、この
方法ではコントローラ202の呼処理時間を消費してしま
う。従つて、サービス音、例えばリオーダ音あるいは話
中音の継続はトーン周波数分配装置100で行なわれる。
第3図を参照すれば、図には周波数分配回路100の詳細
なブロツク図が図示してあるが、これでは125マイクロ
秒のシステムフレームを規定するシステムフレームパル
スがリードSYSFMを通して回路100に供給される。テーブ
ルカウンタ115によつて発生されるタイムスロツトアド
レスをシステムバスAあるいはシステムバスB上で発生
するシステムタイムスロツトと同期するためにクロツク
回路(図示せず)が使用される。しかし、この例では表
カウンタ115によつて発生されるタイムスロツトアドレ
スはシステムタイムスロツトより、1タイムスロツト分
先行している。この機能によつて周波数分配装置100が
特定のシステムタイムスロツトに割当てられたデイジタ
ル周波数サンプルを処理し、適切なタイムスロツトの間
に周波数サンプルをシステムバスAあるいはシステムバ
スBに与えることができるようになる。このようにし
て、分配装置100を通る伝播遅延と信号処理遅延を補正
することができる。
なブロツク図が図示してあるが、これでは125マイクロ
秒のシステムフレームを規定するシステムフレームパル
スがリードSYSFMを通して回路100に供給される。テーブ
ルカウンタ115によつて発生されるタイムスロツトアド
レスをシステムバスAあるいはシステムバスB上で発生
するシステムタイムスロツトと同期するためにクロツク
回路(図示せず)が使用される。しかし、この例では表
カウンタ115によつて発生されるタイムスロツトアドレ
スはシステムタイムスロツトより、1タイムスロツト分
先行している。この機能によつて周波数分配装置100が
特定のシステムタイムスロツトに割当てられたデイジタ
ル周波数サンプルを処理し、適切なタイムスロツトの間
に周波数サンプルをシステムバスAあるいはシステムバ
スBに与えることができるようになる。このようにし
て、分配装置100を通る伝播遅延と信号処理遅延を補正
することができる。
表カウンタ115はリードSYSFMを通つて供給されたシステ
ムフレーム信号SYSFMに応動し、リードSYSCLKを通して
供給された2.048MHzのシステムクロツク信号に応動し
て、アドレス0で開始し、アドレス255で終了する順次
の2進アドレスを発生する。上述したように、8ビツト
のバス116を経由してカウンタ115から生ずるデイジタル
出力はシステムのアドレスタイムスロツトより1タイム
スロツトだけ進んでいる。第3図に示すように、カウン
タ115からのデイジタル出力はバス116を経由してデユア
ルポートRAM130に接続されている。デユアルポートRAM1
30は各8ビツトで256行のランダムアクセスメモリーで
ある。RAM130は8ビツト入力AIと8ビツト出力AOを同時
にアドレスできる。RAM130に出入するデータはそれぞれ
8ビツト入力ポートDIと8ビツト出力ポートDOに生ず
る。図示のように、RAM130からは6ビツトだけのデータ
が出力バス131を通して出力され、一方第7ビツトは出
力D7を通してリード132を経由してセレクタ145に出力さ
れる。
ムフレーム信号SYSFMに応動し、リードSYSCLKを通して
供給された2.048MHzのシステムクロツク信号に応動し
て、アドレス0で開始し、アドレス255で終了する順次
の2進アドレスを発生する。上述したように、8ビツト
のバス116を経由してカウンタ115から生ずるデイジタル
出力はシステムのアドレスタイムスロツトより1タイム
スロツトだけ進んでいる。第3図に示すように、カウン
タ115からのデイジタル出力はバス116を経由してデユア
ルポートRAM130に接続されている。デユアルポートRAM1
30は各8ビツトで256行のランダムアクセスメモリーで
ある。RAM130は8ビツト入力AIと8ビツト出力AOを同時
にアドレスできる。RAM130に出入するデータはそれぞれ
8ビツト入力ポートDIと8ビツト出力ポートDOに生ず
る。図示のように、RAM130からは6ビツトだけのデータ
が出力バス131を通して出力され、一方第7ビツトは出
力D7を通してリード132を経由してセレクタ145に出力さ
れる。
デユアルポートテーブルRAM130あるいはデユアルポート
トーンRAM125のいずれかは、エレクトロニツクデザイン
誌、No.19、1978年9月13日号の124頁からの“RAMを使
用したマルチプレクサによつてハードウエアの大幅な節
約”と題する論文あるいはジヨンR.ライナートの1978年
11月14日の米国特許4,125,877号に示された型のもので
ある。
トーンRAM125のいずれかは、エレクトロニツクデザイン
誌、No.19、1978年9月13日号の124頁からの“RAMを使
用したマルチプレクサによつてハードウエアの大幅な節
約”と題する論文あるいはジヨンR.ライナートの1978年
11月14日の米国特許4,125,877号に示された型のもので
ある。
RAM130はデユアルポートトールRAM125のアドレスを記憶
するための制御RAMとして使用される。後述するように
デユアルポートRAM125は多周波デイジタル発生器によつ
て発生された数字トーンとサービストーンの対応するデ
イジタル周波数成分を記憶するのに使用される。RAM130
はリード116を通して表カウンタによつて供給されたタ
イムスロツトアドレスに関して、6ビツトのバス131を
通してデユアルポートトーンRAM125の出力アドレスを供
給する。この方法によつて、デユアルポートトーンRAM1
25に記憶されたデイジタル周波数成分は、表カウンタ11
5によつて発生されたタイムスロツトアドレスに関し
て、システムバスAあるいはシステムバスBのいずれか
に分配される。例えば、697Hzを表わすデイジタル周波
数成分は多周波デイジタル発生器105によつて発生さ
れ、デユアルポートRAM125のアドレス位置5に記憶され
ており、その信号はタイムスロツト36でシステムバスA
あるいはシステムバスBに出力されるべきものであると
しよう。システム制御300はマイクロプロセツサ102を経
由してRAM130のアドレス位置35にアドレス5を格納す
る。その信号が正しいタイムスロツトすなわちタイムス
ロツト36でシステムバスAあるいはシステムバスBに供
給されるようにするために、697Hzのデイジタル信号の
プリフエツチのためにアドレス5はRAM130のアドレス位
置36でなく、位置35に格納される。
するための制御RAMとして使用される。後述するように
デユアルポートRAM125は多周波デイジタル発生器によつ
て発生された数字トーンとサービストーンの対応するデ
イジタル周波数成分を記憶するのに使用される。RAM130
はリード116を通して表カウンタによつて供給されたタ
イムスロツトアドレスに関して、6ビツトのバス131を
通してデユアルポートトーンRAM125の出力アドレスを供
給する。この方法によつて、デユアルポートトーンRAM1
25に記憶されたデイジタル周波数成分は、表カウンタ11
5によつて発生されたタイムスロツトアドレスに関し
て、システムバスAあるいはシステムバスBのいずれか
に分配される。例えば、697Hzを表わすデイジタル周波
数成分は多周波デイジタル発生器105によつて発生さ
れ、デユアルポートRAM125のアドレス位置5に記憶され
ており、その信号はタイムスロツト36でシステムバスA
あるいはシステムバスBに出力されるべきものであると
しよう。システム制御300はマイクロプロセツサ102を経
由してRAM130のアドレス位置35にアドレス5を格納す
る。その信号が正しいタイムスロツトすなわちタイムス
ロツト36でシステムバスAあるいはシステムバスBに供
給されるようにするために、697Hzのデイジタル信号の
プリフエツチのためにアドレス5はRAM130のアドレス位
置36でなく、位置35に格納される。
RAM130に対してアドレスポートA0とデータポートD0およ
びD7を通してデータが書き込まれるのを防止するため
に、RAM130への書き込み付勢入力130は+5Vに接続され
ている。RAM130の書き込み付勢入力はマイクロプロセツ
サ102によつて制御され、これは典型的にはインテルの
マイクロプロセツサ8051である。マイクロプロセツサ10
2とRAM130の間のインタフエースは1981年のインテルコ
ンポネントカタログ頁5−23から5−35に記述されたイ
ンデル8051マイクロプロセツサのプロトコルに従つて動
作する。簡単に述べれば、マイクロプロセツサ102はバ
スMDを通してRAM130の記憶位置アドレスを出力し、これ
はALEリードを通してマイクロプロセツサ102によつて付
勢されたときに、ラツチ135によつて受理される。マイ
クロプロセツサ102は次にリードRDあるいはWRとリードA
5を付勢することによつて、アドレスラツチ135に記憶さ
れたアドレス位置を読み書きすることができる。リード
WRが付勢されていれば、RAM130はWEAを入力し、CAが付
勢され、8ビツトバスMDを通してマイクロプロセツサ10
2によつて出力されたデータはポートDIを通してRAM130
にストローブされ、ラツチ135に記憶されたアドレスに
よつて規定される位置に記憶される。同様にしてその位
置のアドレスをバスMDに与え、リードALEを付勢し、リ
ードRDとリードA5を付勢してRAM130のストローブ入力CA
に接続されたゲートG1の出力にストローブパルスを生ず
ることによつて、マイクロプロセツサ102はRAM130の位
置を読むことができる。ラツチ135に記憶されたアドレ
スによつて規定されたRAM130の位置は読み出され、その
位置からのデータは8ビツトポートDIを通してバスMDに
出力される。従つて第1図に示した制御300は所望のタ
イムスロツトマイナス1に対応するRAM130の位置にその
信号のRAM125の記憶位置を書くことによつて、マイクロ
プロセツサ102を通して、特定のタイムスロツトの間
に、バスAあるいはバスBに対して、どのデイジタル周
波数成分を出力するかを制御する。
びD7を通してデータが書き込まれるのを防止するため
に、RAM130への書き込み付勢入力130は+5Vに接続され
ている。RAM130の書き込み付勢入力はマイクロプロセツ
サ102によつて制御され、これは典型的にはインテルの
マイクロプロセツサ8051である。マイクロプロセツサ10
2とRAM130の間のインタフエースは1981年のインテルコ
ンポネントカタログ頁5−23から5−35に記述されたイ
ンデル8051マイクロプロセツサのプロトコルに従つて動
作する。簡単に述べれば、マイクロプロセツサ102はバ
スMDを通してRAM130の記憶位置アドレスを出力し、これ
はALEリードを通してマイクロプロセツサ102によつて付
勢されたときに、ラツチ135によつて受理される。マイ
クロプロセツサ102は次にリードRDあるいはWRとリードA
5を付勢することによつて、アドレスラツチ135に記憶さ
れたアドレス位置を読み書きすることができる。リード
WRが付勢されていれば、RAM130はWEAを入力し、CAが付
勢され、8ビツトバスMDを通してマイクロプロセツサ10
2によつて出力されたデータはポートDIを通してRAM130
にストローブされ、ラツチ135に記憶されたアドレスに
よつて規定される位置に記憶される。同様にしてその位
置のアドレスをバスMDに与え、リードALEを付勢し、リ
ードRDとリードA5を付勢してRAM130のストローブ入力CA
に接続されたゲートG1の出力にストローブパルスを生ず
ることによつて、マイクロプロセツサ102はRAM130の位
置を読むことができる。ラツチ135に記憶されたアドレ
スによつて規定されたRAM130の位置は読み出され、その
位置からのデータは8ビツトポートDIを通してバスMDに
出力される。従つて第1図に示した制御300は所望のタ
イムスロツトマイナス1に対応するRAM130の位置にその
信号のRAM125の記憶位置を書くことによつて、マイクロ
プロセツサ102を通して、特定のタイムスロツトの間
に、バスAあるいはバスBに対して、どのデイジタル周
波数成分を出力するかを制御する。
多周波発生器105は数字トーン、サービストーン、コー
ルプログレストーンを各システムフレーム内で形成する
デイジタル化された周波数成分の複数個の連続したサン
プルを発生する複数のデイジタル正弦波発振器である。
デイジタル正弦波発振器はIEEEプロシーデイングス75IS
CASで出版された“絶対周期を持つデイジタル正弦波発
振器の設計”と題する論文に記述されたタイプのもので
良い。発生器105はまた各デイジタル化周波数サンプル
を発生したときにリードOBFを通してトーンカウンタ110
にパルスを出力するように構成されている。多周波発生
器105は第3図に示すように8MHzのクロツクを供給さ
れ、リードSYSFMを通して入力されたシステムフレーム
パルスによつて制御される。回路105によつて発生され
た各デイジタル周波数サンプルは8ビツトのバス107を
通してデユアルポートトーンRAMのDI入力に出力され
る。
ルプログレストーンを各システムフレーム内で形成する
デイジタル化された周波数成分の複数個の連続したサン
プルを発生する複数のデイジタル正弦波発振器である。
デイジタル正弦波発振器はIEEEプロシーデイングス75IS
CASで出版された“絶対周期を持つデイジタル正弦波発
振器の設計”と題する論文に記述されたタイプのもので
良い。発生器105はまた各デイジタル化周波数サンプル
を発生したときにリードOBFを通してトーンカウンタ110
にパルスを出力するように構成されている。多周波発生
器105は第3図に示すように8MHzのクロツクを供給さ
れ、リードSYSFMを通して入力されたシステムフレーム
パルスによつて制御される。回路105によつて発生され
た各デイジタル周波数サンプルは8ビツトのバス107を
通してデユアルポートトーンRAMのDI入力に出力され
る。
トーンカウンタ110はデイジタル周波数サンプルを発生
したときにリード108を通して多周波発生器108によつて
発生された各パルスを計数するための2進カウンタであ
る。トーンカウンタ110によつて発生された2進計数値
すなわちアドレスはアドレスバス108を通してトーンRAM
125のアドレスポートAIに供給される。従つて、多周波
発生器105によつて発生された各デイジタルサンプルは
デユアルポートトーンRAM125の連続した記憶位置に蓄積
され、ここでは各デイジタル周波数サンプルの記憶位置
は6ビツトのバス108を通してトーンカウンタ110から出
力されるアドレスに対応することになる。
したときにリード108を通して多周波発生器108によつて
発生された各パルスを計数するための2進カウンタであ
る。トーンカウンタ110によつて発生された2進計数値
すなわちアドレスはアドレスバス108を通してトーンRAM
125のアドレスポートAIに供給される。従つて、多周波
発生器105によつて発生された各デイジタルサンプルは
デユアルポートトーンRAM125の連続した記憶位置に蓄積
され、ここでは各デイジタル周波数サンプルの記憶位置
は6ビツトのバス108を通してトーンカウンタ110から出
力されるアドレスに対応することになる。
従つて、呼プロセツサ302(第1図)は発生器105によつ
て発生された各デイジタル周波数サンプルが記憶される
RAM125の記憶位置を知るようプログラムされている。例
えば、発生器105で発生される各周波数とそれに対応す
るRAM125の記憶位置を記憶するように呼プロセツサ302
のメモリー中で表すなわち翻訳マツプ(図示せず)を構
成することは容易である。このようにして、呼プロセツ
サ302は特定のトーンをRAM125の記憶位置に翻訳し、こ
れはマイクロプロセツサ102を通してテーブルRAM130の
記憶位置に記憶されている。
て発生された各デイジタル周波数サンプルが記憶される
RAM125の記憶位置を知るようプログラムされている。例
えば、発生器105で発生される各周波数とそれに対応す
るRAM125の記憶位置を記憶するように呼プロセツサ302
のメモリー中で表すなわち翻訳マツプ(図示せず)を構
成することは容易である。このようにして、呼プロセツ
サ302は特定のトーンをRAM125の記憶位置に翻訳し、こ
れはマイクロプロセツサ102を通してテーブルRAM130の
記憶位置に記憶されている。
発生器105はまたリード106を通してデユアルポートRAM1
25に供給されるストローブパルスを発生する。RAMの書
き込み付勢端子WEBは抵抗R3を通してシステムの接地に
接続されているから、多周波発生器105は、そのサンプ
ルを発生したときにトーンRAM125にデイジタル周波数サ
ンプルを書き込む。このようにして、周波数発生器105
は多周波発生器105に入力された8MHzのクロツクパルス
に応動して動作し、125マイクロ秒ごとに生ずるシステ
ムのフレームパルスに応動して動作し、多周波発生器を
動作して、デイジタル周波数サンプルの新らしい系列を
作り出す。
25に供給されるストローブパルスを発生する。RAMの書
き込み付勢端子WEBは抵抗R3を通してシステムの接地に
接続されているから、多周波発生器105は、そのサンプ
ルを発生したときにトーンRAM125にデイジタル周波数サ
ンプルを書き込む。このようにして、周波数発生器105
は多周波発生器105に入力された8MHzのクロツクパルス
に応動して動作し、125マイクロ秒ごとに生ずるシステ
ムのフレームパルスに応動して動作し、多周波発生器を
動作して、デイジタル周波数サンプルの新らしい系列を
作り出す。
デユアルポートトーンRAM125はテーブルRAM130と同様で
あるが、トーンRAM125中の記憶位置の数はシステムフレ
ームの間に周波数発生器105によつて発生されるデイジ
タルサンプルの数の2倍だけで良い。トーンRAM125はピ
ンポン的に動作し、第1のフレームの間に第1のフレー
ムの間に周波数発生器105はトーンRAM125の記憶位置の
下半分にデイジタルサンプルを書き、次のフレームの間
にトーンRAMの記憶位置の上半分にデイジタルサンプル
を書くようになつている。デイジタルサンプルはトーン
RAM125から周波数発生器105とは逆の方法で読み出され
る。従つて、発生器105がトーンRAM125の下半分に書い
ている間に、RAM125の上半分からはデイジタルサンプル
が読み出される。
あるが、トーンRAM125中の記憶位置の数はシステムフレ
ームの間に周波数発生器105によつて発生されるデイジ
タルサンプルの数の2倍だけで良い。トーンRAM125はピ
ンポン的に動作し、第1のフレームの間に第1のフレー
ムの間に周波数発生器105はトーンRAM125の記憶位置の
下半分にデイジタルサンプルを書き、次のフレームの間
にトーンRAMの記憶位置の上半分にデイジタルサンプル
を書くようになつている。デイジタルサンプルはトーン
RAM125から周波数発生器105とは逆の方法で読み出され
る。従つて、発生器105がトーンRAM125の下半分に書い
ている間に、RAM125の上半分からはデイジタルサンプル
が読み出される。
第3図に図示するように、トーンRAM125をピンポン的に
動作するために、フリツプフロツプ120が使用される。
フリツプフロツプ120にはリードSYSFMを通して入力され
るシステムのフレームクロツクパルスによつて、フレー
ムごとにパルスがあたえられ、フリツプフロツプ120は
各システムフレームの頭で状態を変化する。フリツプフ
ロツプ120のQ出力はトーンRAM125の入力アドレスのビ
ツト7に接続されており、一方フリツプフロツプ120の
出力はトーンRAM125の出力アドレスのビツト7に接続
されている。従って、フリツプフロツプ120からの出力
は各システムフレームで反転され、入力書き込みアドレ
スをRAM125の下半分から上半分に切替え、同時に出力読
み出しアドレスを上半分から下半分に切替える。
動作するために、フリツプフロツプ120が使用される。
フリツプフロツプ120にはリードSYSFMを通して入力され
るシステムのフレームクロツクパルスによつて、フレー
ムごとにパルスがあたえられ、フリツプフロツプ120は
各システムフレームの頭で状態を変化する。フリツプフ
ロツプ120のQ出力はトーンRAM125の入力アドレスのビ
ツト7に接続されており、一方フリツプフロツプ120の
出力はトーンRAM125の出力アドレスのビツト7に接続
されている。従って、フリツプフロツプ120からの出力
は各システムフレームで反転され、入力書き込みアドレ
スをRAM125の下半分から上半分に切替え、同時に出力読
み出しアドレスを上半分から下半分に切替える。
トーンRAM125の出力書き込み付勢WEAは抵抗R2を通して
連続的に+5ボルトに接続されており、データがポート
D0とアドレスポートA0を通してRAM125に書き込まれるの
を禁止している。上述したように、各タイムスロツトに
おいて、テーブルRAM130はトーンRAM125に対して6ビツ
トのバス131を通してアドレスを供給し、これはリード1
22の通してフリツプフロツプ120から出力されるアドレ
スビツトと組合わされる。トーンRAM125のポートA0に入
力されたアドレスはリード122を通して入力されたビツ
トと組合わされ、そのアドレスによつて表わされる記憶
位置が読み出され、その位置の内容が8ビツトのバス12
6を通して、8ビツトの出力ラツチAおよびBに出力さ
れるようにする。
連続的に+5ボルトに接続されており、データがポート
D0とアドレスポートA0を通してRAM125に書き込まれるの
を禁止している。上述したように、各タイムスロツトに
おいて、テーブルRAM130はトーンRAM125に対して6ビツ
トのバス131を通してアドレスを供給し、これはリード1
22の通してフリツプフロツプ120から出力されるアドレ
スビツトと組合わされる。トーンRAM125のポートA0に入
力されたアドレスはリード122を通して入力されたビツ
トと組合わされ、そのアドレスによつて表わされる記憶
位置が読み出され、その位置の内容が8ビツトのバス12
6を通して、8ビツトの出力ラツチAおよびBに出力さ
れるようにする。
クロツク発生器140は一連のクロツク信号(第4図)を
発生する組合せ回路であり、特定のデイジタル周波数サ
ンプルがシステムバスAとシステムバスBで生ずる特定
のシステムタイムスロツトに関してトーンRAM125から読
み出されるのを調整するようになつている。クロツク発
生器140はリードTOKEN*を通してRAM125のCAポートにス
トローブパルスを与え、これはトーンRAM125のポートAO
にバス131を通してテーブルRAM130から供給されたアド
レスプラスリード122を通るポートA7の入力によつて規
定されるRAM125の記憶位置を読み出させ、その位置に記
憶されたデータを8ビツトのバス126を通して出力させ
る。
発生する組合せ回路であり、特定のデイジタル周波数サ
ンプルがシステムバスAとシステムバスBで生ずる特定
のシステムタイムスロツトに関してトーンRAM125から読
み出されるのを調整するようになつている。クロツク発
生器140はリードTOKEN*を通してRAM125のCAポートにス
トローブパルスを与え、これはトーンRAM125のポートAO
にバス131を通してテーブルRAM130から供給されたアド
レスプラスリード122を通るポートA7の入力によつて規
定されるRAM125の記憶位置を読み出させ、その位置に記
憶されたデータを8ビツトのバス126を通して出力させ
る。
バスおよびトークセレクタ回路145はシステムバスAあ
るいはバスBのいずれかを選択してトーンRAM125によつ
て出力されたデイジタル周波数サンプルを8ビツトバス
126を通して伝送するための組合せ回路である。バスお
よびトークセレクタ回路145にリード133を通してマイク
ロプロセツサ102により、またセレクタ145にリード132
を経由してテーブルRAM130から出力される各データワー
ドのビツト7によつて制御される。
るいはバスBのいずれかを選択してトーンRAM125によつ
て出力されたデイジタル周波数サンプルを8ビツトバス
126を通して伝送するための組合せ回路である。バスお
よびトークセレクタ回路145にリード133を通してマイク
ロプロセツサ102により、またセレクタ145にリード132
を経由してテーブルRAM130から出力される各データワー
ドのビツト7によつて制御される。
マイクロプロセツサ102からのリード133はシステムバス
の選択すなわちシステムバスAあるいはシステムバスB
の選択に関してセレクタ145を制御し、リード132を通し
て入力されたビツト7はそれぞれのタイムスロツトの間
にデイジタル周波数サンプルを出力すべきかどうかにつ
いてセレクタ145に指示を与える。特定のタイムスロツ
トの間にデイジタルサンプルが出力されないときには、
リード132は論理“0"状態にあり、セレクタ145を動作し
て、それぞれリードOEAとOEBによつて出力ラツチ150お
よび155を消勢する。論理“0"状態にあるRAM130からの
リード132は論理“0"状態にあるマイクロプロセツサ102
からのリード133と組合わさつて、セレクタ145を動作し
てリードOEAによりラツチ150を付勢して、システムバス
Aを選択する。リード133が論理“0"状態にあり、リー
ド132が論理“1"状態にあるときにはリードOEBを通して
セレクタ145はラツチ155を付勢する。
の選択すなわちシステムバスAあるいはシステムバスB
の選択に関してセレクタ145を制御し、リード132を通し
て入力されたビツト7はそれぞれのタイムスロツトの間
にデイジタル周波数サンプルを出力すべきかどうかにつ
いてセレクタ145に指示を与える。特定のタイムスロツ
トの間にデイジタルサンプルが出力されないときには、
リード132は論理“0"状態にあり、セレクタ145を動作し
て、それぞれリードOEAとOEBによつて出力ラツチ150お
よび155を消勢する。論理“0"状態にあるRAM130からの
リード132は論理“0"状態にあるマイクロプロセツサ102
からのリード133と組合わさつて、セレクタ145を動作し
てリードOEAによりラツチ150を付勢して、システムバス
Aを選択する。リード133が論理“0"状態にあり、リー
ド132が論理“1"状態にあるときにはリードOEBを通して
セレクタ145はラツチ155を付勢する。
その代り、RAM130に記憶された各データワードのビツト
6をマイクロプロセツサ102からのリード133の代りに有
利に利用して、バスAあるいはバスBの選択に用いても
良い。このようにして、バス選択はシステムバスAある
いはバスBを通して出力されるべき特定のデイジタルサ
ンプルと適応的に接続されて、システムバスを使用する
能率を向上することができる。
6をマイクロプロセツサ102からのリード133の代りに有
利に利用して、バスAあるいはバスBの選択に用いても
良い。このようにして、バス選択はシステムバスAある
いはバスBを通して出力されるべき特定のデイジタルサ
ンプルと適応的に接続されて、システムバスを使用する
能率を向上することができる。
出力ラツチ150と出力ラツチ155はトーンRAM125からの出
力をバス126を通してラツチし、そのデータをそれぞれ
8ビツトのバス152あるいは153を通してバスバツフア16
0あるいはバスバツフア165に与えるための8ビツトのラ
ツチ回路である。出力ラツチ150は上述したようにセレ
クタ145とクロツク発生器140によつて発生されるクロツ
クパルスTSTENによつて付勢される。クロツクパルスTST
ENはラツチ150を動作して、指定されたタイムスロツト
の間にトーンRAM125から生ずるデータを出力する。
力をバス126を通してラツチし、そのデータをそれぞれ
8ビツトのバス152あるいは153を通してバスバツフア16
0あるいはバスバツフア165に与えるための8ビツトのラ
ツチ回路である。出力ラツチ150は上述したようにセレ
クタ145とクロツク発生器140によつて発生されるクロツ
クパルスTSTENによつて付勢される。クロツクパルスTST
ENはラツチ150を動作して、指定されたタイムスロツト
の間にトーンRAM125から生ずるデータを出力する。
バスバツフアA160とバスバツフアB165は、回路100をシ
ステムバスAとシステムバスBにそれぞれバツフアする
両方向の8個の伝送ゲートから成る。クロツク発生器14
0はリードSYSCLKおよびSYSFMを通してそれぞれゲート14
0に入力されるシステムクロツクとシステムフレーム信
号とに応動して4つのクロツク信号TSTEN、TONEN、TSTE
N*およびTONEN*を発生する。クロツク発生器140はま
た、トーンカウンタ110および表カウンタをリセツトし
これらのカウンタによつて発生されたアドレスをシステ
ムフレームパルスと同期するために、システムフレーム
パルスの発生時にクリア信号を発生する。
ステムバスAとシステムバスBにそれぞれバツフアする
両方向の8個の伝送ゲートから成る。クロツク発生器14
0はリードSYSCLKおよびSYSFMを通してそれぞれゲート14
0に入力されるシステムクロツクとシステムフレーム信
号とに応動して4つのクロツク信号TSTEN、TONEN、TSTE
N*およびTONEN*を発生する。クロツク発生器140はま
た、トーンカウンタ110および表カウンタをリセツトし
これらのカウンタによつて発生されたアドレスをシステ
ムフレームパルスと同期するために、システムフレーム
パルスの発生時にクリア信号を発生する。
ここで第4図を参照すれば、図にはシステムクロツク信
号SYSCLKとシステムフレーム信号SYSFMに関してクロツ
ク発生器140によつて発生されるTSTENとTONENおよびそ
の補数であるTSTEN*とTONEN*のクロツク信号を図示し
ている。また第4図には表カウンタ115とトーンカウン
タ110をアドレス0にリセツトするためのクロツク発生
器140によつて供給されたクリア信号CLR(a)が図示さ
れている。
号SYSCLKとシステムフレーム信号SYSFMに関してクロツ
ク発生器140によつて発生されるTSTENとTONENおよびそ
の補数であるTSTEN*とTONEN*のクロツク信号を図示し
ている。また第4図には表カウンタ115とトーンカウン
タ110をアドレス0にリセツトするためのクロツク発生
器140によつて供給されたクリア信号CLR(a)が図示さ
れている。
第4図はまた上述したクロツク信号に関して分配装置10
0の動作のタイミングシーケンスを図示している。以下
の説明はトーンRAM125によつて供給される特定のデイジ
タル周波数サンプルに関して、例えばタイムスロツトO
のようなシステムタイムスロツトの間にシステムバスA
あるいはシステムバスBに与えられるべきサンプルに関
して説明される。
0の動作のタイミングシーケンスを図示している。以下
の説明はトーンRAM125によつて供給される特定のデイジ
タル周波数サンプルに関して、例えばタイムスロツトO
のようなシステムタイムスロツトの間にシステムバスA
あるいはシステムバスBに与えられるべきサンプルに関
して説明される。
第4図を参照すれば、テーブルカウンタ115(0)から
出力されたアドレス0はクロツク信号TSTEN*(B)の
後縁でRAM130に与えられる。約200ナノ秒あとで、テー
ブルRAM130からの記憶位置Oに記憶されていた情報を表
わす信号が利用できるようになり、第4図のテーブルRA
M(C)と書いた線に現われる。テーブルRAM130のポー
トD0から出力された6ビツトのアドレスはクロツク信号
TOKEN*(D)の後縁でトーンRAM125のA0ポートに与え
られる。約200ナノ秒後にトーンRAM125のポートA0に入
力されたアドレスによつて表わされる記憶位置の内容が
有効になり(E)、RAM125のポートD0を経由してバス12
6を経由して出力ラツチ150および155に出力される。
出力されたアドレス0はクロツク信号TSTEN*(B)の
後縁でRAM130に与えられる。約200ナノ秒あとで、テー
ブルRAM130からの記憶位置Oに記憶されていた情報を表
わす信号が利用できるようになり、第4図のテーブルRA
M(C)と書いた線に現われる。テーブルRAM130のポー
トD0から出力された6ビツトのアドレスはクロツク信号
TOKEN*(D)の後縁でトーンRAM125のA0ポートに与え
られる。約200ナノ秒後にトーンRAM125のポートA0に入
力されたアドレスによつて表わされる記憶位置の内容が
有効になり(E)、RAM125のポートD0を経由してバス12
6を経由して出力ラツチ150および155に出力される。
クロツクTOKENの後縁を参照すれば(F)、その信号は
回路130によつて出力されたクロツクビツト7をリード1
32を通してトークセレクタ145に与える。上述したよう
に、ビツト7の論理状態とマイクロプロセツサ102から
のリード133は回路145を動作して、ラツチ150あるいは
ラツチ155のいずれかを付勢する。さらに第4図を参照
して、クロツク信号TSTENの前縁(G)はバス126に含ま
れたRAM125からの出力を出力ラツチ150および出力ラツ
チ155に与える。クロツク信号TSTENの前縁(G)はまた
セレクタ回路145を動作して、リード133の状態とリード
132の論理状態に従つて出力ラツチ150あるいは出力ラツ
チ155のいずれかを付勢する。付勢されたあと、ラツチ1
50あるいは155はトーンRAM125から出力されたデイジタ
ル周波数サンプルを、バスバツフア回路160あるいは165
を通してシステムバスAあるいはシステムバスBに転送
する。
回路130によつて出力されたクロツクビツト7をリード1
32を通してトークセレクタ145に与える。上述したよう
に、ビツト7の論理状態とマイクロプロセツサ102から
のリード133は回路145を動作して、ラツチ150あるいは
ラツチ155のいずれかを付勢する。さらに第4図を参照
して、クロツク信号TSTENの前縁(G)はバス126に含ま
れたRAM125からの出力を出力ラツチ150および出力ラツ
チ155に与える。クロツク信号TSTENの前縁(G)はまた
セレクタ回路145を動作して、リード133の状態とリード
132の論理状態に従つて出力ラツチ150あるいは出力ラツ
チ155のいずれかを付勢する。付勢されたあと、ラツチ1
50あるいは155はトーンRAM125から出力されたデイジタ
ル周波数サンプルを、バスバツフア回路160あるいは165
を通してシステムバスAあるいはシステムバスBに転送
する。
結論 本発明は以上述べた添付図面と詳細な説明によつて開示
された実施例に限定されるものではなく、本発明の精神
と範囲を逸脱することなく、構成要素と機能を置換、追
加および/あるいは削除することによつて再構成できる
ことは明らかである。
された実施例に限定されるものではなく、本発明の精神
と範囲を逸脱することなく、構成要素と機能を置換、追
加および/あるいは削除することによつて再構成できる
ことは明らかである。
例えば、話中音、リオーダ音のようなサービス音を形成
する周波数をデユアルポートトーンRAM125に記憶する前
に混合してもよく、これらのトーンは断続するから、こ
の断続の速度は呼プロセツサ指示回路100によつてエミ
ユレートして所望の速度で予め混合されたトーンをシス
テムバスAあるいはシステムバスBに対して、与えた
り、除去したりすることにしてもよい。またデユアルポ
ートRAM125を二つのメモリーデバイスで構成し、第1の
フレームの間で多周波発生器105を第1のメモリーに、
第2のフレームの間で第2のメモリーに接続するように
してもよい。この方法では、第2のメモリーは第1のフ
レームの間に読み出され、第1のメモリーは次のフレー
ムの間に読み出される。また分配のために多数のタイム
スロツトを使用することもでき、トーンメモリーとテー
ブルメモリーは同一のメモリーの一部としておいても良
いことは明らかである。
する周波数をデユアルポートトーンRAM125に記憶する前
に混合してもよく、これらのトーンは断続するから、こ
の断続の速度は呼プロセツサ指示回路100によつてエミ
ユレートして所望の速度で予め混合されたトーンをシス
テムバスAあるいはシステムバスBに対して、与えた
り、除去したりすることにしてもよい。またデユアルポ
ートRAM125を二つのメモリーデバイスで構成し、第1の
フレームの間で多周波発生器105を第1のメモリーに、
第2のフレームの間で第2のメモリーに接続するように
してもよい。この方法では、第2のメモリーは第1のフ
レームの間に読み出され、第1のメモリーは次のフレー
ムの間に読み出される。また分配のために多数のタイム
スロツトを使用することもでき、トーンメモリーとテー
ブルメモリーは同一のメモリーの一部としておいても良
いことは明らかである。
第1図はビジネス通信システムのブロツク図; 第2図はシステムポート回路のブロツク図; 第3図はトーン周波数分配装置の詳細なブロツク図; 第4図はトーン周波数分配制御信号の図である。 〔主要部分の符号の説明〕 300……中央処理装置 200……ポートコントローラ A、B……共通時分割多重バス 100……供給手段 200−2N……ポート回路組合せ手段 125……信号記憶手段 DI……信号記憶ポート DO……信号供給ポート 130……アドレスを発生する手段 110……カウンタ手段 130……テーブル記憶手段 115……分配手段 302……呼プロセツサ 202……ポート回路コントローラ
Claims (1)
- 【請求項1】タイムスロットのフレーム内にn個のタイ
ムスロットを有する共通時分割多重バス(A,B)を有す
る商業通信システムにおける、多周波信号を電話回線へ
送信するためのシステムポート(例えば200)にて用意
する装置において、該装置が、 前記多周波信号の個々の成分を生成しかつ各タイムスロ
ットの間、各々の該成分を前記バス(A,B)へ供給する
手段(100)と、 該成分の内、該バスから選択された成分を取り出しそし
て該選択された成分を組み合わせて各多周波信号を形成
しかつ形成された該多周波信号を電話回線へ供給する、
前記システムポート内に収容された手段(例えば200−2
0)とを有することを特徴とする装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/532,313 US4535454A (en) | 1983-09-15 | 1983-09-15 | Multifrequency tone distribution using a conferencing arrangement |
US532313 | 1983-09-15 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6085657A JPS6085657A (ja) | 1985-05-15 |
JPH0773395B2 true JPH0773395B2 (ja) | 1995-08-02 |
Family
ID=24121262
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59191841A Expired - Fee Related JPH0773395B2 (ja) | 1983-09-15 | 1984-09-14 | 多周波信号供給装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US4535454A (ja) |
EP (1) | EP0138364B1 (ja) |
JP (1) | JPH0773395B2 (ja) |
CA (1) | CA1225727A (ja) |
DE (1) | DE3480982D1 (ja) |
IT (1) | IT1176707B (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0654973B2 (ja) * | 1983-11-09 | 1994-07-20 | ソニー株式会社 | Catvラインを使用したデジタル信号の伝送装置 |
US4718057A (en) * | 1985-08-30 | 1988-01-05 | Advanced Micro Devices, Inc. | Streamlined digital signal processor |
DE3730232C1 (de) * | 1987-09-09 | 1988-09-15 | Telefonbau & Normalzeit Gmbh | Verfahren zum Einspeisen von Hoertoenen in bestehende Gespraechsverbindungen bei einer Fernsprechvermittlungsanlage |
JPH02117242A (ja) * | 1988-10-27 | 1990-05-01 | Toshiba Corp | パケット通信装置のバス制御方式 |
US5276678A (en) * | 1990-06-18 | 1994-01-04 | Intelect, Inc. | Distributed switching and telephone conferencing system |
JP2725218B2 (ja) * | 1990-12-21 | 1998-03-11 | 株式会社リコス | 分散型電話会議制御装置 |
GB2337663B (en) * | 1995-03-31 | 2000-02-16 | Inmarsat Ltd | Communication method and apparatus |
US5867484A (en) * | 1997-01-31 | 1999-02-02 | Intellect Network Technologies | Switchable multi-drop video distribution system |
US8874837B2 (en) * | 2011-11-08 | 2014-10-28 | Xilinx, Inc. | Embedded memory and dedicated processor structure within an integrated circuit |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5480003A (en) * | 1977-12-09 | 1979-06-26 | Hitachi Ltd | Signal tone supply system in time-division telephone ex change system |
JPS56153876A (en) * | 1980-04-28 | 1981-11-28 | Oki Electric Ind Co Ltd | Tone transmission system |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4071711A (en) * | 1974-08-02 | 1978-01-31 | Farinon Electric Of Canada Ltd. | Telephone subscriber distribution system |
US4125877A (en) * | 1976-11-26 | 1978-11-14 | Motorola, Inc. | Dual port random access memory storage cell |
GB1595301A (en) * | 1976-12-10 | 1981-08-12 | Plessey Canada | Electronic telephone system |
GB2010048B (en) * | 1977-12-09 | 1982-05-06 | Hitachi Ltd | Supervisory and control system in time division switching system |
US4205203A (en) * | 1978-08-08 | 1980-05-27 | Wescom Switching, Inc. | Methods and apparatus for digitally signaling sounds and tones in a PCM multiplex system |
US4230908A (en) * | 1979-01-22 | 1980-10-28 | Plessey Canada Limited | Telephone summing circuit |
CA1124898A (en) * | 1979-03-01 | 1982-06-01 | Ernst A. Munter | Pcm tone signal generator |
DE3005162A1 (de) * | 1980-02-12 | 1981-08-20 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zur einspeisung von hoertoenen in konferenzverbindungen |
US4389720A (en) * | 1981-04-23 | 1983-06-21 | Bell Telephone Laboratories, Incorporated | Distributed digital conferencing system |
JPS57203391A (en) * | 1981-06-09 | 1982-12-13 | Nec Corp | Transmitting system for multifrequency signal of digital time division switchboard |
US4399535A (en) * | 1981-06-18 | 1983-08-16 | Siemens Corporation | Digital tone generator |
US4460806A (en) * | 1982-05-13 | 1984-07-17 | At&T Bell Laboratories | Dual tone multifrequency and dial pulse receiver |
US4475189A (en) * | 1982-05-27 | 1984-10-02 | At&T Bell Laboratories | Automatic interactive conference arrangement |
-
1983
- 1983-09-15 US US06/532,313 patent/US4535454A/en not_active Expired - Lifetime
-
1984
- 1984-07-19 CA CA000459247A patent/CA1225727A/en not_active Expired
- 1984-09-06 EP EP84306094A patent/EP0138364B1/en not_active Expired
- 1984-09-06 DE DE8484306094T patent/DE3480982D1/de not_active Expired - Fee Related
- 1984-09-14 JP JP59191841A patent/JPH0773395B2/ja not_active Expired - Fee Related
- 1984-09-14 IT IT22673/84A patent/IT1176707B/it active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5480003A (en) * | 1977-12-09 | 1979-06-26 | Hitachi Ltd | Signal tone supply system in time-division telephone ex change system |
JPS56153876A (en) * | 1980-04-28 | 1981-11-28 | Oki Electric Ind Co Ltd | Tone transmission system |
Also Published As
Publication number | Publication date |
---|---|
EP0138364A2 (en) | 1985-04-24 |
EP0138364A3 (en) | 1986-06-04 |
CA1225727A (en) | 1987-08-18 |
DE3480982D1 (de) | 1990-02-08 |
EP0138364B1 (en) | 1990-01-03 |
IT8422673A0 (it) | 1984-09-14 |
US4535454A (en) | 1985-08-13 |
JPS6085657A (ja) | 1985-05-15 |
IT1176707B (it) | 1987-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3997727A (en) | Time division multiplexed digital switching apparatus | |
US4360911A (en) | Digital signal switch system having space switch located between time switches | |
US4069399A (en) | TDM PCM Communication system | |
US4093827A (en) | Symmetrical time division matrix and a network equipped with this kind of matrix | |
EP0190679B1 (en) | Centralized image responsive telephone time slot interchange system | |
US3961138A (en) | Asynchronous bit-serial data receiver | |
GB2066623A (en) | Combined data and speech transmission arrangement | |
JPH0773395B2 (ja) | 多周波信号供給装置 | |
KR860000980B1 (ko) | 디지털 pbx시스템 | |
US4825433A (en) | Digital bridge for a time slot interchange digital switched matrix | |
US4805171A (en) | Unitary PCM rate converter and multiframe buffer | |
EP0331838B1 (en) | Digital key telephone system | |
US4432087A (en) | Demultiplexer circuit | |
US3898387A (en) | Digital data switching system utilizing voice encoding and decoding circuitry | |
US4471169A (en) | Arrangement of interactive telephone switching processors and associated port data storage means | |
US4519071A (en) | Phase-locked loop and clock circuit for a line switch | |
US3426158A (en) | Remote switch unit in a common control telephone system | |
US6160807A (en) | Timeslot interchange network | |
US4593388A (en) | Signal processors for digital telephone exchanges | |
US3904831A (en) | Tone control arrangement for electronic PABX | |
US4027108A (en) | Modular register and sender arrangement | |
US3479466A (en) | Communication system with control signal delay means | |
CA1051998A (en) | Tdm pcm communication system | |
GB2027565A (en) | Improvements in or relating to the switching of digital signals | |
US4514842A (en) | T-S-T-S-T Digital switching network |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |