JPS6085657A - 多周波信号供給装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は分散形プロセッサアーキテクチャによる時分割
多重ビジネス通信システムのたメツトーン分配システム
に関する。

背景技術 通信システムは端末の間の接続を設定し、ユーザに対し
て接続の状態を知らせるための手段としてユーザに対し
て制御信号を供給するために、制御信号に応動する。例
えば、通信システムのユーザは被呼端末が利用できない
ことを示す表示として話中音を識別する。

制御信号は回転ダイヤルや多周波トーンのような数字を
表わすかあるいは話中音あるいは全経路塞ね、の↓うな
サービス信号を表わす。

蓄積プログラム型のビジネス通信システムでは、コルプ
ログレス音あるいは信号音をラインに供給する目的で多
周波発生器をラインに接続するために呼処理時間が失な
われる。

典型的には、ラインと多周波発生器の選択されたポート
の間に接続を設定するために時間が消費される。存在す
る呼が少数であるときには、接続を設定するのに要する
時間は問題にはならない。しかし繁忙時には失なわれる
時間の累積はかなりなものになる。さらに、多周波トー
ンの需要がトーン発生器の容量を越えたときには、この
問題は重大な問題となる。この問題に対する確実ではあ
るが高価な解法は最悪の呼処理の需要を満足するために
充分な数のマルチトーン発生器を設けることである。

さらに多周波トーン発生器すなわち発振器は典型的には
所定の数のトーンあるいは周波数を提供するように構成
されている。もし将来のサービスあるいは機能が新らし
いトーンを要求したときには、追加のトーンを提供する
ために発生器を変更しなければならない。

従来技術の通信システムにおけめこの問題に対する解決
法はシステムの時分割バスの割当てられたタイムスロッ
トの間にシステムのポート回路に予め混合されたＭＦト
ーンを分１配する方法である。これらの従来のトーン分
配システムは電話番号の発生に使用する数字トーンを提
供するのに１０個のタイムスロットを使用し、スター（
＊）とゲート（≠）信号を分配するのに２個のタイムス
ロットを使用する。このようなシステムは中央処理装置
の制御下に、トランクあるいはポート回路をタイムスロ
ットのシーケンスを通してスイッチし、電話番号および
特殊サービスの発生を行なう。

このように時分割バスを使用するのはもしトーン信号を
伝送していないときには、呼処理に割当てることができ
るシステムのタイムスロットの用途としては能率が悪い
。さらに、将来において特定のタイムスロットに追加の
トーンを永久に割当てなければならなくなれば、バスの
能率はさらに低下する。

従って、将来の成長を容易に満足し、最少の数のタイム
スロットと最少の呼処理時間を使用するようなトーン分
配システムの必要がこの分野であることになる。

発明の要約 本発明に従えば、コールプログレス音と数字音のディジ
タル周波数サンプルは中央周波数発生器から、システム
の時分割バスを通して、すべてのポート回路に分配され
る。数字音周波数のような高い頻度で使用される周波数
には連続的な永久のタイムスロットが割崩てられ、一方
、あまシ使用されない周波数には中央処理ユニットの要
求によってタイムスロットが割当てられる。システムの
初期化のときに、ポート回路は中央処理ユニットによっ
て、トーン数字を形成する周波数タイムスロットの連続
の開始タイムスロットを知らされる。この情報はポート
回路に関連したメモリーに記憶される。このあとで、中
央呼処理ユニットから電話番号を受信したときに、ポー
ト回路は電話番号の各数字を自動的に翻訳し、電話番号
を表わすトーン数字を形成するディジタル周波数のタイ
ムスロットアドレスを得るためにローカルメモリーをア
ドレスする。ポート回路は次に自動的に適切な周波数タ
イムスロットを選択し、ディジタル周波数を相互に自動
的に混合して各数字音を発生して、電話番号を発生する
。このようにして、多くの場合トーン分配には中央処理
の時間は使用しなくｈｂ、これによってトーン分配に必
要な呼処理時間を大幅に減少する。

本発明の動作と実現について、図面を参照して説明する
が、これによって本発明は完全に理解されるものである
。

詳細な説明 第１図はシステムボート２００およびシステムボート２
００−ｎのようなシステムボート回路が多数のステーシ
ョンと交換局ラインを取扱かうビジネス通信システムバ
ス示している。システムボート回路はバスＡとバスＢと
共通システム制御３００を持つデュアルバスディジタル
システムに接続されている。バスＡとバスＢは時分割多
重され、各々は１２５マイクロ秒のシステムフレームの
中で２５６タイムスロツトのような複数のタイムスロッ
トを提供するように配置されている。呼プロセッサ３０
２はポート回路を経由してステーションから刺激を取り
入れ、各通信に適切なタイムスロットを割当てることに
よってステーションおよび／あるいはラインの間の通信
を制御する。呼プロセッサ３ｏ２（中央プロセッサｊは
与えられた会議のために組合わせなければならないタイ
ムスロットの番号を示　゛す制御情報をシステムボート
に与える。会議は音声信号の会議でもトーン数字訃よび
コー　□ルプログレス音を形成する周波数成分のもので
あってもよい。

クロック回路（図示せず）は各システムボート回路２０
０とトーン周波数分配装置１００に対して約１２５マイ
クロ秒ごとのシステムフレームパルスとシステムの回路
をシステムバスＡおよびＢと同期するための２．０４８
メカへルツのクロック信号（第４図に図示）を与える。

当業者には周知であるように、多周波数字は６９７　Ｈ
ｚ　にはじ１す、１４７７　Ｈｚ　に終る７個の周波数
のグループから二つの周波数を組合わせることによって
形成される。軍用のようなある種の応用では１６３３　
Ｈｚ　の８番目の周波数が多周波トーン数字を多周波ト
ーン数字を形成する周波数のグループに含める。従って
、トーン周波数分配装置ｉｏｃ＋は通常は７個の連続し
たタイムスロット（軍用では８個のタイムスロット）を
使用して１，７個のディジタル化された周波数サンプル
を分配し、これがボート回路２００のようなシステムの
ボート回路によって受理されて電話番号とスター（湘お
よびゲート煉）の信号のようなサービス信号を発生する
。トーン分配装置１００はまた、例昆ば５２０　Ｈｚお
よび４８０Ｈｚ　を表わすディジタル化された成分周波
数から形成される話中音やリオーダ音のようなサービス
トーンを形成する信号をバスＡあるいはバスＢに分配す
る。

上述したように、トーン信号を形成するディジタル化さ
れた周波数サンプルは、呼プロセッサ３０２によって割
当てられた一連の連続したタイムスロットの間にバスＡ
あるいはバスＢのいずれかに分配される。これらのタイ
ムスロットの割当はシステムの初期化の間に呼プロセッ
サ３０２によってシステムポート２００のような各シス
テムポートに供給さブロック（図示せず）に記憶される
。このようにして、ボート回路はトーン数字を発生する
ためにシステムバスＡあるいはシステムバスＢから自動
的にディジタル化された周波数成分をとる。従って、電
話番号の発生のためには、呼プロセッサ３０２はその電
話番号がボート回路で自動的に発生されるようにするた
めに、呼プロセッサ３０２はただシステムポートに電話
番号を渡せばよい。

第１図のシステムポートは％にその回路素子を図示する
ために第２図に拡大して図示されている。バスバッファ
２０４はシステムのボート回路を高いファンアウトのシ
ステムバスＡおよびＢと接続している。ＣＰＬ２００−
２０のような会議・ポート論理回路印ＰＬ）はステーシ
ョンとバッファ付きバス３２１．３２２の間の信号を制
御し、処理する。ＣＰＬはステーションの各々からの信
号を二つのバスＡあるいはＢのいずれケに送り、いずれ
かのバスから各ステーションに向けた信号を受信する。

ＣＰＬＩ−Ｊ：分散された会議機能を実行するように動
作する。

典型的には、多周波信号対の高い方の周波数成分は、信
号対の低い方の信号成分よシ大きい利得を持っている。

従って、ＣＰＬはシステムバスＡあるいはシステムバス
Ｂからとられたディジタル化された周波数成分に対１−
て利得調整を行なうようになっている。例えば、数字ト
ーンのような多周波信号を形成する信号対の低い方の周
波数成分にＯｄｂ　の利得を与え、高い方の周波数成分
に１　ｄｂ　利得を与える。

第２図にはまたマイクロプロセッサ２０２とバスインタ
フェース２０３が図示されている。マイクロプロセッサ
２０２はパス４０１全通してＣＰＬの各々に対してタイ
ムスロットを送受する。バスインタフェース２０３はマ
イクロプロセッサがバス３２１あるいは３２２のいずれ
かを通し、バスＡあるいはハスＢを経由してバスインク
フェース１０１（第１図）経由で呼プロせツサ３０２と
通イ言できるようにする。図示のシステムに設けられた
２本のバスによって、システムの容量全２倍にすること
ができる。各ｌ（スは２，０４８゜Ｍ　Ｈｚ　のシステ
ムのサンプＩノンク゛周波数で動作シ、ハス当り２５６
タイムスロ゛ノドを可ｔ＞Ｑにする。２本のバスによっ
て、５１２タイムスロツト捷で許されるが、ここで開示
する発明においては、２本の）＼スを言貨けることは要
件ではない。

動作に当っては、ステーションＳ１のようなステーショ
ンセットから出力された交換局電話番号はシステムポー
ト２００とシステムバスＡあるいはバスＢ（第１図）を
縫目］シて　′呼プロセッサ３０２によって受イ言され
る。電話番号は呼プロセッサ３０２（第１図）力１らシ
ステムバスＡあるいはノ〜スＢとインタフェース２０３
を経由して、コントローラ２０２に与えられる。コント
ローラ２０２は電話番号を関連するメモリー（図示せず
）に記憶し、各電話番号数字をシステムバスのタイムス
ロットのアドレスと利得調整値に変換し、これがＣＰＬ
２００−２ＮのよりなＣＰＬに渡される。ＣＰＬ２００
−２ＮＩｒｉシステムハスＡあるいはバスＢから電話番
号数字を形成するディジタル周波数サンプルを自動的に
取り、与えられた利得調整値をサンプルに適用し、サン
プルを組合わせてラインＣＯを通して分配する。電話番
号の各数字は同様の方法で発生され、各数字は市内電話
局に対して適当な時間幅の間送信される。

コールプログレス音あるいはサービス音の提供も同様に
行なわれる。呼プロセッサ３０２は話中音のようなサー
ビス音を識別すると、これを第１図のステーションＳ１
のようなステーションに送信する必要があるから、コン
トローラ２０２およびトーン分配装置１００に対してそ
のトーンを形成する周波数成分サンプルにどのタイムス
ロットが割当てられている力・を知らせる。このあとで
、コントローラ２０２はＣＰＬ２０″０−２０に指示し
てそのサンプルをその会議接続に割当てられたタイムス
ロットの間にシステムバスＡあるいはハスＢのいずれか
からとる。ＣＰＬはそのステーションがオンフックした
という信号（刺激）を呼プロセッサ３０２から受信する
寸で、この割当てられたタイムスロ゛ノドの組合せを継
続する。このような刺激を受信すると、呼プロセッサ３
０２（第１図）はコントローラ２０２に対して話中音を
形成するタイムスロ゛ノドを切断するように指示する。

呼プロセッサ３０２は他のステーションが同一のサービ
ス音を要求しているかどうかに従って話中音タイムスロ
ットから分配装置１００を切断するオプションを持って
いる。

話中音のようなサービス音の中断はシステムポート２０
０のようなシステムポートでも、周波数分配装置１００
でも行なえるようにプログラムすることができる。例え
ば、システムポートにおいては、ＣＰＬは中断機能を実
現するために、ＣＰＬはトーンタイムスロットとの間で
、くりかえして接続、切断を行なうことができる。しか
し、この方法ではコン・　トローラ２０２の呼処理時間
を消費してし１つ。従って、サービス音、例えばリオー
ダ音あるいは話中音の断続はトーン周波数分配装置１０
０で行なわれる。

第３図を参照すれば、図には周波数分配回路１００の詳
細なブロック図が図示しであるが、これては１２５マイ
クロ秒のシステムフレームラ規定するシステムフレーム
パルスがリードＳＹＳＦＭを通して回路１００に供給さ
れる。チーフルカウンタ１１５によって発生されるタイ
ムスロットアドレスをシステムバスＡあるいはシステム
バスＢ上で発生するシステムタイムスロットと同期する
ためにクロック回路（図示せず）が使用される。しかし
、この例では表カウンタ１１５によって発生されるタイ
ムスロットアドレスはシステムタイムスロットよシ、１
タイムスロット分先行している。この機能によって周波
数分配装置１００が特定のシステムタイムスロットに割
当てられたディジタル周波数サンプルを処理し、適切な
タイムスロットの間に周波数サンプルをシステムハスＡ
あるいはシステムハスＢに与えることができるようにな
る。このようにして、分配装置１００を通る伝播遅延と
信号処理遅延を補正することができる。

表カウンタ１１５はリードＳＹＳＦＭを通って供給され
たシステムフレーム信号ＳＹＳＦＭに応動し、リード５
ＹＳＣＬＫを通して供給された２、　０４８　Ｍ　Ｈｚ
　のシステムクロンク信号に応動して、アドレスＯで開
始し、アドレス２５５で終了する順次の２進アドレスを
発生する。上述したように、８ビツトのバス１１６を経
由してカウンタ１１５から生ずるディジタル出力はシス
テムのアドレスタイムスロットよ！ｌ１１タイムスロッ
トたけ進んでいる。第３図に示すように、カウンタ１１
５からのデイジタル出力はバス１１６を経由してデュア
ルボー１〜ＲＡＭ１３０に接続されている。デュアルポ
ートＲＡＭ１３０は各８ビツトで２５６行のランダムア
クセスメモリーである。

ＲＡＭ１３０は８ビツト入力ＡＩと８ピント出力ＡＯを
同時にアドレスできる。ＲＡＭ１３０に出入するデータ
はそれぞれ８ビツト入力ボートＤｒと８ビツト出力ポー
トＤＯに生ずる。図示のように、ＲＡＭ１３０がらは６
ビツトだけのデータが出力バス１３１を通して出力され
、一方第７ビットは出力Ｄ７全通してリード１３２を経
由してセレクタ１４５に出力される。

デュアルポートテーブルＲＡＭ１３ｏあるいはデュアル
ポートトーンＲＡＭ１２５のいずれかは、エレクトロニ
ックデザイン誌、Ｎａ１９．１９７８年９月１３日号の
１２４頁からの’　ＲＡＭを使用したマルチプレクサに
よってハードウェアの大幅な節約〃と題する論文あるい
はジョンＲ，ライナートの１９７８年１１月１４日の米
国特許４．１２５．８７７号に示された型のものである
。

ＲＡＭＩ　３０はデュアルポートトールＲＡＭ１２５の
アドレスを記憶するだめの制御ＲＡＭとして使用される
。後述するようにデュアルポートＲＡＭ１２５は多周波
ディジタル発生器によって発生された数字トーンとサー
ビストーンの対応するディジタル周波数成分を記憶する
のに使用される。ＲＡＭ１３０はり−ド１１６を通して
表カウンタによって供給されたタイムスロットアドレス
に関して、６ビツトのバス１３１を通してデュアルポー
トトーンＲＡＭ１２５の出力アドレスを供給する。

この方法によって、デュアルポートトーンＲＡＭ１２５
に記憶されたディジタル周波数成分は、表カウンク１１
５によって発生されたタイムスロットアドレスに関して
、システムバスＡ６るいはシステムバスＢのいずれかに
分配される。例えば、６９７Ｈｚ　を表わすディジタル
周波数成分は多周波ティジタル発生器１０５によって発
生され、デュアルポートＲＡＭ１２５のアドレス位置５
に記憶されておシ、その信号はタイムスロット３６でシ
ステムバスＡあるいはシステムバスＢに出力されるべき
ものであるとしよう。システム制御３００はマイクロプ
ロセッサ１０２を経由してＲＡＭ１３０のアドレス位置
３５にアドレス５を格納する。７ｃの信号が正しいタイ
ムスロットすなわちタイムスロット３６でシステムバス
ＡあるいはシステムハスＢに供給されるようにするため
に、６９７　Ｈｚ　のテイジタル信号のブリフェッチの
ためにアドレス５ばＲＡＭ１３０のアドレス位置３６で
なく、位置３５に格納される。

ＲＡＭ１３０に対しテアトレスポートに０゜とデータポ
ートＤＯおよびＤ７を通してデータが書き込１れるのを
防止するために、ＲＡＭ１３０への書き込み付勢入力１
３０は＋５Ｖに接続されている。ＲＡＭ１３０の書き込
み付勢入力はマイクロプロセッサ１０２によって制御さ
れ、これは典型的にはインテルのマイクロプロセッサ８
０５１である。マイクロプロセッサ１０２とＲＡＭ１３
０の間のインタフェースは１９８１年のインテルコンポ
ネントカタログ頁５−２３から５−３５に記述されたイ
ンデル８０５１マイクロプロセツサのプロトコルに従っ
て動作する。簡単に述べれば、マイクロプロセッサ１０
２はバスＭＤを通してＲＡＭ１３０の記憶位置アドレス
を出力し、これはＡＬＥリードを通してマイクロプロセ
ッサ１０２によって付勢されたときに、ランチ１３５に
よって受理される。マイクロプロセッサ１０２は次にリ
ードＲＤあるいはＷＲとリードＡ５を付勢することによ
って、アドレスラッチ１３５に記憶されたアドレス位置
を読み書きすることができる。リードＷＲが付勢されて
いれば、ＲＡＭ１３０はＷＥＡを入力し、ＣＡが付勢さ
れ、８ビツトバスＭＤを通してマイクロプロセッサ１０
２によって出力されたデータはポートＩ）Ｉを通してＲ
ＡＭ１３Ｑにストローブされ、ラッチ１３５に記憶され
たアドレスによって規定される位置に記憶される。同様
にしてその位置のアドレスをバスＭＤＫ力え、リードＡ
ＬＥを付勢し、リードＲＤとリードＡ５を伺勢してＲＡ
Ｍ１３０のストローブ入力ＣＡに接続さｈ　たゲートＧ
１の出力にストローブパルスを生ずることによって、マ
イクロプロセッサ１０２はＲＡＭ１３０の位置を読むこ
とができる。ランチ１３５に記憶されたアドレスによっ
て規定されたＲＡＭ１３０の位置は読み出され、その位
置からのデータは８ビツトポートＤＩを通してバスＭＤ
に出力される。従って第１図に示した制御３００は所望
のタイムスロットマイナス１に対応するＲ　Ａ　Ｍ１３
０の位置にその信号のＲＡＭ１２５の記憶位置を書くこ
とによって、マイクロプロセッサ１０２を通□して、特
定のタイムスロットの間に、バスＡあるいはバスＢに対
して、どのディジタル周波数成分を出力するかを制御す
る。

多周波発生器１０５は数字トーン、サービストーン、コ
ールプログレストーンヲ各システムフレーム内で形成す
るディジタル化された周波数成分の複数個の連続したサ
ンプルを発生する複数のディジタル正弦波発振器である
。ディジタル正弦波発振器はＩＥＥＥプロシーディンゲ
ス７５　ｌ５ＣＡＳで出版されたＮ絶対周期を持つディ
ジタル正弦波発振器の設計〃と題する論文に記述された
タイプのもので良い。発生器１０５はまた各ディジタル
化周波数サンプルを発生したときにリードＯＢＦを通し
てトーンカウンタ１１０にパルスを出力するように構成
されている。多周波発生器１０５は第３図に示すように
８ＭＨｚのクロックを供給され、リードＳＹＳＦＭを通
して入力されたシステムフレームパルスによって制御さ
れる。回路１０５によって発生された各ディジタル周波
数サンプルは８ビツトのバス１０７を通してデュアルポ
ートトーンＲＡＭのＤＩ大入力出力される。

トーンカウンタ１１０はディジタル周波数サンプルを発
生したときにリード１０８を通して多周波発生器１０８
によって発生された各パルスを計数するための２進カウ
ンタである。トーンカウンタ１１ＯＫよって発生された
２進計数（直すなわちアドレスはアドレスバス１０８を
通してトーンＲＡＭ１２５のアドレスポートＡＩに供給
される。従って、多周波発生器１０５によって発生され
た各ディジタルサンプルはデュアルポートトーンＲＡＭ
１２５の連続した記憶位置に蓄積され、ここでは各ディ
ジタル周波数サンプルの記憶位置１−ｊ：６ビントのバ
ス１０８を通してトーンカウンタ１１ｏから出力される
アドレスに対応することになる。

従って、呼プロセッサ３ｏ２（第１図）は発生器１０５
によって発生された各ディジタル周波数サンプルが記憶
されるＲＡＭ１２５の記憶位置を知るようプログラムさ
れている。

例えば、発生器１０５で発生される各周波数とそれに対
応するＲＡＭ１２５の記憶位置を記憶するように呼プロ
セッサ３０２のメモリー中で表すなわち翻訳マツプ（図
示せず）を構成することは容易である。このようにして
、呼プロセッサ３０２は特定のトーンをＲＡＭ１２５の
記憶位置に翻訳し、これはマイクロプロセッサ１０２を
通してテーブルＲＡＭ１３０の記憶位置に記憶されてい
る。

発生器１０５はまたリード１０６を通してデュアルポー
トＲＡＭ１２５に供給されるストローブパルスを発生す
る。ＲＡＭの書き込み付勢端子ＷＥＢは抵抗Ｒ３を通し
てシステムの接地に接続されているから、多周波発生器
１０５は、そのサンプルを発生したときにトーンＲＡＭ
’１２５にディジタル周波数サンプルを書き込む。この
ようにして、周波数発生器１０５は多周波発生器１ｏ５
に入力された１３　Ｍ　Ｈｚ　のクロックパルスに応動
して動作し、１２５マイクロ秒ごとに生ずるシステムの
フレームパルスに応動して動作し、多周波発生器を動作
して、ディジタル周波数サンプルの新らしい系列を作り
出す。

デュアルポートトーンＲＡＭ１２５はテーブルＲＡＭ１
３０と同様であるが、トーンＲＡＭ１２５中の記憶位置
の数はシステムフレームの間に周波数発生器１０５によ
って発生されるディジタルサンプルの数の２倍たけで良
い。トーンＲＡＭ１２５Ｕピンポン的に動作し、第１の
フレームの間に第１のフレームの間に周波数発生器１０
５はトーンＲＡＭ１２５の記憶位置の下半分にディジタ
ルサンプルをｉき、次のフレームの間にトーンＲＡＭの
記憶位置の上半分にディジクルサンプルを書くようにな
ってｒる。ディジタルサンプルはトーンＲＡＭ１２５か
ら周波数発生器１０５とは逆の方法で読み出される。従
って、発生器１０５がトーンＲＡＭ１２５の下半分に書
いている間に、ＲＡＭ１２５の上半分からはディジタル
サンプルが読み出される。

第３図に図示するように、トーンＲＡＭ１２５をビンボ
ン的に動作するために、フリップフロップ１２０が使用
される。フリップフロップ１２０にはり−ドＳＹＳＦＭ
を通して入力されるシステムのフレームクロックパルス
によって、フレームごとにパルスがあたえられ、フリッ
プフロップ１２０は各システムフレームの頭で状態を変
化する。フリツー７’７０フプ１２０のＱ出力はトーン
ＲＡＭ１２５の入力アドレスのビット７に接続されてお
シ、一方フリンプフロフプ１２０の出力ＱはトーンＲＡ
Ｍ１２５の出力アドレスのビット７に接続されている。

従って、フリップフロップ１２０からの出力は各システ
ムフレームで反転され、入力書き込みアドレスをＲＡＭ
１２５の下半分から上半分に切替え、同時に出力読み出
しアドレスを上半分から下半分に切替える。

トーンＲＡＭ１２５の出力書き込み付勢ＷＥＡは抵抗Ｒ
２を通して連続的に＋５ボルトに接続されており、デー
タがボートＤＯとアドレスボートＡＯを通してＲＡＭ１
２５に書き込まれ°るのを禁止している。上述したよう
に、各タイムスロットにおいて、テーブルＲＡＭ１３０
はトーンＲＡＭ１２５に対して６ビツトのバス１３１を
通してアドレスを供給し、これはリード１２２を通して
フリップフロップ１２０から出力されるアドレスビット
と組合わされる。トーンＲＡＭ１２５のボートＡＯに入
力されたアドレスはリード１２２を通して入力されたビ
ットと組合わされ、そのアドレスによって表わされる記
憶位置が読み出され、その位置の内容が８ビツトのハス
１２６を通して、８ビツトの出力ラッチＡおよびＢに出
力されるようにする。

クロック発生器１４０は一連のクロック信号（第４図）
を発生する組合せ回路であり、特定のディジタル周波数
サンプルがシステムバスＡとシステムバスＢで生ずる特
定のシステムタイムスロットに関してトーンＲＡＭ１２
５から読み出されるのを調整するようになっている。ク
ロック発生器１４０はリードＴＯＫＥＮ＊を通してＲＡ
Ｍ１２５のＣＡポートにストローブパルスを与え、これ
はトーンＲＡＭ１２５のボートＡＯにバス１３１を通し
てテーブルＲＡＭ１３０から供給されたアドレスプ、ラ
スリード１２２を通るボートＡ７の入力によって規定さ
れるＲＡＭ１２５の記憶位置を読み出させ、その位置に
記憶されたデータを８ビツトのバス１２６を通して出力
させる。

ハスおよびトークセレクタ回路１４５はシステムバスＡ
あるいはバスＢのいずれかを選択してトーンＲＡＭ１２
５によって出力されたディジタル周波数サンプルを８ビ
ツトバス１２６を通して伝送するための組合せ回路であ
る。バスおよびトークセレクタ回路１４５にリード１３
３を通してマイクロプロセッサ１０２により、またセレ
クタ１４５にリード１３２を経由してテーフ゛ルＲＡＭ
１３０から出力される各データワードのビット７によつ
て制御される。

マイクロプロセッサ１０２からのリード１３３はシステ
ムバスの選択すなわちシステムバスＡあるいはシステム
バスＢの選択に関してセレクタ１４５を制御し、リード
１３２を通して入力されたビットγはそれぞれのタイム
スロットの間にディジタル周波数サンプルを出力すべき
かどうかについてセレクタ１４５に指示を与える。特定
のタイムスロットの間にディジタルサンプルが出力され
ないときには、リード１３２は論理ゝ１０　／／状態に
あり、セレクタ１４５を動作して、それぞれリードＯＥ
ＡとＯＥＢによって出力ラッチ１５０および１５５を消
勢する。論理“０“状態にあるＲＡＭＩ　３０がらのリ
ード１３２は論理ゝゝ０”状態にあるマイクロプロセッ
サ１０２からのリード１３３と組合わさって、セレクタ
１４５を動作してリードＯＥＡによりランチ１５０を付
勢して、システムバスＡを選択する。リード１３３が論
理１１０　／／状態にアシ、リード１３２が論理“１　
“状態にあるときにはリードＯＥＢを通してセレクタ１
４５はラッチ１５５を付勢する。

その代り、ＲＡＭ１３０に記憶された各データワードの
ビット６をマイクロプロセッサ１０２からのリード１３
３の代りに有利に利用して、バスＡあるいはバスＢの選
択に用いても良い。このようにして、バス選択はシステ
ムバスＡ６るいはバスＢを通して出力されるべき特定の
ディジタルサンプルと適応的に接続されて、システムバ
スを使用する能率を向上することができる。

出力ラッチ１５０と出力ラッチ１５５はトーンＲＡＭ１
２５からの出力をバス１２６を通してラッチし、そのデ
ータをそれぞれ８ビツトのバス１５２あるいは１５３を
通してバスバッファ１６０あるいはパスバッファ１６５
に与えるだめの８ビツトのランチ回路である。

出力ラッチ１５０は上述したようにセレクタ１４５とク
ロック発生器１４０によって発生されるクロックパルス
ＴＳＴＥ’Ｎによって付勢される。クロックパルスＴＳ
ＴＥＮはラッチ　、１５０を動作して、指定されたタイ
ムスロットの間にトーンＲＡＭ１２５から生ずるデータ
を出力する。

パスバッファＡ１６０とパスバッファＢ１６５は、回路
１００をシステムバスＡとシステムバスＢにそれぞれバ
ッファする両方向の８個の伝送ゲートから成る。クロッ
ク発生器１４０はリード５ＹＳＣＬＫおよびＳＹＳＦＭ
を通してそれぞれゲート１４０に入力されるシステムク
ロックとシステムフレーム信号とに応動して４つのクロ
ック信号ＴＳＴＥＮ。

ＴＤＮＥＮＸＴＳＴＥＮ＊およびＴＯＮＥＮ＊を発生す
る。クロック発生器１４０は筐た、トーンカウンタ１１
０および表カウンタをリセットしこれらのカウンタによ
って発生されたアドレスをシステムフレームパルスと同
期するために、システムフレームパルスの発生時にクリ
ア信号を発生する。

ここで第４図を参照すれば、図にはシステムクロック信
号５ＹＳＣＬＫとシステムフレーム信号ＳＹＳＦＭに関
してクロック発生器１４０によって発生されるＴＳＴＥ
ＮとＴＯＮＥＮおよ＊ びその補数であるＴＳＴＥＮ　とＴＯＮＥＮ＊のクロッ
ク信号を図示している。また第４図には表カウンター１
５とトーンカウンター１０をアドレス０にリセットする
だめのクロック発生器１４０によって供給されたクリア
信号ＣＬ　Ｒ（ａｌが図示されている。

第４図はまた上述したクロック信号に関して分配装置１
００の動作のタイミングシーケンスを図示している。以
下の説明はトーンＲＡＭＩ　２５によって供給される特
定のディジタル周波数サンプルに関して、例えばタイム
スロットＱのようなシステムタイムスロットの間にシス
テムバスＡ６るいはシステムバスＢに与えられるべきサ
ンプルに関して説明される。

第４図を参照すれば、テープルカウンタ１１５（０）か
ら出力されたアドレスＯはクロック信号ＴＳＴＥＮ＊　
（Ｂ＋の後縁でＲＡＭ１３０に与えられる。約２００ナ
ノ秒あとで、テーブルＲＡＭ１３０からの記憶位置０に
記憶されていた情報を表わす信号が利用できるようにな
り、第４図のテーブルＲＡ　Ｍ　（Ｃ１と書いた線に現
われる。テーブルＲＡＭ１３０のボートＤｏから出力さ
れた６ビントのアドレスはクロック信号Ｔ　ＯＫ　Ｅ　
Ｎ　（Ｄｉの後縁でトーンＲＡＭ１’２５のＡｏ’ボー
トに与えられる。約２００ナノ秒後にトーンＲＡＭ１２
５のポー）Ａｏに入力されたアドレスによって表わされ
る記憶位置の内容が有効になり（Ｅｌ、ＲＡＭ１２５の
ボートＤｏを経由してバス１２６を経由して出力ラッチ
１５０および１５５に出力される。

クロックＴＯＫＥＮの後縁を参照すれば（Ｆｌ、その信
号は回路１３０によって出力されたクロックピント７を
リード１３２を通してトークセレクタ１４５に与える。

上述したように、ビット７の論理状態とマイクロプロセ
ッサ１０２からのリード１３３は回路１４５を動作して
、ラッチ１５０ｔりるいはラッチ１５５のいずれかを付
勢する。さらに第４図を参照して、クロック信号ＴＳＴ
ＥＮの前縁（Ｇｌは］〈ス１２６に含まれたＲＡＭ１２
５からの出力を出力ラッチ１５０および出力ラッチ１５
５に与える。クロック信号ＴＳＴＥＮＯ前縁（Ｇｌはま
たセレクタ回路１４５を動作して、リード１３３の状態
とリード１３２の論理状態に従って出力ラッチ１５０あ
るいは出力ラッチ１５５のいずれかを付勢する。付勢さ
れたあと、ラッチ１５０あるいは１５５はトーンＲＡＭ
１２５から出力されたディジタル周波数サンプルを、バ
スバッファ回路１６０あるいは１６５を通してシステム
バスＡあるいはシステムハスＢに転送する。

結論 本発明は以上述べた添付図面の簡単な説明によって開示
された実施例に限定されるものではなく、本発明の精神
と範囲を逸脱することなく、構成要素と機能を置換、追
加および／あるいは削除することによって再構成できる
ことは明らかである。

例えば、話中音、リオーダ音のようなサー　′ビス音を
形成する周波数をデュアルポートトーンＲＡＭ１２５に
記憶する前に混合してもよく、これらのトーンは断続す
るから、この断続の速度は呼プロセンサ指示回路１００
によってエミュレートして所望の連戦で予め混合された
トーンをシステムバスＡあるいはシステムハスＢに対し
て、与えたり、除去したりすることにしてもよい。また
デュアルポートＲＡＭ１２５を二つのメモリーデバイス
で構成し、第１のフレームの間で多周波発生器１０５を
第１のメモリーに、第２のフレームの間で第２のメモリ
ーに接続するようにしてもよい。この方法では、第２の
メモリーは第１のフレームの間に読み出され、第１のメ
モリーは次のフレームの間に読み出される。また分配の
ために多数のタイムスロットを使用することもでき、ト
ーン′メモリーとテーブルメモリーは同一のメモリーの
一部としておいても良いことは明らかである。

【図面の簡単な説明】

第１図はビジネス通信システムのブロック図； 第２図はシステムボート回路のブロック図；第３図はト
ーン周波数分配装置の詳細なブロック図； 第４図はトーン周波数分配制御信号の図である。 〔主要部分の符号の説明〕 ３００・・・中央処理装置 ２００・・・ボートコントローラ Ａ、Ｂ・・共通時分割多重バス １００・・・供給手段 ２００−２Ｎ・・・ボート回路組合せ手段１２５・信号
記憶手段 ＤＩ・・・信号記憶ボート Ｄｏ・・・信号供給ボート １３０・・アドレスを発生する手段 １１０・・・カウンタ手段 １３０・・テーブル記憶手段 １１５・・・分配手段 ３０２　呼プロセッサ ２０２　・ボート回路コントローラ 、ＩＦＩＧ、ｌ

Claims (1)

1. 【特許請求の範囲】 １、　フレーム中にｎ個のタイムスロットを持つ共通時
   分割多重バスを経由してボートコントローラと通信する
   中央処理装置を持つ分散プロセッサ通信システム中のラ
   インに送信するためにシステムポート回路に多周波信号
   を提供する装置において、 該タイムスロット中の特定のものの間に該バスに対して
   複数の一義的な信号を発生して供給する手段と、 該バスから該信号の内の選択されたものを自動的に受理
   して、該受理した信号を組合わせて該信号を該ラインに
   供給するだめのボート回路組合せ手段と を含むことを特徴とする多周波信号供給装置。 ２、特許請求の範囲第１項に記載の装置において、該発
   生して供給する手段はさらに該発生信号の各々を記憶す
   る複数個の記憶位置を有し、該信号記憶手段はさらに信
   号記憶ボート（例えば、ＤＩ）と信号供給ポート（例え
   ばＤｏ）を持つ信号記憶手段と、 該発生された信号の各々に関して信号記憶ボートのアド
   レスを発生する手段と を有することを特徴とする多周波信号供給装置。 ３、ｔｆ！ｊ許請求の範囲第２項に記載の装置において
   、該発生して供給する手段はさらに該タイムスロットの
   特定のものに対応するアドレスを発生するカウンタ手段
   と、該信号記憶手段の記憶位置の情報識別位置を記憶す
   るだめの複数の記憶位置を有するテーブル手段と、 該信号記憶手段のアドレスを読み出すために該テーブル
   記憶手段に該タイムスロットアドレスを与えるように動
   作し、さらに該バスに分配するためにそれぞれの該信号
   サンプルを読み出すよう該雅号供給ポートに読み出され
   たアドレスを供給するように動作する分配手段と を含むことを特徴とする多周波信号供給装置。 ４、　フレーム中にｎ個のタイムスロットを持つ共通バ
   スを経由してポート回路コントローラと通信する呼プロ
   セッサを持つ通信システム中で多周波信号を形成する方
   法において、該方法は 該多周波信号の各周波数成分を表わす信号を発生し、 該タイムスロット中の選択されたものの間に該発生され
   た信号を該バスに供給し、該ポート回路において該バス
   から該発生された信号の内の選択されたものを受理し、
   該受理された信号を多周波信号に組合わせる　・ 段階を含むことを特徴とする多周波信号の形成方法。 ５、特許請求の範囲第４項に記載の方法において、該方
   法は 該信号タイムスロットの内のいくつかのアドレスを該ポ
   ート回路コントローラに通知し、 数字を該タイムスロットのアドレスに翻訳する °　段階を含むことを特徴とする多周波信号の形成方法
   。