KR860000980B1 - 디지털 pbx시스템 - Google Patents

Abstract

내용 없음.

Description

디지털 PBX시스템

제 1 도는 본 발명을 이용한 PBX키(key)시스템의 하드웨어에 대한 개략적 블록도.

제 2 도는 본 발명에 사용된 이중 버스 배열의 개략적 블록도.

제 3 도는 제 1 도와 제 2 도의 시스템의 디지털 데이터와 아날로그 데이터간의 인터페이스에 대한 일반적인 개략도.

제 4 도는 시스템을 위한 채널할당을 도시한 타이밍도.

제 5 도는 제 1 도의 블록도에서 사용할 수 있는 코덱(coder/decoder)의 블록도.

제 6 도는 본 발명에 사용된 프로세서 혹은 CPU의 개략적 블록도.

제 7 도는 본 발명을 이용한 시스템의 확장버전(version)인 제 2 도 및 제 3 도와 유사한 일반적인 개략도.

본 발명은 소용량 단일 프로세서 시스템에 관한 것으로, 본 발명은 46개와 동일한 갯수만큼의 포트 또는 입출력 터미널 요소를 제어하는 단일 프로세서를 사용한다.

본 발명은 에프. 아메드에 의해 1980년 3월 31일 출원된 미합중국 특허출원 제 135,464호와 1980년 4월 12일 캐나다에 출원된 캐나다 특허출원 제351,492호에 개시된 디지털PBX-키시스템 대한 소용량의 단일 프로세서 버전을 구비한다.

상기 인용된 출원에 개시된 시스템을 스테이션들과 드렁크들로 구성되는 그룹을 다수개 구비하고, 각 그룹은 그룹 프로세서를 가지며, 그룹 프로세서 모두는 중앙 프로세서에 액세스 된다.

그룹 프로세서들과 중앙 프로세서간의 정보는 수신 프로세서 신호들이 기억된 정보를 수신할때까지 메시지를 기억하는 그룹 프로세서들 내의 메모리를 거쳐 발생된다, 이러한 시도에 의해 인터럽트 필요성이 줄어든다.

인용된 출원에 개시된 시스템에 있어서, 상기 시스템내의 모든 정보는 프로세서와 메모리, 타이머 및 디코너간에 정보를 전송하도록 제공된 다른 버스와 시스템 버스를 거쳐 발송되는데, 상기 전자의 버스를 핵심(nucleus)버스라 부른다.

각 스테이션은 라인 회로의 공지된 감독 기능을 수행하는 인터페이스 회로와 스테이션 사이에서 연장된 4개의 도선을 갖는다. 4개의 도선중, 2개는 스피치 또는 데이터 도선이고, 나머지 2개는 제어 도선이다. 스피치 도선은 스테이션으로 부터의 스피치와 다이일링 정보를 아날로그 형태로 수신하고, 그러한 아날로그 데이터를 그 스테이션용 인터페이스와 관련된 코덱에 입력으로써 공급한다. 코덱에서는, 아날로그 스피치가 CPM 부호로 변환되고, 타임슬롯(slot)동안 그룹 버스에 전송된다.

당연히, 코덱은 PCM 부호 데이터를 스테이션으로 전송하기 위해 아날로그 스피치 신호로 변환된다.

상기 제어 도선들은 1980년 4월 28일 출원된 미합중국 특허출원 제144,780호에 기술된 형태의 스테이션에 데이터를 비동기 디지털 형태로 송수신한다. 제어 데이터는 스테이션 상태와 관련한 스테이터스 정보를 공급하기 위해 스테이션 인터페이스 회로에서 수신된다.

앞서 언급한 46개의 포트들간에 통신 통로를 제공하기 위해서, 상기 시스템은 병렬의 32채널 버스 2개를 갖는다. 상기 채널들중 많은 수가 감독 톤(tone)과 공통 서비스용으로 배정되고, 나머지는 컨퍼런스용으로 또는 다른 채널이 정상 호출에만 사용할 수 있게 되는 동안 정상동작용으로 배정된다. 64개 채널 모두는 이중 병렬 버스 배열에 의해 포트에 액세스될 수 있다. 만일, 더 많은 채널이 필요하게 되는 경우엔, 필요한 수의 버스 선택 비트를 사용하므로써 프로세서에 의해 수행되는 양호한 버스선택이 제공될 수 있고 병렬 버스가 추가로 제공될 수 있다.

여기에 기재된 시스템은 디지털/아날로그와 아날로그/디지털 코딩을 위해 상용적으로 이용되는 코덱을 사용한다. 사용된 코덱은 버스의 타임 슬롯에 대한 타임 슬롯 교환기의 필요성을 제거하기에 충분한 프로그램 능력을 갖는다.

그러므로, 본 발명의 제 1 목적은 개선된 소 용량의 디지털 PBX-키 시스템을 제공하는 것이다.

본 발명의 제 2 목적은 다수의 병렬 채널 버스를 갖고, 시스템의 각 포트들이 액세스될 수 있는 디지털 전송 통신 시스템을 제공하는 것이다.

본 발명의 제 3 목적은 n채널의 m개의 분리 버스들을 제공하는 것에 의해 기본채널수(n)(여기서, n은 24 혹은 32)가 n·m채널수로 확장될 수도 있는 소용량의 디지털 PBX키 시스템을 제공하는 것이다. (여기서 m은 정수일 수도 있다). m=8이면, 특정 채널을 액세싱하는 포트의 개별 코덱의 메모리내에서 선택되어 유지되는 타임슬롯을 갖는 버스 선택이 시스템 프로세서에 의해 제어된 8비트 워드로 만들어진다.

제 1 도에는 그룹 버스를 통해 시스템에 액세스되는 시스템 스테이션, 트렁크 또는 옵션 포트와 함께 본 시스템 블록도가 도시되어 있다. 상기 그룹 버스의 기능은 각 단부에서 플럭-인 연결과 함께 적어도 18개의 도선을 갖는 다수의 플랫형 도선 케이블에 의해 수행된다. 소규모 배열에서 시스템은 20개의 포트를 가지며, 대규모 배열에서는 46개 포트 이상의 두 그룹으로 구성되고, 통상적으로 더욱 많은 수의 포트는 가입자 스테이션이다. 그러한 스테이션의 각각은 1980년 4월 28일자로 제이. 데이비스에 의해 출원된 미합중국 특허출원 제144,780호에 개시된 형태의 전화장치와 함께 양호하게 장치되곤 한다. 그러한 스테이션 장치는 4개의 도선을 갖는데, 그중 2개는 시스템안의 스테이터스 또는 상태신호용이고, 나머지 2개는 행선 신호와 스피치용이다. 상태 신호 도선은 스테이션과 프로세서 사이의 비동기성 양방향 8비트 부호 데이터를 전송하고, 반면에 스피치 도선은 인터페이스에 결합된 코덱내에서 디지털 코드로의 전환을 위해 스테이션 인터페이스에 아날로그 신호를 공급한다.

스테이션, 트렁크 또는 옵션회로와 같은 각 포트에는 코덱을 포함하는 인터페이스가 존재한다. 본 발명에서 사용하기에 적합한 코덱은 인텔사에서 판매되는 부품번호 2910A로 그 블록도가 제 5 도에 도시되어 있다. 코덱은 상기 포트용 그룹 버스에 타임 슬롯 할당을 제공한다. 포트들간의 상호통신은 CPU또는 시스템 프로세서에 의해 제어된 것처럼 그룹버스의 타임 슬롯을 통해 이루어진다.

상기 시스템용 CPU는 인텔사의 8085인 8비트 프로세서 일수도 있으며, 그 블록도가 제 6 도에 도시되어 있다. 앞서 언급한 바와같이, 프로세서와 그 메모리, 논리 및 디코딩 사이의 상호 통신은 핵심 버스라고 불리는 전용 버스를 통해 이루어진다. 상기 핵심 버스의 기능은 요구된 바와같은 내부 배선에 의해 수행된다. 프로세서와 시스템간의 상호 통신은 어드레스/데이터 버퍼와 시스템 버스를 통해 이루어지고 시스템 버스를 사용해서 클럭된다. 시스템 버스의 기능은 플럭-인 연결과 함께 적어도 36개 도선을 갖는 다수의 플랫형 도선 케이블에 의해 수행된다. 프로세서는 상기 어드레스가 어드레스 버퍼에 삽입되고 나서부터 데이터를 송신하거나 수신하게 되는 장치를 선택한다. 그리고 상기 장치는 데이터 버퍼를 통해 데이터를 수신하거나 전송한다.

이러한 시스템에 사용된 메모리는 3가지 형태 즉, 프로그램, 데이터, 전원이상(power fail)으로 분리된다. 메모리 맵프드 I/O가 사용된다. 따라서, 메모리(3가지 형태중 어느하나)와 실제 I/O사이의 유일한 치이점은 어드레스 값이 다르다는 것이다.

프로그램 메모리는 비 휘발성 메모리이고, 마이크로 프로세서가 실행할 프로그램을 기억한다. 프로그램 메모리를 위한 다양한 메모리 크기와 장치 형태가 가능하다. EPROM(Erasable Programmeble Read Only Menory)과 마스크 프로그래머블 ROM사용될 수 있고, 그 장치는 크기가 16K, 32K 또는 64K비트 일 수도 있다.

데이터 메모리는 스태틱 RAM으로 구성된다. 데이터 메모리는 전원이 제거되면, 데이터가 손실되므로, 휘발성 메모리이다. 사용된 메모리 칩은 1K×4로 형성된 4K비트이다. 메모리의 이러한 블록은 시스템의 실시간 상태(타임슬롯 할당, 자동호출 백, 홀드, 재호출 타이머 등등)을 기억한다. 실시간 상태는 제어 판넬에 의해 로드된다. 이러한 메모리는 데이터 베이스의 사본만을 기억하는 EAROM(Electrically Alterable Read Only Memoy)를 사용한 비휘발성 메모리이다.

그룹버스와 시스템 버스 사이에는 스테이션 또는 트렁크 스테이터스를 해석하고 프로세서에 적당히 부호화된 상태 표시를 제공하는데 사용되는 많은 회로가 존재한다. 게다가, 컨퍼런스, 톤 발생기 및 다이얼 펄스레지스터와 같은 회로들은 포트들 사이에서 PCM형태의 다수 컨퍼런스를 제어하고, 감독 톤을 포트들에 제공하고 그리고 인터럽트 다이얼형태 또는 이중 톤 다주파수(DTMF)형태로 다이얼 펄스들을 레지스터하는 각각의 기능을 실행한다.

제 1 도에 도시된 이러한 블록들은 그룹버스와 시스템 버스 사이에서 상호 동작한다.

(a). CPU에 의한 요구에 응답하는 장치의 어드레스를 디코드 하는 포트 어드레스 블록.

(b) 시스템 버스와 이상(diphase)버스(그룹버스에 포함됨)사이에 직렬/병렬전환과 병렬/직렬 전환을 제공하는 이상 인터페이스 블록. 상기 회로는 2진 형태와 2상 형태 간의 엔코딩/디코딩도 제공한다. 서브 세트와 후크 스위치 형태와 같은 스테이션 스테이터스 신호들은 이 블록을 통과한다.

(c) 트렁크/스테이션 스테이터스 블록은 출력 다이얼링 정보와 다른 필요한 신호를 제공하는것 외에도 스테이션이나 트렁크의 상태 표시도 제공한다.

(d) 다이얼 펄스 또는 DTMF레지스터-다이얼 펄스(D.P.)레지스터는 스테이션 인터페이스 카드로 부터 루프 전류 스테이터스를 판독한다. 이러한 기능을 수행하기 위해 디지털 카운터와 단안정 멀티바이브레이터에 의해 카운트된 디짖은 내부펄스 타임 아웃을 검출한다. DTMF레지스터는 아날로그 DTMF레지스터로 공급된 PCM칩 세트의 1/2을 요구한다. 아날로그 DTMF레지스터는 고저 그룹 대역 필터, 리미터, 수신기 및 외부 구성소자들로 구성된다.

(e) 톤 블록은 음성 통로를 통해 들리는 톤에 대한 디지털 표시를 포함하는 ROM을 포함한다. 부가 회로는 이런 데이터를 직렬화하고 그것을 PCM버스에 공급한다.

(f) 컨퍼런스 회로는 4-3웨이나 1-4웨이 컨퍼런스로 분리될 수 있는 컨퍼런스 회로를 공급한다. 만일, 컨퍼런스 회로가 유용되지 않으면, 통화중 톤이 요구하는 상대방에 의해 들릴 것이다.

(g) MOH(Music On Hold)/페이징회로는 MOH를 위한 수신측과 페이징을 위한 송신측상의 특정회로를 갖는 스테이션 회로에서와 같은 종류의 PCM칩 세트를 사용한다. MOH는 하나의 음악원을 수용한다. 페이징 회로는 4개 조운으로 송신될 수 있다. 한개의 조운 또는 결합된 조운들이 동시에 액세스 될수도 있다.

(h) 어드레스 디코더 블록은 어드레스하기 위해 메모리와 입출력을 편리한 블록으로 브레이크 하는데 사용된다.

제 2 도에 도시한 바와같이, 그룹버스는 2개의 병렬 32채널 PCM버스로 구성된다. 모든 스테이션, 트렁크 및 옵션회로는 공통서비스 혹은 공통 제어회로로 호칭되는 모든 다른 회로가 액세스되는 것처럼 두 버스에 액세스 접근될 수 있다. 프로세서에 의해 결정된 어드레스 데이터의 한 비트는 2개의 PCM버스중 어느 하나가 사용중이란 것을 나타낸다.

제 3 도에는 코덱(스테이션 혹은 트렁크)과 그룹버스를 구성하는 2개의 PCM버스 들간의 인터페이스 배열이 도시되어 있다. 버스 선택 비트는 CPM버스 #1 또는 PCM버스 #2에 대한 버퍼를 인에이블 하기위해 프로세서로 부터 어드레스 데이터 버퍼를 거쳐 공급된다. 1개 비트 상태(하이 혹은 로우상태)는 데이터가 호르는 동안은 버퍼들(R2, T2)을 활성화시키고 동시에 인버터를 거친 나머지 비트상태는 버퍼들(R1, T1)을 구동시키게 된다. 그리고 제 3 도에 수신 및 송신용 통로가 각각 존재하고 각 방향에 대한 개개의 버퍼들이 존재한다는 것을 알수있다.

제 4 도에는 채널 배치, 즉 채널 할당에 관한것이 도시되어 있다. PCM버스 #1의 채널들중 0-24까지의 채널은 호출들을 처리하는데 유용하고, 25-31까지의 채널들은 DT(Dial tone), ROH(Receiver Off Hook) ROT(Re Order Tone), BT(Busy Tone), RT(Ring Tone), CNF(Confirmation Tone) 및 COT(Camp-On Tone)과 같은 특정 호출 처리톤 용으로 배치된다. 각 채널은 그 채널내의 8비트 워드를 위해 5타임 슬롯을 갖는다.

제 5 도는 PCM버스로 전송하기 위한 PCM포맷으로 코딩 스피치의 기능을 수행하고, 아날로그 스피치 신호로 전환하기 위해 버스로부터 PCM데이터를 수신하는 PCM코덱에 대한 블록도이다. 상기에서 언급한 코덱은 3개의 섹숀(전송, 수신 및 제어)을 가진 인텔 2910A일수도 있다.

제어부를 통한 코덱은 CLK의 클럭킹 또는 채널 클럭킹 입력리이드에 의해 결정된것 같은 Dc리이드 상에서 수신된 데이터를 통해 타임 슬롯할 당기능을 수행한다. Dc리이드상의 제어워드는 8비트의 연속 워드이고 상기 워드의 처음 2비트는 전송 또는 수신을 나타내고, 나머지 6비트들은 채널 할당을 한정한다. 코덱은 새로운 워드가 로드될 때까지 제어워드를 기억하고 유지시킨다. 이러한 코덱의 사용으로 인해 분리 타임 슬롯 상호 변환기는 필요없게 된다. PCM버스 #2상에서, 채널들이 4개의 3-파티 컨퍼런스와 한개의 4-편티 컨퍼런스를 컨퍼린싱 하도록 할당된다. 컨퍼런스 동안 수신된 데이터는 첫번째 3개의 채널을 사용하는 동시에 송신된 데이터는 3파티 컨퍼런스를 위해 요구된 6채널의 마지막 3채널을 사용한다. 같은 방식으로, PCM#2버스의 마지막 8개 타임 채널은 4파티 컨퍼런스를위해 사용될 수 있는데 그중 44ㅐ 채널은 데이터 수신용으로 사용되고, 나머지 4개 채널은 데이터 송신용으로 사용된다.

앞서 언급한 바와같이, 모든 스테이션과 트렁크는 프로세서로 부터 수신된 버스 어드레스 디짓에 의해 결정된 두 PCM버스에 액세스 된다.

제 7 도에는, 8병렬 PCM버스만큼 확장된 제 2 도와 제 3 도의 배열이 도시되어 있다. 각 버스는 24채널을 갖는다. 라인들은 한개 이상의 그룹내에서 유사한 라인들과 함께 그룹을 형성한다. 예를들면, 그룹1은 중앙국(C.O.)라인을 갖고, 그룹 2는 스테이션과 라인의 합성이고, 그룹 3내지 6은 스테이션, 그룹 7과 8은 톤과 같은 서비스를 갖는다. 각 그룹은 영구히 할당된 버스를 갖는다. 각 라인은 각 라인용 코덱에 영구히 결합된 전송패널을 갖는다. 코덱과 버스 사이에는 라인 드라이버가 공급되고, 상기 라인 드라이버로는 부품호 74 LS 244와 같은 8진의 것이 사용될 수 있다. 이런식으로 송신하는 동안 각 라인은 예정된 버스의 예정된 채널에 결합되거나 직접 연관된다.

수신하는 동안은 PCM버스는 8라인 설렉터로 버스들중에서, 필요한 버스 하나를 인에이블하므로써 지시되는프로세서에 의해 할당된다. 그후에 유용한 채널이 수신된 호출을 처리하도록 할당된다.

만일, 24×8RAM이 상기 프로세서와 1내지 8의 데이터 셀렉터 사이에서 사용될 수 있겠끔 요구되어지면, PCM데이터 흐름을 분열시키지 않고 프로세서가 새로운 타임 슬롯에서 어드레스를 기록할 수 있도록 타임 슬롯당 하나의 펄스가 스트로브 된다.

Claims (3)

1. 스테이션과 트렁크들로 구성된 그룹 다수개를 갖고, 각각의 그룹이 그룹 프로세서에 결합되고, 각 프로세서는 중앙 프로세서에 액세스되고 각 그룹 프로세서와 중앙 프로세서가 상기 그룹 프로세서에 결합된 메모리를 거쳐 데이터를 교환하는 멀티포트 PBX시스템에 있어서, 상기 각 스테이션과 트렁크들은 제 1 수신버퍼(R1)를 거쳐 제 1 PCM버스(PCM버스 #1)에 접속되고 제 2 수신 버퍼(R2)를 거쳐 제 2PCM버스(PCM버스 #2)에 접속된 수신 입력(Rx)과, 제 1 송신 버퍼(T1)를 거쳐 제 1 PCM버스(PCM버스 #1)에 접속되고 제 2 송신 버퍼(T2)를 거쳐 제 2 PCM버스(PCMㄹ버스 #2)에 접속된 송신출력(Tx)를 가진 코덱을 포함하고, 상기 각 스테이션은 예정된 멀티 디짓 어드레스(제 4 도)를 갖고 그 어드레스중 1디짓은 상기 제 1 혹은 제 2 PCM버스들의 선택에 대한 제어 신호를 결정하고, 상기 제어 비트에 따라 제 1 혹은 제 2 PCM버스들중 하나를 선택할 수 있도록 상기 제어 비트에 응답하는 프로세서를 포함하고, 상기 프로세어의 출력은 각 스테이션이 선택된 버스를 거쳐 데이터를 송수신 할 수 있도록 상기 버퍼들 각각에 접속된 것을 특징으로 하는 멀티포트 PBX시스템.
2. 제 1 항에 있어서, 상기 제 1 및 제 2 PCM버스들은 32채널 버스인 것을 특징으로 하는 멀티포트 PBX시스템.
3. 제 1 항에 있어서, 상기 제 1 및 제 2 PCM버스들중 하나는 컨퍼런싱 스테이션용으로 사용되는 것을 특징으로 하는 멀티포트 PBX시스템.

Images