JPH022636A - 薄膜トランジスタアレイの製造方法 - Google Patents
薄膜トランジスタアレイの製造方法Info
- Publication number
- JPH022636A JPH022636A JP63148735A JP14873588A JPH022636A JP H022636 A JPH022636 A JP H022636A JP 63148735 A JP63148735 A JP 63148735A JP 14873588 A JP14873588 A JP 14873588A JP H022636 A JPH022636 A JP H022636A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- amorphous silicon
- electrode
- gate insulating
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000010408 film Substances 0.000 claims abstract description 29
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 22
- 238000005530 etching Methods 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims abstract description 11
- 238000001020 plasma etching Methods 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 8
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims abstract description 4
- 229910052731 fluorine Inorganic materials 0.000 claims abstract description 4
- 239000011737 fluorine Substances 0.000 claims abstract description 4
- 230000002950 deficient Effects 0.000 abstract description 4
- PXBRQCKWGAHEHS-UHFFFAOYSA-N dichlorodifluoromethane Chemical compound FC(F)(Cl)Cl PXBRQCKWGAHEHS-UHFFFAOYSA-N 0.000 abstract description 3
- 239000011521 glass Substances 0.000 abstract description 3
- 239000007789 gas Substances 0.000 description 10
- 150000001721 carbon Chemical class 0.000 description 4
- 238000003491 array Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 125000004432 carbon atom Chemical group C* 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 125000001309 chloro group Chemical group Cl* 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は、例えば液晶表示装置に用いられる薄膜トラ
ンジスタアレイにに間するもので、特にその電極の被覆
性の改善方法に関するものである。
ンジスタアレイにに間するもので、特にその電極の被覆
性の改善方法に関するものである。
［従来の技術］
第４図は例えば特開昭６２−３２６５１号公報に示され
た従来の薄膜トランジスタアレイを示す平面図であり、
第５図は第４図のｖ−ｖ線断面図である。
た従来の薄膜トランジスタアレイを示す平面図であり、
第５図は第４図のｖ−ｖ線断面図である。
図において（１）は絶縁基板、（２）は画素電極、（３
）はゲート電極、（４）はゲート絶縁膜、（５）はアモ
ルファスシリコン、（６）はソース電極、（７）はドレ
イン電極である。
）はゲート電極、（４）はゲート絶縁膜、（５）はアモ
ルファスシリコン、（６）はソース電極、（７）はドレ
イン電極である。
この薄膜トランジスタアレイを製造するには、まずガラ
ス等の絶縁基板（１）上に画素電極（２）を所望のパタ
ーンに形成する０次いでゲート電極（３）を 所望のパ
ターンに形成した後、ゲート絶縁膜（４）とアモルファ
スシリコン（５）を連続的に形成し、所望のレジストパ
ターンを形成し、ゲート絶縁膜（４）とアモルファスシ
リコン（５）を連続的にエツチングする。この後ソース
電極（６）及びドレイン電極（７）を所望のパターンに
形成する。
ス等の絶縁基板（１）上に画素電極（２）を所望のパタ
ーンに形成する０次いでゲート電極（３）を 所望のパ
ターンに形成した後、ゲート絶縁膜（４）とアモルファ
スシリコン（５）を連続的に形成し、所望のレジストパ
ターンを形成し、ゲート絶縁膜（４）とアモルファスシ
リコン（５）を連続的にエツチングする。この後ソース
電極（６）及びドレイン電極（７）を所望のパターンに
形成する。
この薄膜トランジスタはゲート電極（３）及びソース電
極（６）に電圧を印加することによって作動するスイッ
チング素子として働き、ドレイン電極（７）を通して画
素電極（２）をオン、オフする。従ってゲート電極（３
）、ソース電ｇ！（６）及びドレイン電極（７）が断線
していないことと電極間での短絡がないことが正常なス
イッチング素子として作動するためには最低限必要であ
る。この薄膜トランジスタアレイを例えば液晶表示装置
用に用いる場合には、一つの液晶表示装置内にある １
００万個程度の薄膜トランジスタがすべて正常に作動す
ることが必要であり、正常でない薄膜トランジスタが存
在すると液晶表示装置の画質を著しく悪くするため、欠
陥薄膜トランジスタ発生率を極めて低くすることが必要
である。
極（６）に電圧を印加することによって作動するスイッ
チング素子として働き、ドレイン電極（７）を通して画
素電極（２）をオン、オフする。従ってゲート電極（３
）、ソース電ｇ！（６）及びドレイン電極（７）が断線
していないことと電極間での短絡がないことが正常なス
イッチング素子として作動するためには最低限必要であ
る。この薄膜トランジスタアレイを例えば液晶表示装置
用に用いる場合には、一つの液晶表示装置内にある １
００万個程度の薄膜トランジスタがすべて正常に作動す
ることが必要であり、正常でない薄膜トランジスタが存
在すると液晶表示装置の画質を著しく悪くするため、欠
陥薄膜トランジスタ発生率を極めて低くすることが必要
である。
［発明が解決しようとする課題］
従来の薄膜トランジスタは以上のように構成されており
、同一パターンでアモルファスシリコン及びゲート絶縁
膜を連続エツチングしている。そのため、アモルファス
シリコン及びゲート絶縁膜を等方的なエツチングを行っ
た場合にはアモルファスシリコンとゲート絶縁膜の界面
付近がひさし状になり、反応性イオンエツチング法によ
り異方的な垂直なエツチングを行った場合にはエツチン
グ段差部の形状が急峻となり、ともにその後形成するソ
ース電極及びドレイン電極がエツチング段差部でくびれ
、断線による欠陥発生とソース電極とゲート電極間の短
絡、ドレイン電極とゲート電極間の短絡による欠陥発生
の確率が高いなどの問題点があった。
、同一パターンでアモルファスシリコン及びゲート絶縁
膜を連続エツチングしている。そのため、アモルファス
シリコン及びゲート絶縁膜を等方的なエツチングを行っ
た場合にはアモルファスシリコンとゲート絶縁膜の界面
付近がひさし状になり、反応性イオンエツチング法によ
り異方的な垂直なエツチングを行った場合にはエツチン
グ段差部の形状が急峻となり、ともにその後形成するソ
ース電極及びドレイン電極がエツチング段差部でくびれ
、断線による欠陥発生とソース電極とゲート電極間の短
絡、ドレイン電極とゲート電極間の短絡による欠陥発生
の確率が高いなどの問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、信頼度の高い電極を安定に得ることにより、
薄膜トランジスタアレイ中の欠陥薄膜トランジスタの発
生率を大きく低減し、欠陥のない薄膜トランジスタアレ
イを高歩留まりで得ることを目的とする。
たもので、信頼度の高い電極を安定に得ることにより、
薄膜トランジスタアレイ中の欠陥薄膜トランジスタの発
生率を大きく低減し、欠陥のない薄膜トランジスタアレ
イを高歩留まりで得ることを目的とする。
［課題を解決するための手段］
この発明の薄膜トランジスタアレイの製造方法は、ゲー
ト絶縁膜及びアモルファスシリコンを連続エツチングす
る工程において、ゲート絶縁膜及びアモルファスシリコ
ンを、弗素を含むガスを用いてプラズマエツチング法に
より傾斜エツチングするようにしたものである。
ト絶縁膜及びアモルファスシリコンを連続エツチングす
る工程において、ゲート絶縁膜及びアモルファスシリコ
ンを、弗素を含むガスを用いてプラズマエツチング法に
より傾斜エツチングするようにしたものである。
［作用］
この発明におけるゲート絶縁膜及びアモルファスシリコ
ンの傾斜エツチングは、その後に形成するソース電極及
びドレイン？を極のエツチング段差部における被覆性を
良好にするため、信頼度の高い電極を安定に得ることが
可能となり、薄膜トランジスタアレイ中の欠陥薄膜トラ
ンジスタ素子の発生率が著しく減少し、欠陥のない薄膜
トランジスタアレイが高歩留まりで得られる。
ンの傾斜エツチングは、その後に形成するソース電極及
びドレイン？を極のエツチング段差部における被覆性を
良好にするため、信頼度の高い電極を安定に得ることが
可能となり、薄膜トランジスタアレイ中の欠陥薄膜トラ
ンジスタ素子の発生率が著しく減少し、欠陥のない薄膜
トランジスタアレイが高歩留まりで得られる。
［実施例］
以下、この発明の一実施例を図について説明する。第１
図はこの発明の一実施例による薄膜トランジスタを示す
断面図である。まず、ガラス等の絶縁基板（１）上に酸
化インジウムスズ等の透明な画素電極（２）を所望のパ
ターンに形成する。次いでアルミニウム、クロムなどの
ゲート電極（３）を所望のパターンに形成した後、ゲー
ト絶縁膜（４）としてシリコン窒化膜またはシリコン酸
化膜を、次いでアモルファスシリコン（５）をプラズマ
化学気相成長法により連続的に形成し、所望のレジスト
パターンを形成する。その後プラズマエツチング法によ
り傾斜したエツチング断面形状を得る。
図はこの発明の一実施例による薄膜トランジスタを示す
断面図である。まず、ガラス等の絶縁基板（１）上に酸
化インジウムスズ等の透明な画素電極（２）を所望のパ
ターンに形成する。次いでアルミニウム、クロムなどの
ゲート電極（３）を所望のパターンに形成した後、ゲー
ト絶縁膜（４）としてシリコン窒化膜またはシリコン酸
化膜を、次いでアモルファスシリコン（５）をプラズマ
化学気相成長法により連続的に形成し、所望のレジスト
パターンを形成する。その後プラズマエツチング法によ
り傾斜したエツチング断面形状を得る。
傾斜エツチング法は例えばＣＦ２Ｃｌ２ガスを用いたプ
ラズマ中に上記基板を曝すことにより行い、通常プラズ
マ発生装置として平行平板電極型装置を用い、ガス圧力
は０．０１Ｔｏｒｒから０．ＩＴｏｒｒにされる。
ラズマ中に上記基板を曝すことにより行い、通常プラズ
マ発生装置として平行平板電極型装置を用い、ガス圧力
は０．０１Ｔｏｒｒから０．ＩＴｏｒｒにされる。
この後、八１、Ｃｒ等のソース電極（６）及びドレイン
電極（７）を所望のパターンに形成する。
電極（７）を所望のパターンに形成する。
この実施例の薄膜トランジスタアレイにおいては、ゲー
ト絶縁膜及びアモルファスシリコン膜を連続エツチング
する工程において傾斜エツチングを行っているため、そ
の後形成するソース電極及びドレイン電極の被覆性が良
好となり、エツチング段差部でのくびれが生じず、ソー
ス電極及びドレイン電極の断線数、ソース電極とゲート
電極間の短絡数、ドレイン電極とゲート電極間の短絡数
が著しく減少し、欠陥のない薄膜トランジスタアレイを
高歩留まりで得られる。
ト絶縁膜及びアモルファスシリコン膜を連続エツチング
する工程において傾斜エツチングを行っているため、そ
の後形成するソース電極及びドレイン電極の被覆性が良
好となり、エツチング段差部でのくびれが生じず、ソー
ス電極及びドレイン電極の断線数、ソース電極とゲート
電極間の短絡数、ドレイン電極とゲート電極間の短絡数
が著しく減少し、欠陥のない薄膜トランジスタアレイを
高歩留まりで得られる。
なお、上記実施例ではＣＦ２Ｃｌ２ガスを用いたものに
ついて示したが、他の炭素数ｌの弗化塩化炭素ガスを用
いてもよく、また炭素数２の弗化塩化炭素ガスを用いて
もよい。このとき弗化塩化炭素ガス分子内の塩素原子数
が多いものほど大きな傾斜の断面形状が得られ、弗化塩
化炭素ガスを適当に選択することにより最適な傾斜角度
を選択することができる。また さらに、ＳＦａガスを
用いてもよく、このときのエツチング断面図を゛第２図
及び第３図に示す。第２図の断面形状はゲート絶縁膜と
してシリコン酸化膜を用いた場合に得やすく、第３図の
断面形状はゲート絶縁膜としてシリコン窒化膜を用いた
場合に得やすい。
ついて示したが、他の炭素数ｌの弗化塩化炭素ガスを用
いてもよく、また炭素数２の弗化塩化炭素ガスを用いて
もよい。このとき弗化塩化炭素ガス分子内の塩素原子数
が多いものほど大きな傾斜の断面形状が得られ、弗化塩
化炭素ガスを適当に選択することにより最適な傾斜角度
を選択することができる。また さらに、ＳＦａガスを
用いてもよく、このときのエツチング断面図を゛第２図
及び第３図に示す。第２図の断面形状はゲート絶縁膜と
してシリコン酸化膜を用いた場合に得やすく、第３図の
断面形状はゲート絶縁膜としてシリコン窒化膜を用いた
場合に得やすい。
［発明の効果］
以上のように、この発明によれば、ゲート絶縁膜及びア
モルファスシリコンを連続エツチングする工程において
、ゲート絶縁膜及びアモルファスシリコンを、弗累な含
むガスを用いてプラズマエツチング法により傾斜エツチ
ングするようにしたので、信頼度の高い電極を安定に得
ることが可能となり、薄膜トランジスタ素子の欠陥発生
率が著しく減少し、欠陥のない薄膜トランジスタアレイ
が高歩留まりで得られる効果がある。
モルファスシリコンを連続エツチングする工程において
、ゲート絶縁膜及びアモルファスシリコンを、弗累な含
むガスを用いてプラズマエツチング法により傾斜エツチ
ングするようにしたので、信頼度の高い電極を安定に得
ることが可能となり、薄膜トランジスタ素子の欠陥発生
率が著しく減少し、欠陥のない薄膜トランジスタアレイ
が高歩留まりで得られる効果がある。
第１図はこの発明の一実施例による薄膜トランジスタを
示す断面図、第２図及び第３図はこの発明の他の実施例
によるゲート絶縁膜及びアモルファスシリコンのエツチ
ング断面図、第４図は従来の薄膜トランジスタアレイを
示す平面図、第５図は第４図におけるｖ−ｖ線断面図で
ある。 図において、（１）は絶縁基板、（３）はゲート電極、
（４）はゲート絶縁膜、（５）はアモルファスシリコン
、（６）はソース電極、（７）はドレイン電極である。 なお、図中、同一符号は同一または相当部分を示す。
示す断面図、第２図及び第３図はこの発明の他の実施例
によるゲート絶縁膜及びアモルファスシリコンのエツチ
ング断面図、第４図は従来の薄膜トランジスタアレイを
示す平面図、第５図は第４図におけるｖ−ｖ線断面図で
ある。 図において、（１）は絶縁基板、（３）はゲート電極、
（４）はゲート絶縁膜、（５）はアモルファスシリコン
、（６）はソース電極、（７）はドレイン電極である。 なお、図中、同一符号は同一または相当部分を示す。
Claims (1)
- 絶縁基板上に形成され、積層されたゲート電極、ゲート
絶縁膜、アモルファスシリコン、ソース電極及びドレイ
ン電極からなる薄膜トランジスタを製造するものにおい
て、上記ゲート絶縁膜及びアモルファスシリコンを、弗
素を含むガスを用いてプラズマエッチング法により傾斜
エッチングしたことを特徴とする薄膜トランジスタアレ
イの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63148735A JPH022636A (ja) | 1988-06-16 | 1988-06-16 | 薄膜トランジスタアレイの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63148735A JPH022636A (ja) | 1988-06-16 | 1988-06-16 | 薄膜トランジスタアレイの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH022636A true JPH022636A (ja) | 1990-01-08 |
Family
ID=15459440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63148735A Pending JPH022636A (ja) | 1988-06-16 | 1988-06-16 | 薄膜トランジスタアレイの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH022636A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5825050A (en) * | 1995-05-25 | 1998-10-20 | Nec Corporation | Thin film transistor having tapered active layer formed by controlling defect density and process of fabrication thereof |
| US9193533B2 (en) | 2012-01-31 | 2015-11-24 | Laitram, L.L.C. | Multi-directional roller assembly |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60160171A (ja) * | 1984-01-31 | 1985-08-21 | Seiko Instr & Electronics Ltd | 薄膜トランジスタ |
| JPS61276374A (ja) * | 1985-05-31 | 1986-12-06 | Seiko Instr & Electronics Ltd | 薄膜トランジスタ装置とその製造方法 |
-
1988
- 1988-06-16 JP JP63148735A patent/JPH022636A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60160171A (ja) * | 1984-01-31 | 1985-08-21 | Seiko Instr & Electronics Ltd | 薄膜トランジスタ |
| JPS61276374A (ja) * | 1985-05-31 | 1986-12-06 | Seiko Instr & Electronics Ltd | 薄膜トランジスタ装置とその製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5825050A (en) * | 1995-05-25 | 1998-10-20 | Nec Corporation | Thin film transistor having tapered active layer formed by controlling defect density and process of fabrication thereof |
| US9193533B2 (en) | 2012-01-31 | 2015-11-24 | Laitram, L.L.C. | Multi-directional roller assembly |
| US9481521B2 (en) | 2012-01-31 | 2016-11-01 | Laitram, L.L.C. | Multi-directional roller assembly |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2637078B2 (ja) | 転倒薄膜電界効果トランジスタのゲート電極材料を沈積する方法 | |
| US20090017574A1 (en) | Thin film transistor, method of manufacturing the same, display apparatus having the same and method of manufacturing the display apparatus | |
| US6905917B2 (en) | Thin film transistor array panel for liquid crystal display and method for manufacturing the same | |
| US20010007358A1 (en) | Liquid crystal display and manufacturing process of thin film transistor used therein | |
| JPH0542831B2 (ja) | ||
| US7012029B2 (en) | Method of forming a lamination film pattern and improved lamination film pattern | |
| JPH04261017A (ja) | 薄膜トランジスタアレイ基板の製造方法 | |
| JPH1082997A (ja) | アクティブマトリクス液晶表示装置の製造方法及びアクティブマトリクス液晶表示装置 | |
| JPH022636A (ja) | 薄膜トランジスタアレイの製造方法 | |
| JPH0918006A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP2737982B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2556550B2 (ja) | Ｎ▲上＋▼非晶質シリコンに対する高歩留りの電気的コンタクトを形成するための方法 | |
| KR100837884B1 (ko) | 액정표시장치의 제조방법 | |
| JP2003215635A (ja) | 液晶表示装置およびその製造方法 | |
| KR20020076932A (ko) | 박막 트랜지스터의 제조방법 | |
| JPH07134312A (ja) | 液晶表示装置およびその製造方法 | |
| JPH04155315A (ja) | 多層膜配線体の製造方法 | |
| JPH01274431A (ja) | 薄膜トランジスタアレイの製造方法 | |
| JPH02196470A (ja) | 薄膜トランジスタとその製造方法 | |
| JPH08288519A (ja) | 薄膜トランジスタ、その製造方法および液晶表示装置 | |
| JPH0797191B2 (ja) | アクティブマトリクスセルおよびその製作方法 | |
| JP3382156B2 (ja) | アクティブマトリクス基板の製造方法 | |
| JPS63161429A (ja) | 薄膜トランジスタアレ−の製造方法 | |
| KR0146251B1 (ko) | 액정표시장치용 박막트랜지스터의 제조방법 | |
| JP2002299627A (ja) | 薄膜トランジスタの製造方法及びそれを用いた液晶表示装置 |