JPH0226129A - Ａ−ｄ変換器 - Google Patents
Ａ−ｄ変換器Info
- Publication number
- JPH0226129A JPH0226129A JP17663088A JP17663088A JPH0226129A JP H0226129 A JPH0226129 A JP H0226129A JP 17663088 A JP17663088 A JP 17663088A JP 17663088 A JP17663088 A JP 17663088A JP H0226129 A JPH0226129 A JP H0226129A
- Authority
- JP
- Japan
- Prior art keywords
- output
- converter
- input
- signal
- outputs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000002238 attenuated effect Effects 0.000 claims abstract description 4
- 238000005070 sampling Methods 0.000 claims description 6
- 230000002194 synthesizing effect Effects 0.000 abstract description 7
- 230000004048 modification Effects 0.000 abstract 1
- 238000012986 modification Methods 0.000 abstract 1
- 238000001228 spectrum Methods 0.000 description 16
- 238000010586 diagram Methods 0.000 description 15
- 238000007493 shaping process Methods 0.000 description 7
- 238000004088 simulation Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000013139 quantization Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000003786 synthesis reaction Methods 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、信号帯域に比べてかなり速いサンプリングレ
ートで低ビット数のＡ−Ｄ変換を行ない、出力にディジ
タルフィルタを通すことにより高精度のＡ−Ｄ変換を実
現するいわゆるオーバーサンプル型Ａ−Ｄ変換器に関す
る。
ートで低ビット数のＡ−Ｄ変換を行ない、出力にディジ
タルフィルタを通すことにより高精度のＡ−Ｄ変換を実
現するいわゆるオーバーサンプル型Ａ−Ｄ変換器に関す
る。
（従来の技術）
デルタシグマ型のＡ−Ｄ変換器は、変換ループ内のフィ
ルタの次数が高いほど雑音スペクトルが高周波領域に多
（分布し、信号帯域内の雑音が減少するため能率がよい
ことが知られている。しかしながら、高次の理想的なフ
ィルタ特性を実現することも難しいけれど、さらに１ビ
ットの量子化器と３次以上のループフィルタを持つ変換
器は不安定であり、実現されていない。この不安定性を
解消する方法として一次ノイズシェイピングＡ−Ｄ変換
器を多段に縦続接続し、各々の出力コードを合成するこ
とにより等価的に多次のノイズシェイピングＡ−Ｄ変換
器の伝達特性を実現するいわゆるＭＡＳＨ変換器が知ら
れている。２段型の構成に対しては林らが１９８６年ア
イエスエスシーシーダイジェストオブテクニカルペーパ
ーズ（ＩＳＳＣＣＤｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃ
ａｌ Ｐａｐｅｒｓ）に、３段型に対しては松谷らが１
９８７年やはりアイエスエスシーシーダイジェストオブ
テクニカルペーパーズ（ｌ５ＳＣＣＤｉｇｅｓｔ ｏｆ
Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ）に、また特開昭
８１−１７７８１９号公報に記載されているので動作の
詳細は省略する。
ルタの次数が高いほど雑音スペクトルが高周波領域に多
（分布し、信号帯域内の雑音が減少するため能率がよい
ことが知られている。しかしながら、高次の理想的なフ
ィルタ特性を実現することも難しいけれど、さらに１ビ
ットの量子化器と３次以上のループフィルタを持つ変換
器は不安定であり、実現されていない。この不安定性を
解消する方法として一次ノイズシェイピングＡ−Ｄ変換
器を多段に縦続接続し、各々の出力コードを合成するこ
とにより等価的に多次のノイズシェイピングＡ−Ｄ変換
器の伝達特性を実現するいわゆるＭＡＳＨ変換器が知ら
れている。２段型の構成に対しては林らが１９８６年ア
イエスエスシーシーダイジェストオブテクニカルペーパ
ーズ（ＩＳＳＣＣＤｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃ
ａｌ Ｐａｐｅｒｓ）に、３段型に対しては松谷らが１
９８７年やはりアイエスエスシーシーダイジェストオブ
テクニカルペーパーズ（ｌ５ＳＣＣＤｉｇｅｓｔ ｏｆ
Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ）に、また特開昭
８１−１７７８１９号公報に記載されているので動作の
詳細は省略する。
（発明が解決しようとする課題）
従来、ＭＡＳＨ型のＡ−Ｄ変換器は３次まで実現されて
いる。解析的な伝達関数は縦続して接続される単位デル
タシグマ変調器の数を４以上にすればさらに高性能化で
きることを示唆しているが、実際には変換器は安定な動
作をしない。これは単位デルタシグマ変調器は入力電圧
が内部の１ピツ）Ｄ−Ａ変換器出力を越えないことが前
提にある変換器だからである。３段構成の場合でも安定
に動作しない兆候はある。第７図に３段型のＭＡＳＨ変
換器の構成を、第８図に３つの出力を合成する回路を示
す。３段型のＭＡＳＨ回路は、第７図の破線で囲まれた
単位デルタシグマ変調器７２を３段縦続に接続される。
いる。解析的な伝達関数は縦続して接続される単位デル
タシグマ変調器の数を４以上にすればさらに高性能化で
きることを示唆しているが、実際には変換器は安定な動
作をしない。これは単位デルタシグマ変調器は入力電圧
が内部の１ピツ）Ｄ−Ａ変換器出力を越えないことが前
提にある変換器だからである。３段構成の場合でも安定
に動作しない兆候はある。第７図に３段型のＭＡＳＨ変
換器の構成を、第８図に３つの出力を合成する回路を示
す。３段型のＭＡＳＨ回路は、第７図の破線で囲まれた
単位デルタシグマ変調器７２を３段縦続に接続される。
後段の入力は前段の比較器入力を用いる。比較器７０の
出力は、第８図に示した微分回路８０を使った回路によ
り合成される。出力の伝達特性は合成出力をＹ （ｚ
） 、入力をＸ （ｚ ） 、量子化雑音をＱ （ｚ）
とすると、Ｙ （ｚ）＝Ｘ （ｚ）＋ （１−Ｚ−’）
３Ｑ （ｚ）で表わされる３次のノイズシェイピング
特性が実現されるはずである。
出力は、第８図に示した微分回路８０を使った回路によ
り合成される。出力の伝達特性は合成出力をＹ （ｚ
） 、入力をＸ （ｚ ） 、量子化雑音をＱ （ｚ）
とすると、Ｙ （ｚ）＝Ｘ （ｚ）＋ （１−Ｚ−’）
３Ｑ （ｚ）で表わされる３次のノイズシェイピング
特性が実現されるはずである。
しかしながら、この構成の場合、例えば、−段目の入力
信号電圧が最大入力振幅の１７２の場合には２段目で量
子化電圧の１．５倍、３段目では約２．５倍以上に達す
る。シミュレーションによりこの様子を確認することが
できる。第９図は、入力信号が最大入力レベルに対して
０．００１の正弦波である場合の１段目入力信号、２段
目入力、３段目入力波形を示しである。また、第１０図
に第８図の回路により合成された出力コードにハニング
窓をかけてＦＦＴしたスペクトルである。オーバーサン
プル型のＡ−Ｄ変換器では、特に小入力信号で変換出力
のスペクトルが信号帯域内に多く分布することがあるの
で、サンプリング周波数に対して１／３２の周波数でス
テップサイズの１／４の振幅を持つ方形波信号を入力正
弦波信号に重畳しである。第１１図に入力信号が０゜５
の場合の第９図と同様の信号波形を、第１２図に第１０
図と同様の出力信号スペクトルを示す。
信号電圧が最大入力振幅の１７２の場合には２段目で量
子化電圧の１．５倍、３段目では約２．５倍以上に達す
る。シミュレーションによりこの様子を確認することが
できる。第９図は、入力信号が最大入力レベルに対して
０．００１の正弦波である場合の１段目入力信号、２段
目入力、３段目入力波形を示しである。また、第１０図
に第８図の回路により合成された出力コードにハニング
窓をかけてＦＦＴしたスペクトルである。オーバーサン
プル型のＡ−Ｄ変換器では、特に小入力信号で変換出力
のスペクトルが信号帯域内に多く分布することがあるの
で、サンプリング周波数に対して１／３２の周波数でス
テップサイズの１／４の振幅を持つ方形波信号を入力正
弦波信号に重畳しである。第１１図に入力信号が０゜５
の場合の第９図と同様の信号波形を、第１２図に第１０
図と同様の出力信号スペクトルを示す。
第１１図を見てわかる通り第３段のセルでの比較器入力
電圧はステップサイズの士数倍にまで増加しており、こ
の過大に累積された電圧が第３段の単位デルタシグマ変
調器のフィードバック作用により比較器入力の位置で平
衡点の近傍の電圧に戻るまでにはかなりのサンプリング
周期を要している。すなわた、長い周期にわたって出力
コードに１もしくは０が連続することになる。出力コー
ドが１もしくはＯが長期間連続すると、このサンプリン
グ期間はノイズシェイピング効果が阻害されることを意
味する。実際にこの影響は第１２図の出力信号のスペク
トル分布に現れており、第１０図の小信号入力時に比べ
て低周波領域での雑音が多くなっている。この種のＡ−
Ｄ変換器は出力コードをディジタルフィルタに通して低
周波成分だけを抜き出すことにより高い信号対雑音比を
得ることが目的であるので、このようなスペクトルでは
信号対雑音比は悪くなる。
電圧はステップサイズの士数倍にまで増加しており、こ
の過大に累積された電圧が第３段の単位デルタシグマ変
調器のフィードバック作用により比較器入力の位置で平
衡点の近傍の電圧に戻るまでにはかなりのサンプリング
周期を要している。すなわた、長い周期にわたって出力
コードに１もしくは０が連続することになる。出力コー
ドが１もしくはＯが長期間連続すると、このサンプリン
グ期間はノイズシェイピング効果が阻害されることを意
味する。実際にこの影響は第１２図の出力信号のスペク
トル分布に現れており、第１０図の小信号入力時に比べ
て低周波領域での雑音が多くなっている。この種のＡ−
Ｄ変換器は出力コードをディジタルフィルタに通して低
周波成分だけを抜き出すことにより高い信号対雑音比を
得ることが目的であるので、このようなスペクトルでは
信号対雑音比は悪くなる。
本発明の目的はかかる欠点を除去し、４段以上の構成に
対しても安定な動作をし、入力信号が大きいときにも良
好な信号対雑音比が得られるＡ−り変換器を提供するこ
とにある。
対しても安定な動作をし、入力信号が大きいときにも良
好な信号対雑音比が得られるＡ−り変換器を提供するこ
とにある。
（課題を解決す条ための手段）
本発明は、信号入力端子と、１ビットのＤ−Ａと、前記
信号入力端子から入力される前記１ビットのＤ−Ａ変換
器から出力される信号との差を累算する手段と、前記累
算する手段の出力を予め決められた基準となる電圧と比
較して大小を１、。
信号入力端子から入力される前記１ビットのＤ−Ａ変換
器から出力される信号との差を累算する手段と、前記累
算する手段の出力を予め決められた基準となる電圧と比
較して大小を１、。
のデジタル値として出力すると共に前記Ｄ−Ａ変換器に
も出力する比較器により構成される単位デルタシグマ変
調器を複数縦続接続して用いるＡ−Ｄ変換器であって、
前記単位デルタシグマ変調器の累算結果を次段の入力に
半分に減衰させて伝達させること、及び、前記単位デル
タシグマ変調器の比較器出力各々を足し合わせるときｎ
番目の出力に対して連続するサンプリング時のデータに
対してｎ−１次の差分をとるとともに２ｎ−１倍した値
を加え合わせることを特徴として構成される。
も出力する比較器により構成される単位デルタシグマ変
調器を複数縦続接続して用いるＡ−Ｄ変換器であって、
前記単位デルタシグマ変調器の累算結果を次段の入力に
半分に減衰させて伝達させること、及び、前記単位デル
タシグマ変調器の比較器出力各々を足し合わせるときｎ
番目の出力に対して連続するサンプリング時のデータに
対してｎ−１次の差分をとるとともに２ｎ−１倍した値
を加え合わせることを特徴として構成される。
（実施例）
本発明について、ｎが４の場合を例に詳細に説明する。
第１図が出力コードを合成する回路も含めた４段型のノ
イズシェイピング回路である。この図では１／２の分圧
は図を見やすくするために帰還ループの外のアナログ信
号が次段゛に伝達されるところに書いであるが、１／２
の分圧は帰還ループの中の比較器１０の前でも特性はま
ったくかわりがない。回路的にはかえって実現が容易で
ある。従来の多段型デルタシグマ変調器は、次段に伝達
される信号の振幅が内部のＤ−Ａ変換器の電圧を越える
ことで特性の劣化が発生していた。
イズシェイピング回路である。この図では１／２の分圧
は図を見やすくするために帰還ループの外のアナログ信
号が次段゛に伝達されるところに書いであるが、１／２
の分圧は帰還ループの中の比較器１０の前でも特性はま
ったくかわりがない。回路的にはかえって実現が容易で
ある。従来の多段型デルタシグマ変調器は、次段に伝達
される信号の振幅が内部のＤ−Ａ変換器の電圧を越える
ことで特性の劣化が発生していた。
１次のノイズシェイピング回路の内部電圧は、入力振幅
がステップサイズを越えなければステップサイズの２倍
以内となる。そこで、伝達される信号電圧を各段共に１
７２の電圧に分圧することにより伝達される信号電圧が
各々の段の量子化電圧を越えな（なり、動作は安定とな
るはずである。
がステップサイズを越えなければステップサイズの２倍
以内となる。そこで、伝達される信号電圧を各段共に１
７２の電圧に分圧することにより伝達される信号電圧が
各々の段の量子化電圧を越えな（なり、動作は安定とな
るはずである。
１／２の分圧は例えば第２図のように積分器のフィード
バックキャパシタの容量と信号入力キャパシタの容量の
比を２：１に設定すればよい。伝達される信号電圧を分
圧すると出力パルスを合成して多次のノイズシェイピン
グ特性を等価的に実現するための伝達関数も変更する必
要がある。この信号系の場合、１段目のデジタル出力を
Ｙｌ、２段目のデジタル出力をＹ２．３段目のデジタル
出力をＹ３、デジタル４段目の出力Ｙ４とすると、４次
のデルタシグマ変調の伝達特性を実現するには ８（１−ｚ−’）３Ｙ、＋４ｚ−’（１−ｚ−’）２Ｙ
３＋２ｚ−’（１−ｚ−’）Ｙ２＋ｚ−’Ｙｌ＝ＸＩ＋
８Ｑ４（１−Ｚ−’）’ となる。この左辺を実現する回路が第１図の破線で囲っ
た部分（データ合成回路１２）である。
バックキャパシタの容量と信号入力キャパシタの容量の
比を２：１に設定すればよい。伝達される信号電圧を分
圧すると出力パルスを合成して多次のノイズシェイピン
グ特性を等価的に実現するための伝達関数も変更する必
要がある。この信号系の場合、１段目のデジタル出力を
Ｙｌ、２段目のデジタル出力をＹ２．３段目のデジタル
出力をＹ３、デジタル４段目の出力Ｙ４とすると、４次
のデルタシグマ変調の伝達特性を実現するには ８（１−ｚ−’）３Ｙ、＋４ｚ−’（１−ｚ−’）２Ｙ
３＋２ｚ−’（１−ｚ−’）Ｙ２＋ｚ−’Ｙｌ＝ＸＩ＋
８Ｑ４（１−Ｚ−’）’ となる。この左辺を実現する回路が第１図の破線で囲っ
た部分（データ合成回路１２）である。
この伝達関数により得られる信号帯域内の雑音電圧の２
乗平均値は、信号帯域をｆａ、サンプリング周波数をｆ
ｓ、１ピツ）Ｄ−Ａ変換器の電圧をΔとすると、 Ｎ・＝栓０′”゛ ７１丁丁 ２”” である。ここで で表される。この雑音電圧は、４次のデルタシグマ変調
器が理想的に動作した場合に比べて８倍雑音が多いけれ
ど、ｆｓと２ｆＢ比は最低でも３２倍であるので、３次
のデルタシグマ変調器より大幅に特性は改善される。
乗平均値は、信号帯域をｆａ、サンプリング周波数をｆ
ｓ、１ピツ）Ｄ−Ａ変換器の電圧をΔとすると、 Ｎ・＝栓０′”゛ ７１丁丁 ２”” である。ここで で表される。この雑音電圧は、４次のデルタシグマ変調
器が理想的に動作した場合に比べて８倍雑音が多いけれ
ど、ｆｓと２ｆＢ比は最低でも３２倍であるので、３次
のデルタシグマ変調器より大幅に特性は改善される。
Ｎ段接続する場合には、伝達関数は、
２ｎ−１（１−２−１）ｎ−ＩＹｌ、＋ｚ−１Σ２’（
１−Ｚ−’ ）”Ｙｂ＋ 、：に：Ｏ ｘｌ＋２ｌ−１（！−２−Ｉ）ＴＩＱｎであるので、４
次の場合と同様に構成することができる。
１−Ｚ−’ ）”Ｙｂ＋ 、：に：Ｏ ｘｌ＋２ｌ−１（！−２−Ｉ）ＴＩＱｎであるので、４
次の場合と同様に構成することができる。
（発明の効果）
本発明を用いることにより各々の単位デルタΣ変調器に
入力されるアナログ信号はＤ−Ａ変換器によりフィード
バックされる電圧を越えなくなる。第３図が微小な入力
正弦波の時の各部の波形を示した図で、第４図が合成出
力に対してＦＦＴを行なったスペクトラムである。第４
図で、左から１番目のピークが入力信号のスペクトラム
であり、２番目が重畳された方形波によるスペクトラム
である。第５図が最大入力の１／２の振幅の正弦波を入
力したときの各部の波形を示した図で、第６図が合成出
力に対してＦＦＴを行なったスペクトラムである。第６
図で、左から１番目のピークが入力信号のスペクトラム
であり、２番目が重畳された方形波によるスペクトラム
である。第５図から判るごと〈従来の方式で問題であっ
た内部信号が大きくなる現象はなくなり、第６図のＦＦ
Ｔ結果にも示されているように信号の近傍での雑音スペ
クトルは非常に小さくなり、良好な信号対雑音比を得る
ことができる。この場合、入力信号が大きいときには従
来に比べ信号対雑音比は約２０ｄＢ改善した。
入力されるアナログ信号はＤ−Ａ変換器によりフィード
バックされる電圧を越えなくなる。第３図が微小な入力
正弦波の時の各部の波形を示した図で、第４図が合成出
力に対してＦＦＴを行なったスペクトラムである。第４
図で、左から１番目のピークが入力信号のスペクトラム
であり、２番目が重畳された方形波によるスペクトラム
である。第５図が最大入力の１／２の振幅の正弦波を入
力したときの各部の波形を示した図で、第６図が合成出
力に対してＦＦＴを行なったスペクトラムである。第６
図で、左から１番目のピークが入力信号のスペクトラム
であり、２番目が重畳された方形波によるスペクトラム
である。第５図から判るごと〈従来の方式で問題であっ
た内部信号が大きくなる現象はなくなり、第６図のＦＦ
Ｔ結果にも示されているように信号の近傍での雑音スペ
クトルは非常に小さくなり、良好な信号対雑音比を得る
ことができる。この場合、入力信号が大きいときには従
来に比べ信号対雑音比は約２０ｄＢ改善した。
第１図は本発明の実施例である４段のデルタΣ変調器の
回路構成図。第２図は本発明を実施するときの積分回路
の例を示す図。第３図は第１図の回路に微小な正弦波を
入力したときの内部電圧波形をシミュレーションした波
形図。第４図は、第３図のシミュレーションを行なった
ときの出力に対してＦＦＴを施して調べたスペクトルの
図。第５図は第１図の回路に最大入力信号の１７２の正
弦波を入力したときの内部電圧波形をシミュレーション
し・た波形図。第６図は、第５図のシミュレーションを
行なったときの出力に対してＦＦＴを施して調べたスペ
クトルの図。第７図は従来技術による多段型デルタΣ変
調器の回路構成図。第８図は第１図のデジタル出力を合
成する回路図。 第９図は第７図の回路に微小な正弦波を入力したときの
内部電圧波形をシミュレーションした波形図。第１０図
は、第９図のシミュレーションを行なったときの出力に
対してＦＦＴを施して調べたスペクトルの図。第１１図
は第７図の回路に最大入力信号の１／２の正弦波を入力
したときの内部電圧波形をシミュレーションした波形図
。第１２図は、第１１図のシミュレーションを行なった
ときの出力に対してＦＦＴを施して調べたスペクトルの
図。 図中の番号は以下のものを示す。 １０．７０・・・比較器、１２・・・データ合成回路、
７２・・・単位デルタシグマ変調器、８０・・・微分回
路。
回路構成図。第２図は本発明を実施するときの積分回路
の例を示す図。第３図は第１図の回路に微小な正弦波を
入力したときの内部電圧波形をシミュレーションした波
形図。第４図は、第３図のシミュレーションを行なった
ときの出力に対してＦＦＴを施して調べたスペクトルの
図。第５図は第１図の回路に最大入力信号の１７２の正
弦波を入力したときの内部電圧波形をシミュレーション
し・た波形図。第６図は、第５図のシミュレーションを
行なったときの出力に対してＦＦＴを施して調べたスペ
クトルの図。第７図は従来技術による多段型デルタΣ変
調器の回路構成図。第８図は第１図のデジタル出力を合
成する回路図。 第９図は第７図の回路に微小な正弦波を入力したときの
内部電圧波形をシミュレーションした波形図。第１０図
は、第９図のシミュレーションを行なったときの出力に
対してＦＦＴを施して調べたスペクトルの図。第１１図
は第７図の回路に最大入力信号の１／２の正弦波を入力
したときの内部電圧波形をシミュレーションした波形図
。第１２図は、第１１図のシミュレーションを行なった
ときの出力に対してＦＦＴを施して調べたスペクトルの
図。 図中の番号は以下のものを示す。 １０．７０・・・比較器、１２・・・データ合成回路、
７２・・・単位デルタシグマ変調器、８０・・・微分回
路。
Claims (1)
- 信号入力端子と、１ビットのＤ−Ａ変換器と、前記信号
入力端子から入力される信号と前記１ビットのＤ−Ａ変
換器から出力される信号との差を累算する手段と、前記
累算する手段の出力を予め決められた基準となる電圧と
比較して大小を１、０のデジタル値として出力すると共
に前記Ｄ−Ａ変換器にも出力する比較器により構成され
る単位デルタシグマ変調器を複数縦続接続して用いるＡ
−Ｄ変換器であって、前記単位デルタシグマ変調器の累
算結果を次段の入力に半分に減衰させて伝達させること
、及び、前記単位デルタシグマ変調器の比較器出力各々
を足し合わせるときｎ番目の出力に対して連続するサン
プリング時のデータに対してｎ−１次の差分をとるとと
もに２＾ｎ＾−＾１倍した値を加え合わせることを特徴
とするＡ−Ｄ変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63176630A JP2560435B2 (ja) | 1988-07-14 | 1988-07-14 | Ａ−ｄ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63176630A JP2560435B2 (ja) | 1988-07-14 | 1988-07-14 | Ａ−ｄ変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0226129A true JPH0226129A (ja) | 1990-01-29 |
| JP2560435B2 JP2560435B2 (ja) | 1996-12-04 |
Family
ID=16016940
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63176630A Expired - Lifetime JP2560435B2 (ja) | 1988-07-14 | 1988-07-14 | Ａ−ｄ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2560435B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004065456A1 (en) * | 2003-01-17 | 2004-08-05 | Clariant International Ltd | Polymeric etheramines, their production and use |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62169529A (ja) * | 1986-01-22 | 1987-07-25 | Oki Electric Ind Co Ltd | アナログ・デイジタル変換器のデルタ・シグマ変調回路 |
-
1988
- 1988-07-14 JP JP63176630A patent/JP2560435B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62169529A (ja) * | 1986-01-22 | 1987-07-25 | Oki Electric Ind Co Ltd | アナログ・デイジタル変換器のデルタ・シグマ変調回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004065456A1 (en) * | 2003-01-17 | 2004-08-05 | Clariant International Ltd | Polymeric etheramines, their production and use |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2560435B2 (ja) | 1996-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5369403A (en) | Dual quantization oversampling digital-to-analog converter | |
| US5061928A (en) | System and method of scaling error signals of caseload second order modulators | |
| US5870048A (en) | Oversampling sigma-delta modulator | |
| US4876542A (en) | Multiple output oversampling A/D converter with each output containing data and noise | |
| US5124705A (en) | Analog-to-digital signal converter comprising a multiple sigma-delta modulator | |
| US7557744B2 (en) | PWM driver and class D amplifier using same | |
| US7432841B1 (en) | Delta-sigma analog-to-digital converter with pipelined multi-bit quantization | |
| JPH04225624A (ja) | シグマデルタアナログ−デジタル変換器 | |
| US5949361A (en) | Multi-stage delta sigma modulator with one or more high order sections | |
| JPH04229722A (ja) | 過サンプリング変換器 | |
| US4876543A (en) | Multi-rate cascaded noise shaping modulator | |
| US20090009371A1 (en) | Method and apparatus for a/d conversion | |
| JPH06181438A (ja) | デジタル・デルタ−シグマ変調器 | |
| CN102882528B (zh) | Sigma-delta调制器 | |
| JPH08330967A (ja) | デルタ・シグマ変調回路 | |
| EP0624290B1 (en) | Method for cascading sigma-delta modulators and a sigma-delta modulator system | |
| EP0651518B1 (en) | Cascaded sigma-delta modulators | |
| US6741197B1 (en) | Digital-to-analog converter (DAC) output stage | |
| US5682160A (en) | High-order delta sigma analog-to-digital converter with unit-delay integrators | |
| JP2002368620A (ja) | ディジタルδςモジュレータおよびそれを用いたｄ／ａコンバータ | |
| CN116054835A (zh) | 一种用于sigma-delta ADC的参考电压发生器的斩波时序控制方法及系统 | |
| JP3362718B2 (ja) | マルチビット−デルタシグマａｄ変換器 | |
| JPH0226129A (ja) | Ａ−ｄ変換器 | |
| CN106788443B (zh) | 一种改进型的MASH结构Sigma-Delta调制器 | |
| JP3048007B2 (ja) | Ａ／ｄ変換回路 |