JPH02261092A

JPH02261092A - ディスク装置のボイスコイルモータ駆動回路

Info

Publication number: JPH02261092A
Application number: JP1014727A
Authority: JP
Inventors: Toru Shinohara; 徹篠原
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1989-01-24
Filing date: 1989-01-24
Publication date: 1990-10-23

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［概要］ディスク上の目標トラックに対しヘッドを位置決め制御
するディスク装置のボイスコイルモータ駆動回路に関し
、シーク完了時間を短縮することを目的とし、モータ減速
時の逆起電力によりモータ駆動電流が電流検出抵抗を通
らずにトランジスタのスパイり吸収用ダイオードを通じ
て別経路で流れるので、ボイスコイルの電流方向を切換
える一対の１ヘランジスタのエミッタ回路を電源側への
逆電流を阻止するように個別に設けて減速制御時に別経
路で流れるモータ駆動電流を阻止するように構成した。

［産業上の利用分野］本発明は、ディスク上の目標トラックに対しヘッドを位
置決め制御するディスク装置のボイスコイルモータ駆動
回路に関する。

近年、ディスク装置のアクセスタイムを短縮して高速化
するため、ヘッドを目標トラックに位置付けするシーク
動作についても高速動作が要求され、ボイスコイルモー
タの駆動回路についてもシフ動作を短時間に終了させる
回路動作が要求されている。

［従来技術］第１０図は従来のディスク制御回路の構成図である。

第１０図において、１０ａはヘッド２０をリニア駆動す
るボイスコイルモータであり、ボイスコイルモータ１０
ａはパワーアンプ２２により駆動され、このパワーアン
プ２２がボイスコイルモータ駆動回路を構成する。

パワーアンプ２２は速度制御・位置制御切換部２４を介
して得られる速度エラーアンプ２６からの速度エラー信
号に基づいて制御される。

速度エラーアンプ２６にはボイスコイルモータ制御回路
コントロール部（ＭＰＵ等）の設定データに基づいて目
標速度発生部２８から発生された目標速度が入力され、
速度検出回路３０からの実速度との偏差が速度エラーと
して検出される。

速度検出回路３０による速度検出は次のにうにして行な
われる。

まずヘッド２０から得られるサーボ信号を復調回路３２
で復調して位置信号を求め、この位置信号を微分回路３
４で微分して速度成分に変換し、更に整流回路３６でヘ
ッド移動方向に対し予め定められた極性の電圧に変換す
る。一方、電流センス回路３８でボイスコイルモータ１
０ａに流れる駆動電流を検出する。

そして速度検出回路３０において、整流回路３６からの
出力電圧（微分成分）と電流センス回路３８からの電流
検出電圧を積分した値とを加算して実速度を発生する。

尚、微分成分と積分成分の加算は、両者に所定の係数、
即ちゲインを設定して行なわれており、シーク速度を高
速化するためには積分成分のゲインを微分成分のゲイン
に対し小さく設定する必要がある。

第１１図は従来回路の動作説明図であり、時刻ｔ１でシ
ークスタート、時刻ｔ２で減速開始、更に時刻ｔ３でオ
ントラックした状態を示している。

即ち、時刻１１〜１２間はボイスコイルモータ１０ａの
加速制御が行なわれ、このときパワーアンプ制御電圧は
例えばプラス側の所定のリミッタレベルにあり、パワー
アンプのトランジスタを飽和させ、モータのインピーダ
ンスと電源電圧により駆動電流が所謂電圧制御される。

続いて時刻１２〜１３間はボイスコイルモータ１０ａの
減速制御が行なわれる。即ち、目標１〜ラツタの残りト
ラック数が所定値になると目標速度の減少が開始され、
時刻ｔ２直後では目標速度が実速度以下となるため、両
者の偏差で与えられるパワーアンプ制御電圧はマイナス
側にステップ変化した後に図示のように○Ｖに向って減
少する。

第１２図は従来のパワーアンプ２２、即ちボイスフィル
モータ駆動回路を示した回路図である。

第１２図において、例えば駆動回路１６をフォワード方
向へ加速するように電流を流す駆動回路（以下［フォワ
ード側駆動回路」という）、また駆動回路１８をリバー
ス方向へ加速する電流を流す駆動回路（以下［リバース
側駆動回路］という）とした場合、まずフォワード側駆
動回路１６は、電源プラス側とボイスコイル１０の一端
１２との間の導通状態を制御するトランジスタＱ１１、
ボイスコイル１０の他端１４と電源マイナス側（接地側
）との導通状態を制御するＮＰＮトランジスタＱ１２、
トランジスタＱ１１、Ｑ１２のベース電流を制御する制
御トランジスタＱ１３で構成され、制御トランジスタＱ
１３のベースに対するフＡ−ワード制御アンプ４０から
の制御信号に応じボイスコイル１０に流れるフォワード
駆動電流が制御される。

一方、リバース側駆動回路１８は、電源プラス側とボイ
スコイル１０の他端１４との間の導通状態を制御するＰ
ＮＰトランジスタＱ２１、ボイスコイル１０の一喘１２
と電源接地間の導通状態を制御するＮＰＮトランジスタ
Ｑ２２、トランジスタＱ２１、Ｑ２２のベース電流を制
御する制御トランジスタＱ２３を備え、制御トランジス
タＱ２３のベースにリバース制御アンプ４２の制御出力
を与えることでボイスコイル１０にリバース駆動電流を
フォワード制御時とは反対方向に流すようになる。

ここで、フォワード制御は、パワーアンプ制御信号をプ
ラス電圧とすることにより行なわれ、−方、リバース制
御はパワーアンプ制御信号をマイナス電圧とすることで
行なわれる。

また、１〜ランジスタＱｌ　１、Ｑｌ　２、Ｑ２１゜Ｑ
２２のそれぞれには、スパイク吸収用のダイオードＤ１
．Ｄ２．Ｄ１１．Ｄ１２がエミッタ・コレクタ間に接続
される。

更に電源マイナス側に設けた１〜ランジスタＱ１２、Ｑ
２２のエミッタと接地間には電流検出抵抗Ｒ３Ｉ、　Ｒ
３２が接続され、抵抗Ｒ３Ｉ、　Ｒ３２による電流検出
信号はフォワード及びリバース制御アンプ４０．４２に
帰還されて定電流制御を行なわせると共に、電流センス
回路３８に入力されて小イスコイル１０に流れる電流を
検出し、第４図に示したように速度検出回路３０の速度
検出に使用される。

［発明が解決しようとする課題］しかしながら、このような従来のボイスコイルモータ駆
動回路にあっては、加速から減速に切換えてオン１〜ラ
ツク停止に至る段階でモータ駆動電流を正確に検出する
ことができず、オントラック完了時の速度制御の安定性
が著しく悪くなるという問題があった。

この問題は、加速後に減速した場合、小イスコイル１０
に逆起電力が生じ、この逆起電力によりスパイク吸収用
ダイオードを通じて別の経路で駆動電流が流れてしまう
ことに起因している。

例えば第１２図において、フォワード制御により１〜ラ
ンジスタＱ１１、Ｑｌ２がオンしてる状態で減速制御に
切換ねると、実践で示す本来の電流経路Ａ以外に、ボイ
スコイル１０の端子１２に対し逆起電力の発生で端子１
４の電位が高くなり、（端子１４）＝（ダイオードＤ２
）＝（トランジスタＱ１１ｉ（端子１２）となる破線の
経路Ｂで電流が流れる。

即ち、トランジスタＱ１１、Ｑｌ　２がオンした時の電
源電圧Ｖｃｃに対する関係式は、Ｖｃｃ＝　Ｉ−Ｒ＋Ｌ
　（ｄｉ／ｄｔ＞　＋ＢＩ　ｖ　＋Ｖｌｏｓｓ但し、■
；モータ電流Ｒ：モータ直流抵抗力Ｂ：磁界：磁界を直角に横切るコイル長さＶ：速度Ｖ　１ｏｓｓ　：パワーアンプのロス電圧で与えられる
。従って、減速時にはボイスコイル１０の一端１２に対
し他端１４の電位が、Ｂｌ　ｖ　＋Ｌ　（ｄｉ／ｄｔ）
　−１−Ｒたけ高くなり、本来の経路Ａ以外の経路Ｂて
電流が流れる。

この経路Ｂを流れる電流については、トランジスタＱ１
２のエミッタ側に接続した電流検出抵抗Ｒ３Ｉを流れな
いため、減速時には実際のモータ駆動電流より低い電流
が検出されてしまう。

第１３図はシーク完了時のモータ実電流（Ｉａ＋Ｉｂ）
と、センス電流Ｉａの関係を示したもので、実電流（Ｊ
ａ＋Ｉｂ）より低くなるセンス電流１ａに基づいた速度
制御（減速制御）が行なわれるため、斜線で示す未検出
成分が外乱として制御系に作用して速度制御が極めて不
安定となる。

またオントラック時にモータ減速が充分に行なわれてい
ない状態で位置制御に切換り、オントラック時の速度引
き込み量が大きくなって不安定となる。

尚、経路Ａを流れる電流をＩａ、経路Ｂを流れる電流を
■ｂとする。

そのため、従来の速度制御にあっては、ボイスコイルモ
ータ駆動回路に起因して実際の駆動電流を検知できない
ことによる外乱成分を考慮して低目に制御ゲインを設定
しなければならず、その結果、応答性が低下して高速シ
ークができず、アクセスタイムの改善には限界があった
。

本発明は、このような従来の問題点に鑑みてなされたも
ので、シーク完了時の減速制御の安定性を向上してアク
セスタイムを短縮できるディスク装置のボイスコイルモ
ータ駆動回路を提供することを目的とする。

［課題を解決するための手段１第１Ａ図（ａ　）は本発明の原理説明図である。

まず本発明が対象とするボイスコイルモータ駆動回路は
、第１の駆動回路１６と第２の駆動回路１８で構成され
る。

第１の駆動回路１６は、電源プラス側とボイスコイル１
０の一端１２との間の導通状態を制御するＰＮＰ１〜ラ
ンジスタＱ１１、ボイスコイル１０の他端１４と電源マ
イナス側との間を導通制’ｄＵするＮＰＮＩ〜ランジス
タＱ１２、］〜ランジスタＱ１１、Ｑ１２のベース電流
を制御信号に応じて制御することによりボイスコイル１
０に流れる駆動電流を制御する制御トランジスタＱ１３
を備える。

また第２の駆動回路１８は、電源プラス側とボイスコイ
１０の他端１４との間の導通状態を制御するＰＮＰトラ
ンジスタＱ２１、ボイスコイル１０の一端１２と電源マ
イナス側との間の導通状態を制御するＮＰＮトランジス
タＱ２２、及びトランジスタＱ２１、Ｑ２２のベース電
流を制御信号に応じて制御することによりボイスコイル
１０に逆方向に流れる駆動電流を制御するルリ御トラン
ジスＱ２３を備える。

更に、電源プラス側に設けたＰＮＰトランジスタＱ１１
、Ｑ２１のエミッタ・コレクタ間にエミッタ側をカソー
ドとしてスパイク吸収用ダイオ−ドＤ１．Ｄ２のそれぞ
れを接続し、更に電源マイナス側に設りたＮＰＮ１〜ラ
ンジスタＱ１２、Ｑ２２のエミッタ側に電流検出抵抗Ｒ
５１，Ｒ３２を接続している。

このようなディスク装置のボイスコイルモータ駆動回路
に対し本発明にあっては、前記ＰＮＰトランジスタＱ１
１、Ｑ１２のエミッタをそれぞれ個別に設けたエミッタ
回路１００，２００を介してプラス電源側に接続するこ
とを特徴とする請求項１）。

ここで、エミッタ回路１００は第１Ａ図（ａ　）に示す
ように、ＰＮＰトランジスタＱ１１のエミッタに向けて
プラス電源側よりダイオードＤ５とＤ３を順方向に直列
接続し、ダイオードＤ３と並列に抵抗Ｒ１接続した回路
構成をもち、エミッタ回路２００についてもダイオード
Ｄ４．Ｄ６、抵抗Ｒ２を用いた同じ回路構成をもつく請
求項２）。

更にボイスコイル１０のスパイク電圧によるＮＰＮトラ
ンジスタＱ１１、Ｑ２１の破壊防止のため、第１Ｂ図（
ｂ　）〜（ｈ　）に示すエミッタ回路１００．２００の
回路構成が行なわれる。

まず第１Ｂ図（ｂ）に示ずように、ダイオードＤ５．Ｄ
６の代わりにツェナダイオード７Ｄ５゜ＺＤ６を特徴す
る請求項３）。

また第１Ｂ図（Ｃ）のように、ダイオードＤ５と並列に
電流制限抵抗Ｒ３とツェナーダイオード７Ｄ７の直列回
路を接続し、同様にダイオードＤ６についても電流制限
抵抗Ｒ４とツェナーダイオードＺＤ８の直列回路を特徴
とする請求項４）更に第１Ｂ図（ｄ　）のように、ダイ
オードＤ５゜Ｄ６のそれぞれと並列にコンデンサＣ１，
Ｃ２を特徴する請求項５）。

更にまた、第１Ｂ図（ｅ　）のように、ダイオードＤ３
とＤ５の接続点とダイオードＤ４とＤ６の接続点との間
をコンデンサＣ３で接続するか（請求項５〉、あるいは
同図（ｆ　）のようにトランジスタＱ１１と０２１のエ
ミッタ間を直接にコンデンサＣ４で接続する（請求項６
）。

加えて、第１Ｂ図（ｅ　）のコンデンサＣ３の代わりに
同日図（Ｇ　）のように一対のツェナーダイオードＺＤ
１．ＺＤ２を相互に逆向きとなるように直列接続するか
（請求項８）、同図＜ｒ　＞のコンデンサＣ４の代わり
に同図（ｈ）のように一対のツェナーダイオードＺＤ３
．ＺＤ４を相互に逆向きになるように直列接続しても良
い（請求項９）［作用］このような構成を備えた本発明のボイスコイルモータ駆
動回路にあっては、シーク動作完了時の減速制御におい
て、モータ逆起電力の発生によりボイスコイルの電源プ
ラス側端子に対し電源マイナス側端子の電位が高くなっ
ても、トランジスタのエミッタ回路が分離独立して設け
られているため、ボイスコイルの駆動電流は本来の経路
のみを通って全て電流検出抵抗に流れる。

その結果、シーク完了時の減速制御についても正確なモ
ータ駆動電流を検知でき、目標速度に追従したヘッドの
減速制御を安定して行なうことができ、更に、逆起電力
により別経路を流れる電流分による外乱を除去できたた
め、制御ゲインを高めることができ、その結果、従来の
アクセスタイムを５〜１０％程度改善することができる
。

［実施例］第２Ａ図は本発明の一実施例を示した実施例構成図であ
り、この実施例にあっては単極電源を使用した場合を例
にとっている。

第２Ａ図において、ボイスロイルモータ駆動回路は、フ
ォワード側駆動回路１６（第１の駆動回路）とリバース
側駆動回路１８（第２の駆動回路）で構成される。フォ
ワード側駆動回路１６はボイスコイル１０を負荷として
ダーリントン接続されたＰＮＰトランジスタＱ１１とＮ
ＰＮトランジスタＱ１２を備え、更にトランジスタＱ１
１、Ｑ１２のベース電流を制御する制御トランジスタＱ
１３を備えている。制御トランジスタＱ１３はフォワー
ド制御アンプ４０により制御され、フオワド制御アンプ
４０に対しては不図示の速度エラーアンプよりパワーア
ンプ制御信号、即ちプラス側となる制御電圧が供給され
る。

ＰＮＰトランジスタＱ１１は、後の説明で明らかにする
エミッタ回路１００を介して電源プラス側にエミッタを
接続し、コレクタをボイスコイル１０の一！１２に接続
している。また、ＮＰＮトランジスタＱ１２はコレクタ
をボイスコイル１０の他端に接続するとともにエミッタ
側を電流検出抵抗Ｒｓｌを介して電源の接地側に接続し
ている。

そして、トランジスタＱ１１のエミッタ・コレクタ間に
はスパイク吸収用ダイオードＤ１がエミッタ側をカソー
ドとして接続され、更にＮＰＮトランジスタＱ１２のコ
レクタ・エミッタ間にもコレクタ側をカソードとしてス
パイク吸収用のダイオードＤ１１が接続されている。

１〜ランジスタＱ１１、Ｑ１２のベース電流制御は制御
トランジスタＱ１３のコレクタ側の直列抵抗Ｒ１１，Ｒ
１２及びエミッタ側の接続抵抗Ｒ１３によるバイアスで
行なわれ、トランジスタＱ１１のベースバイアスがトラ
ンジスタＱ１２のべ一スバイアスに対し、深くかかるよ
うにしている。

即ちトランジスタＱ１２は完全な飽和状態に至る前にす
でにトランジスタＱ１１が完全な飽和状態、即ちオン状
態となるようにバイアスをかけている。

フォワード制御アンプ４０は不図示の速度エラーアンプ
からのプラスの制御電圧を受〔プだ際に制御トランジス
タＱ１３にベースバイアスをかり、パワーアンプ制御電
圧に応じたトランジスタＱ１１からのベース電流の流し
出し及びトランジスタＱ１２に対するベース電流の流し
込みによりボイスコイル１０を流れる駆動電流を制御す
る。

また、フォワード制御アンプ４０のマイナス入力端子に
は、電流検出抵抗Ｒｓｌの検出電圧が帰還されており、
この電流検出電圧の帰還により定電流制御ループが形成
されている。

一方、リバース側駆動回路１８は、ボイスコイル１０を
負荷としてダーリントン接続されたＰＮＰトランジスタ
Ｑ２１とＮＰＮトランジスタＱ２２を有し、これらトラ
ンジスタＱ２１、Ｑ２２のベース電流は制御トランジス
タＱ２３で制御され、制御トランジスタＱ２３はリバー
ス制御アンプ４２の出力により制御される。

ＰＮＰｉ−ランジスタＱ２１のエミッタは、後の説明で
明らかにするエミッタ回路２００を介して電源プラス側
に接続され、コレクタはボイスコイル１０の他端１４に
接続される。また、ＮＰＮ１〜ランジスタＱ２２のコレ
クタはボイスコイル１０の一端１２に接続され、エミッ
タは電流検出抵抗Ｒｓ２を介して電源マイナス側、即ち
接地側に接続される。

トランジスタＱ２１、Ｑ２２はベース側に設けた抵抗Ｒ
２１，Ｒ２２，Ｒ２３を用いた制御トランジスタＱ２３
の制御によるベースバイアスを受け、１〜ランジスタＱ
１１、Ｑ１２側と同様、トランジスタＱ２２に対しトラ
ンジスタＱ２１側のベースバイアスが深くかかるように
している。

また、リバース制御アンプ４２には、不図示の速度エラ
ーアンプよりマイナスとなるパワーアンプ制御電圧を受
けた時に制御トランジスタＱ２３に制御出力を生じ、電
流検出抵抗Ｒｓ２の検出電圧をマイナス入力端子に帰還
して定電流制御ループを形成している。

尚、リバース側駆動回路１８に設けた１〜ランジスタＱ
２１、Ｑ２２のそれぞれにもスパイク吸収用ダイオード
Ｄ２．Ｄ２１が接続されている。

更に、電源マイナス側に設りたｉ〜ランジスタＱ１２、
Ｑ２２のエミッタ側に接続した電流検出抵抗Ｒ３Ｉ、　
Ｒ３２の検出電圧は電流センス回路３８に入力され、フ
ォワード時とリバース時で極性の異なる電流検出電圧を
出力するようにしている。

以上の回路構成は第１０図に示した従来例と同じである
が、これに加えて本発明にあっては、フォワード側駆動
回路１６に設けたＰＮＰトランジスタＱ１１のエミッタ
及びリバース側駆動回路１８に設りたＮＰＮトランジス
タＱ２１のエミッタのそれぞれを、個別に股【プたエミ
ッタ回路１００゜２００を介してプラス電源側に接続し
ている。

フォワード側駆動回路１６のＰＮＰトランジスタＱ１１
に設けたエミッタ回路１００は、プラス電源側から１〜
ランジスタＱ１１のエミッタに向けてダイオードＤ５．
Ｄ３を順方向に順次直列接続し、ダイオードＤ３と並列
に抵抗Ｒ１を接続している。

エミッタ回路１００において、ダイオードＤ３と抵抗Ｒ
１の並列回路は、トランジスタＱ１１の駆動電流が少な
いときに抵抗Ｒ１を通じてボイスコイル１０に電源から
の駆動電流を流し、駆動電流か増加して抵抗Ｒ１の発生
電圧がダイオードＤ３の順方向電圧に達するとダイオー
ドＤ３が導通状態となり、それ以上の電流についてはダ
イオードＤ３を介してボイスコイル１０に駆動電流を流
す回路を形成している。更に、ダイオードＤ５は電源プ
ラス側への電流の流れ込みを阻止する逆流素子の機能を
持ち、ダイオードＤ５によってエミッタ回路１００はエ
ミッタ回路２００から直流的に分離された状態におかれ
る。

リバース側駆動回路１８のエミッタ回路２００もエミッ
タ回路１００と同様、電源プラス側からトランジスタＱ
２１のエミッタに向けてダイオードＤ６．Ｄ４を順方向
に順次直列接続し、ダイ第一ドＤ４と並列に抵抗Ｒ２を
接続している。

次に第２Ａ図の実施例の動作を説明する。

今、不図示の速度エラーアンプよりプラス電源をもつパ
ワーアンプ制御電圧が入力したとすると、フォワード制
御アンプ４０か入力電圧に応じた制御出力を生じて制御
トランジスタＱ１３の制御を開始する。一方、リバース
制御アンプ４２は制御１〜ランジスタＱ２３のボイス電
流を引き出す方向にバイアスする制御出力を生じ、トラ
ンジスタＱ２３をカッ１〜オフ状態に固定する。

フォワード制御アンプ４０の出力により制御トランジス
タＱ１３にベース電流が流れると、トランジスタＱ１１
からのベース電流の流し出し及びトランジスタＱ１２に
対するベース電流の流し込みが開始され、トランジスタ
Ｑ１１、Ｑ１２は導通状態となり、シーク開始時にあっ
ては最大制御電圧が与えられることからトランジスタＱ
１１゜Ｑ１２は直ちに飽和状態にオンし、実線で示す経
路Ａでボイスコイル１０に駆動電流が流れる。

続いてボイスコイルモータの駆動によるヘッドのフォワ
ード制御で目標トラックに対し所定トラック数手前に達
すると、目標速度の減速による減速制御が開始される。

この減速制御にあっては、ボイスコイル１０の逆起電力
により電流側の端子１２に対し接地側の端子１４の電位
が高くなり、端子１２から見た端子１４の電圧は、ＢＩｖ＋Ｌ　（ｄ　ｉ／ｄｔ＞−ＲＩだけ高くなる。

しかしながら、本発明にあってはトランジスタＱ１１と
０２１のエミッタ回路１００．２００がプラス電源側に
対し分離独立に設けられており、もし端子１４の逆起電
力による電圧がプラス側の電源電圧プラスＶＣＣより高
くなったとしても、ダイオードＤ６による逆流素子をも
ってボイスコイル１０を流れた駆動電流がプラス電源ラ
イン側に分流してしまうことはなく、ボイスコイル１０
を流れた駆動電流はすべて実線へに示すようにトランジ
スタＱ１２を介して電流検出抵抗Ｒ３Ｉに流れるように
なる。

従ってシーク完了時の減速制御にあっても、電流検出抵
抗Ｒ３Ｉににってボイスコイル１０に流れる駆動電流を
正確に検出できるため、従来のようにトランジスタＱ１
１、Ｑ１２のエミッタの共通接続を通じて別の経路で駆
動電流が流れることによる外乱成分の発生がなく、安定
性の高い減速制御ができる。

また、外乱を考慮した制御ゲインの設定が不要であるた
め、制御ゲイン自体を高めても安定に減速制御でき、そ
の結果、減速制御の応答性を向上することができる。

次に、不図示の速度エラーアンプよりマイナス電圧とな
るパワーアンプ制御電圧を受りたときのリバース制御に
ついては、リバース制御アンプ４２の制御出力に基づい
てトランジスタＱ２３が制御され、トランジスタＱ２３
によるベース電流制御に基づいてトランジスタＱ２１、
Ｑ２２が制御される。この場合にはボイスコイル１０に
逆向きの駆動電流が流れ、同様に減速時に端子１２側が
端子１４側より逆起電力により高い電位となってもトラ
ンジスタ０１１、Ｑ２１のエミッタ回路１００．２００
を電源ラインに対しダイオードＤ５゜Ｄ６による逆流素
子をもって個別に設けているため、減速時の駆動電流は
すべて電流検出抵抗Ｒｓ２に流れ、フォワード制御時と
全く同様に高精度のリバース制御の減速制御ができ、結
果的にアクセスタイムを短縮することができる。

第２Ｂ図は本発明の他の実施例を示した実施例構成図で
あり、第２Ａ図と同じエミッタ回路１００．２００を双
極電源方式に適用したことを特徴とする。

第２Ｂ図の双極電源方式にあっても、第２Ａ図の単極電
源方式とは基本的には同じであるが、フォワード制御ア
ンプ４０と制御トランジスタＱ１３の間、及びリバース
制御アンプ４２と制御トランジスタＱ２２の間にトラン
ジスタＱ１４、Ｑ２４を用いた反転回路を新たに設け、
更に電流検出抵抗Ｒ３Ｉ、　Ｒ３２のフォワード制御ア
ンプ４０及びリバース制御アンプ４２に対する帰還回路
に極性反転を行なうレベルコンバータ４４．４６を設け
た点が相違する。

この第２Ｂ図に示す双極電源方式の実施例にあっても、
トランジスタＱ１１、Ｑ１２のエミッタはそれぞれダイ
オードＤ３．Ｄ５及び抵抗Ｒ１で構成されるエミッタ回
路１００を介して電源プラス側に接続され、またトラン
ジスタＱ１２のエミッタはダイオードＤ４．Ｄ６及び抵
抗Ｒ２を有するエミッタ回路２００を介して電源プラス
側に接続され、エミッタ回路’１００，２００を独立に
設けたことでフォワード制御またはリバース制御にお（
プるシーク完了時の減速制卸により逆起電力がボイスコ
イル１０に発生しても、別経路による電流の流れを阻止
し、常にボイスコイル１０の駆動電流を電流検出抵抗Ｒ
ｓ１、　Ｒｓ２に流すことができる。

第３Ａ図は本発明の他の実施例構成図であり、ボイスコ
イルから発生するスパイク電圧に対しドライブトランジ
スタを保護するようにしたことを特徴とする。

第３Ａ図は単極電源方式を示し、ＮＰＮトランジスタＱ
１１．０２１のエミッタ回路１００，２００は基本的に
は第２Ａ図と同じであるが、第２Ａ図のダイオードＤ５
．Ｄ６の代わりにツェナーダイオードＺＤ５．ＺＤ６を
使用している。

ここで、ツェナーダイオードＺＤ５．ＺＤ６はボイスコ
イルモータの減速時の逆起電力に依存して発生する電圧
より充分に大きなツェナー電圧■Ｚをもっており、従っ
て、すべての減速区間でツェナーダイオードＺＤ５．Ｚ
Ｄ６に対するボイスコイル１０側の電圧が高くなっても
ツェナーダイオードＺＤ５．２Ｄ６は導通せず、ボイス
コイル１０を流れた駆動電流が電源プラス側に分流して
しまうことを確実に阻止できる。

一方、ボイスコイル１０にツェナー電圧Ｖｚを越える高
いスパイク電圧が発生した場合には、ツェナーダイオー
ドＺＤ５．ＺＤ６が導通し、１〜ランジスタＱ１１、Ｑ
２１がコレクタ・エミッタ間最大定格電圧Ｖ　ＣＥ−ｍ
ａｘを越えるスパイク電圧が加わることによる破壊を確
実に防止できる。尚、スパイク電圧発生時のツェナーダ
イオード７Ｄ５゜ＺＤ６の導通で流れる電流は極僅かで
あるため、電流検出抵抗Ｒ３Ｉ、　Ｒ３２に流れる電流
に及ぼす影響は無視できる。

第３Ｂ図は双極電源方式について第３Ａ図と同じツェナ
ーダイオードＺＤ５．２Ｄ６を備えたエミッタ回路１０
０，２００を用いた本発明の伯の実施例を示し、ツェナ
ーダイオードＤＺ５．Ｄ７６以外は第２Ｂ図の実施例と
同じになる。

第４Ａ図は単極電源方式について本発明の仙の実施例を
示したものでスパイク電圧によ、るドライブトランジス
タ破壊を防止するため、第２Δ図のエミッタ回路１００
のダイオードＤ５と並列に電流制限抵抗Ｒ３とツェナー
ダイオードＺＤ７の直列回路を接続し、またエミッタ回
路２００のダイオードＤ６と並列に電流制限抵抗Ｒ４と
ツェナーダイオードＺＤ８の直列回路を接続したことを
特徴とする。

即ち、第３Ａ図のツェナーダイオードＺＤ５゜２Ｄ６を
用いた場合には、ツェナーダイオードＺＤ５．ＺＤ６に
直接ボイスコイル１０に対する駆動電流が流れるためツ
ェナーダイオードＺＤ５゜２Ｄ６としてはボイスコイル
１０に流す最大駆動電流に見合った電流容量をもつ大型
のツェナーダイオードを使用しなければならず、コスト
アップになる。

そこで第４Ａ図の実施例にあっては、ボイスコイル１０
に流す駆動電流にはダイオードＤ５．Ｄ６を使用し、ス
パイク電圧吸収用として新たに電流制限抵抗Ｒ３，Ｒ４
と電流容量の小さいツェナーダイオードＺＤ７．ＺＤ８
との直列回路を並列接続し、ツェナーダイオードＺＤ７
．ＺＤ８に流すスパイク電圧による電流値を抑えること
でツェナーダイオードＺＤ７．ＺＤ８を電流容量の小さ
い小型のものとすることができ、これによって回路コス
トを下げることができる。

第４Ｂ図は双極電源方式について第４Ａ図と同じ電流制
限抵抗Ｒ３，Ｒ４とツェナーダイオードＺＤ７．ＺＤ８
の直列回路をダイオードＤ５．Ｄ６にそれぞれ並列接続
したエミッタ回路１００゜２００を用いたことを特徴と
し、エミッタ回路１００．２００以外は第２Ｂ図の実施
例と同じになる。

第５Ａ図は単極電源方式を例にとってスパイク電圧を吸
収するエミッタ回路１００．２００を備えた本発明の他
の実施例を示したもので、この実施例にあっては第２Ａ
図に示した回路構成を持つエミッタ回路１００，２００
のダイオードＤ５゜Ｄ６のそれぞれにスパイク電圧吸収
用のコンデンサＣ１，Ｃ２を並列接続したことを特徴と
する。

このように、ダイオードＤ５．Ｄ６にコンデンサＣ１，
Ｃ２を接続してもボイスコイル１０で発生したスパイク
電圧を吸収してトランジスタＱ１１゜Ｑ２１のエミッタ
・コレクタ間に加わるスパイク電圧を減少させる効果が
得られる。

第５Ｂ図は双極電源方式を例にとって第５Ａ図と同様に
エミッタ回路１００，２００のダイオドＤ５．Ｄ６と並
列にスパイク電圧吸収用のコンデンサＣＩ、Ｃ２を並列
接続したことを特徴とする。

更に、第６Ａ図は単極電源方式をとる第２Ａ図に設けた
エミッタ回路１００．２００につきボイスコイル１０で
発生ずるスパイク電圧を吸収するためエミッタ回路１０
０のダイオードＤ３とＤ５の接続点とエミッタ回路２０
０のダイオードＤ４とＤ６の接続点の間をコンデンサＣ
３で接続したことを特徴とする。

このように直流的には分離されたエミッタ回路１００と
２００をコンデンサＣ３を介して交流的に接続すること
で、ボイスコイル１０に発生したスパイク電圧をコンデ
ンサＣ３を通じて交流的にエミッタ回路間１００，２０
０に流し、トランジスタＱ１１、Ｑ２１のコレクタ・エ
ミッタ間に加わるスパイク電圧を減少させることができ
る。

第６Ｂ図は双極電源方式を例にとって第６Ａ図と同様に
エミッタ回路１００と２００をコンデンサＣ３を介して
交流接続することにより、スパイク電圧を吸収するよう
にしたことを特徴とする。

第７Ａ図は単極電源方式を例にとってエミッタ回路１０
０，２００をコンデンサを介して交流接続する他の実施
例を示したもので、この実施例にあってはトランジスタ
Ｑ１１と０２１のエミッタをコンデンサＣ４を介して直
接接続している。このトランジスタＱ１１と０２１のエ
ミッタ間をコンデンサＣ４に接続するエミッタ回路１０
０と２００の交流接続にあっても、ボイスコイル１０に
発生したスパイク電圧をコンデンサＣ４による交流結合
を介してエミッタ回路１００と２００に流すことで、ト
ランジスタＱ１１、Ｑ２１のコレクタ・エミッタ間に加
わるスパイク電圧を減少させることができる。

第７Ａ図は、第７Ｂ図のコンデンサＣ４によるエミッタ
回路１００と２００の交流接続を双極電源方式に適用し
た実施例であり、第７Δ図と同様にスパイク電圧を減少
させる作用が得られる。

第８Ａ図、８Ｂ図は、単極電源方式及び双極電源方式を
例にとって第２Ａ、２８図に示したエミッタ回路１００
と２００の間、即ちエミッタ回路１００のダイオードＤ
３とＤ５の接続点とエミッタ回路２００のダイオードＤ
４とＤ６の接続点との間を相互に逆向きに直列接続した
一対のツェナダイオードＺＤ１．ＺＤ２を介して接続し
たことを特徴とする。

ここで、ツェナーダイオードＺＤ１．ＺＤ２は減速時の
逆起電力で発生する電圧より充分に大きなツェナー電圧
をもっており、減速時の逆起電力に対してはエミッタ回
路１００．２００間の接続をオフ状態にしているが、ツ
ェナー電圧を越えるボイスコイル１０のスパイク電圧が
発生するとツェナーダイオードＺＤＩの導通によりトラ
ンジスタＱ１１、Ｑ２１に加わるスパイク電圧を減少さ
せることができる。

第９Ａ、９８図は単極電源方式及び双極電源方式を例に
とってエミッタ回路１００．２００間をツェナーダイオ
ードを介して接続したもので、この実施例にあってはト
ランジスタ０１１のエミッタとトランジスタＱ２１のエ
ミッタを互いに逆向きに直列接続した一対のツェナーダ
イオード７Ｄ３、ＺＤ４を介して接続したことを特徴と
する。

この第９Ａ、９Ｂ図に示すエミッタ回路１００と２００
のツェナーダイオードによる相互接続についても、第８
Ａ、８Ｂ図の実施例と同様、１〜ランジスタＱ１１、Ｑ
２１に加わるスパイク電圧を抑えることができる。

［発明の効果］以上説明してきたように本発明によれば、シーク完了時
の減速制御において逆起電力の発生によりボイスコイル
の電源プラス側端子に対し電源マイナス側端子の電位が
高くなっても、小イスコイルの電流方向を切り替える一
対のトランジスタのエミッタを電源側に接続するエミッ
タ回路を電源側への逆電流を阻止するように個別に設け
ているため、減速制御時に逆起電力による電圧が発生し
てもボイスコイルの駆動電流は本来の経路を通ってすべ
て電流検出抵抗に流すことができる。

その結果、シーク完了時の減速制御において、正確なモ
ータ駆動電流を検知することができ、減速される目標速
度に追従したヘッドの速度制御を安定に行なうことがで
きる。

また、逆起電力により別経路を流れる電流による外乱成
分を除去できるため、全体の制御ゲインを高めることが
でき、その結果、アクセスタイムを更に短縮することが
できる。

【図面の簡単な説明】

第１Ａ、１８図は本発明の原理説明図；第２Ａ、２Ｂ図
は本発明の一実施例を示した実施例構成図；第３Ａ、３Ｂ図乃至第９Ａ、９Ｂ図は本発明の他の実施
例構成図；第１０図は従来のボイスコイルモータ制御回路の構成図
；第１１図は従来回路の動作説明図；第１２図は従来回路の構成図；第１３図は従来のモータ減速時の駆動電流説明図である
。図中、１０：ボイスコイル１０ａ：ボイスコイルモータ１６＝フオワ一ド側駆動回路（第１の駆動回路）１８：
リバース側駆動回路（第２の駆動回路）３８：電流セン
ス回路４０：フォワード制御アンプ４２：リバース制御アンプ４４．４６：レベルコンバータＱ１１、　Ｑ２１　：　ＰＮ　Ｐ　トランジスタＱ１２
．　Ｑ２２　：　Ｎ　ＰＮ　トランジスタＱ１３．　Ｑ
２３：制御トランジスタ１００、２００　：エミッタ回路（ｂ）（Ｃ）（ｄ）（ｅ）（ｆ）不死日月の犀Ｊ里占兇明囮（桃さ）第１Ｂ図

Claims

【特許請求の範囲】

（１）電源プラス側とボイスコイル（１０）の一端（１
２）との間の導通状態を制御するＰＮＰトランジスタ（
Ｑ１１）、前記ボイスコイル（１０）の他端（１４）と
前記電源マイナス側との導通状態を制御するＮＰＮトラ
ンジスタ（Ｑ１２）及び前記ＰＮＰ及びＮＰＮトランジ
スタ（Ｑ１１、Ｑ１２）のベース電流をフオワード制御
信号に応じて制御することにより前記ボイスコイル（１
０）にある方向に流れる駆動電流を制御する制御トラン
ジスタ（Ｑ１３）を備えた第１の駆動回路（１６）と；電源プラス側とボイスコイル（１０）の他端（１４）と
の間の導通状態を制御するＰＮＰトランジスタ（Ｑ２１
）、前記ボイスコイル（１０）の一端（１２）と電源マ
イナス側との間の導通状態を制御するＮＰＮトランジス
タ（Ｑ２２）、及び前記ＰＮＰ及びＮＰＮトランジスタ
（Ｑ２１、Ｑ２２）に流れるベース電流をリバース制御
信号に応じて制御することにより前記ボイスコイル（１
０）に逆方向に流れる駆動電流を制御する制御トランジ
スタ（Ｑ２３）を備えた第２の駆動回路（１８）と；を有し、前記ＮＰＮトランジスタ（Ｑ１１、Ｑ２１）の
エミッタ・コレクタ間のそれぞれにエミッタ側をカソー
ドとしてスパイク吸収用ダイオード（Ｄ１、Ｄ２）を接
続すると共に、前記ＮＰＮトランジスタ（Ｑ１２、Ｑ２
２）のエミッタ側のそれぞれに電流検出抵抗（Ｒ＿Ｓ１
、Ｒ＿Ｓ２）を接続したディスク装置のボイスコイルモ
ータ駆動回路に於いて、前記ＰＮＰトランジスタ（Ｑ１
１、Ｑ２１）のエミッタのそれぞれを個別に設けたエミ
ッタ回路（１００、２００）を介して前記前記プラス側
電源接続したことを特徴とするディスク装置のボイスコ
イルモータ駆動回路。
（２）前記第１の駆動回路（１６）のエミッタ回路（１
００）は、前記プラス側電源から前記ＰＮＰトランジス
タ（Ｑ１１）のエミッタに向けて順次ダイオード（Ｄ５
、Ｄ３）を順方向に直列接続すると共に該ダイオード（
Ｄ３）に抵抗（Ｒ１）を並列接続し、前記第２の駆動回
路（１８）のエミッタ回路（２００）は、前記プラス電
源側から前記ＰＮＰトランジスタ（Ｑ２１）のエミッタ
に向けて順次ダイオード（Ｄ６、Ｄ４）を順方向に直列
接続すると共に該ダイオード（Ｄ４）に抵抗（Ｒ２）を
並列接続したことを特徴とする請求項１記載のディスク
装置のボイスコイルモータ駆動回路。
（３）前記エミッタ回路（１００、２００）に設けたダ
イオード（Ｄ５、Ｄ６）のそれぞれを、前記ボイスコイ
ル（１０）に流す駆動電流に見合つた電流容量をもつツ
ェナーダイオード（ＺＤ５、ＺＤ６）としたことを特徴
とする請求項２記載のディスク装置のボイスコイルモー
タ駆動回路。
（４）前記エミッタ回路（１００）に設けたダイオード
（Ｄ５）と並列に電流制限抵抗（Ｒ３）とツェナダイオ
ード（ＺＤ７）の直列回路を接続すると共に、前記エミ
ッタ回路（２００）のダイオード（Ｄ６）と並列に電流
制限抵抗（Ｒ４）とツェナダイオード（ＺＤ８）の直列
回路を接続したことを特徴とする請求項２記載のディス
ク装置のボイスコイルモータ駆動回路。
（５）前記エミッタ回路（１００、２００）に設けたダ
イオード（Ｄ５、Ｄ６）のそれぞれと並列にスパイクバ
イパス用のコンデンサ（Ｃ１、Ｃ２）を接続したことを
特徴とする請求項２記載のディスク装置のボイスコイル
モータ駆動回路。
（６）前記エミッタ回路（１００）のダイオード（Ｄ３
）と（Ｄ５）の接続点と前記エミッタ回路（２００）の
ダイオード（Ｄ４）と（Ｄ６）の接続点との間にスパイ
クバイパス用のコンデンサ（Ｃ３）を接続したことを特
徴とする請求項２記載のディスク装置のボイスコイルモ
ータ駆動回路。
（７）前記トランジスタ（Ｑ１１、Ｑ２１）のエミッタ
間にスパイクバイパス用のコンデンサ（Ｃ４）を接続し
たことを特徴とする請求項２記載のディスク装置のボイ
スコイルモータ駆動回路。
（８）前記エミッタ回路（１００）のダイオード（Ｄ３
）と（Ｄ５）の接続点と前記エミッタ回路（２００）の
ダイオード（Ｄ４）と（Ｄ６）との接続点の間に、相互
に逆向きとなるように一対のツェナーダイオード（ＺＤ
１、ＺＤ２）を直列接続したことを特徴とする請求項２
記載のディスク装置のボイスコイルモータ駆動回路。
（９）前記ＰＮＰトランジスタ（Ｑ１１、Ｑ２１）のエ
ミッタ間に、相互に逆向きとなるように一対のツェナー
ダイオード（ＺＤ３、ＤＺ４）を直列接続したことを特
徴とする請求項２記載のディスク装置のボイスコイルモ
ータ駆動回路。