JPH02260562A - 減圧集積回路 - Google Patents

減圧集積回路

Info

Publication number
JPH02260562A
JPH02260562A JP1328109A JP32810989A JPH02260562A JP H02260562 A JPH02260562 A JP H02260562A JP 1328109 A JP1328109 A JP 1328109A JP 32810989 A JP32810989 A JP 32810989A JP H02260562 A JPH02260562 A JP H02260562A
Authority
JP
Japan
Prior art keywords
voltage
circuit
supply rail
pair
circuits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1328109A
Other languages
English (en)
Inventor
B Scott David
ビー．スコット デビッド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH02260562A publication Critical patent/JPH02260562A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発用は一般に集！ｌｊ回路に明し、より詳細には減電
圧を有するＭＯＳトランジスタ集積路に圓する。
え１盈１ 今日のＣＭＯ８ＩＩ積回路は５ボルトの電源を使用する
。ＣＭＯＳデバイスのサイズが減少するにつれて、その
デバイスが許容できる電圧も同様に減少する。従って、
より小さなＣＭＯＳデバイスを提供するために、−諸手
さなｔｔｍｔｔ圧が必要になってくる。
５ボルトの電源を使用するＣＭＯ８集積路との両立性を
維持するために、バイポーラやＥＣＬ等のほかの技術と
同様、新しいＣＭＯ８集積路もＡＩにその外部ピンのと
ころに５ボルトのａ！源を使用することが望ましい。し
かし、内部に、より小さな電圧、例えば２．５ボルト乃
至３．０ボルトの電圧をＣＭＯＳデバイスに提供するこ
とが必要である。
他の一方法は、５ボルトまで動力を供給され、かつ、そ
れよりも小さな電圧、例えば２．５ボルトを出力するオ
ンーチップ電圧Ｖギル−タを用いることである。このよ
うな配列は、超過電圧が熱として散逸されるので効率が
悪く、それゆえ電力の観点からしても信頼性の観点から
しても共に望ましくないものである。
従って、減電圧を有する集積路を含むＣＭＯＳデバイス
を効率的に供給する、５ボルトの？Ｉｌ源入力を有する
集積路を提供するという必要性が産業１生じる。
内題点を　決するための手 本発明に従い、低電圧回路ブロックを組入れる集積路と
国連する問題を実質的に除去する集積路、及びその形成
方法を提供する。
本発明の集積路により第一及び第二の電圧供給レールを
提供するが、典型的にＯボルト及び５ボルトでそれぞれ
バイアスされるものである。ＣＭＯ８Ｉｉｎ路ブロック
は第一及び第二の供給レールの間に直列に接続され、そ
のｋｉ路アブロック因には中１供給レールが接続されて
いる。ゆえに、各対の＠路ブロックは第一及び第一の供
給レール囚の５ボルトを受取り、一方の回路ブロックは
第一の供給レールと中間供給レールとの閤の電位に等し
い電圧を受取り、第二の回路ブロックは中間供給レール
と第二の供給レーをとの間の電位に等しい電圧を受取る
。増幅器は第一及び第二の供給レールの間に接続され、
中間供給レール上の電圧を所定の中ｍ＋＊圧に維持する
ために、中間供給レールに電流を供給する。
本発明により、減電圧を必要とするデバイスを従来の電
圧供給を受ける集積路に用い、回路ボード上のほかの集
積路と矛盾がないようにすることができるという技術的
な利点を提供する。本発明＆！５ボルトのレベルで電力
を散逸する−・方、２．５ボルト（或いは倫の中Ｉｌｌ
値のボルト）のレベルで実行するオン−チップ電圧レギ
ュレータよりも一箇効率がよい。
本発明及びその利点は、添付図面にｆ１３！Ｉして次の
説明を参照することによって、より完全に理解すること
ができるであろう。
本発明の好ましい実施例は図面の第１図乃至第２図を参
照することにより鰻も良く理解されるが、同図において
類似番号は種々の図面の同−及び相当部分に使用する。
第１１１により低電圧ＣＭＯＳデバイスを使用する集積
路のブロック図を示す。集積回′ｓ１０は５ボルト（接
地に比例）の電圧供給レール１２及び接地電圧供給レー
ル１４からその電圧を受取る。
増幅！１１６は電圧供給レール１２及び１４の囚に接続
され、かつ２．５ボルトの供給レール１８に接続されて
いる。低電圧０Ｍ０８回路２０は直列接続された回路２
０の対２２にまとめられ、各０ＭＯ８対２２は１！１供
給レール１２及び１４を横切って接続されるようになっ
ている。ゆえに、各ＣＭＯ８ｉＪｊ１対２２は５ボルト
を受取る。２．５ボルトの供給レール１８は各回路対２
２から成るＣＭＯ８回路２０ｆＩ）問に接続されている
。バイポーラ回路２４は電圧供給レール１２及び１４を
横切りて接続されている。
動作的には、各ＣＭＯ８回路対２２は５ボルトの電圧を
受取る。２．５ボルトの供給レール１８は増幅器１６に
よって２．５ボルトに維持されるが、この増幅１１６は
２．５ボルトの供給レール１８に不安定な電流を供給す
る。ゆえに、各０Ｍ０８回路２０は個々に２．５ボルト
を受取る。
第２図により、本発明の集＄１１１ｉ！回路１０に使用
した場合の２個の低電圧０Ｍ０８回路２０ａ及び２０ｂ
の＠ＩＩ図を示す。第一のＣＭＯ８Ｉｉｌｉｌ路２０ａ
１すなわらインバータはＰＭＯＳトランジスタ２６及び
ＮＭＯＳトランジス、り２８を含む。ＰＭＯＳトランジ
スタ２６は５ボルトの供給レール１２に接続された第一
のソース／ドレインと、ＮＭＯＳトランジスタ２８のソ
ース／ドレインに接続された第二のソース／ドレインと
を有する。ＮＭＯＳトランジスタ２８のもう一方のソー
ス／ドレインは２．５ボルトの供給レール１８に接続さ
れている。第二のＣＭＯＳデバイス２０ｂも同様にＰＭ
ＯＳトランジスタ３０及びＮＭＯ８トランジスタ３２を
含み得る。ＰＭＯＳトランジスタ３０は２゜５ボルトの
供給レール１８に接続された第一のソース／ドレインと
、ＮＭＯＳトランジスタ３２のソース／ドレインに接続
された第二のソース／ドレインとを有する。ＮＭＯＳト
ランジスタ３２のもう一方のソース／ドレインは接地供
給レール１４に接続されている。
例証のため、ＣＭＯ８回路２０ａ乃至２０ｂＬ；ｔイン
バータとして示しである。これらの回路は例示的な目的
のために示してあり、当業者によって理解されるように
、より複雑な回路を同様に実行することができる。
各ＣＭＯ３回路対２２において、一方のＣＭＯ８回路２
０は２．５ボルトのバックゲート・バイアスを有するＮ
ＭＯＳトランジスタを有する。結果として、２．５ボル
トの供給レール１８の反対側にあるＮチャネル・デバイ
スは異なって製作しなければならない。二つの択一的な
方法を用いて２．５ボルトのバックゲート・バイアスを
補う。
最も単純な補償技術は、一方のＮＭＯＳデバイスのしき
い１１電圧をもう一方のとは異なって調整することであ
る。第二の補償技術は、埋め込みＮト拡散を用いること
によってＰ−ウェル中の各ＮＭＯＳデバイスを分離し、
各ＮＭＯＳトランジスタがそれ自身のＰ−ウェル内にあ
るようにすることである。Ｐチャネル◆デバイスは同一
の問題に苦しまず、というのは各Ｐチャネル・デバイス
は典型的にそれ自身のＮ−ウェル中にあるからである。
好ましい実施例は２．５ボルトの供給レール１８を示し
ているが、この中間供給レールは０ボルトから５ボルト
の閤の望ましいどの電圧にも保持することができるとい
うことに注意されたい。例えば、供給レール１８を３ボ
ルトに保持し、中間供給レール１８と５ボルトの電圧供
給レール１２との闇で実現される２ボルトのＣＭＯＳデ
バイス、及び接地供給レール１４と中間供給レール１８
との間で実現される３ボルトのＣＭＯＳデバイスとを備
えることができる。
本発明により、０Ｍ０８回路を減電圧で作動させ、それ
によりオン−チップ・レギュレータの必要なくホット・
エレクトロンの影響を防止することが可能であるという
技術利点が提供される。Ａンーチツプ・レギユレータは
、５ボルトのレベルで電力を散逸しながら減供給の実行
を提供するので好ましくない。
本発明を０ボルト及び５ボルトの外部電圧供給とＩＩＩ
達して以上に論じたが、本発明において具体化した概念
は、使用する実際の外部電圧にかかわらず有効であると
いうことに注意されたい。ｌ１１１様に、複数の中間供
給レール１８を用いて外部供給レール１２及び１４から
の電圧を２インクリメント以上に分割することができる
ということにも注意されたい。
以上に本発明を詳細に述べたが、添付の特許請求の範囲
によって定める本発明の精神及び範囲から離れることな
く、様々な変化、置換え、及び変更を行なうことができ
るということを理解されたい。
以上の説明に関連して、更に、下記の項を内示する。
（１）　複数の回路を含む集積路であって、第一の所定
電圧にある第一の供給レールと、第二の所定電圧にある
第二の供給レールと、回路の対が前記第一及び第二の供
給レールの間に直列に接続されていることと、 多対を含む＠記回路の間に接続された前記第一及び第二
の所定の電圧の間の中間電圧にある中間供給レールと、 前記第一及び第二の供給レールの間に接続された増幅器
であって、前記中間供給レールに電流を供給し、そこの
電圧を前記中間電圧に維持する増幅器とを含む集積路。
（２）　第（１）項に記載した集積路において、前記第
一の供給レールが接地に接続され、前記第二の供給レー
ルが接地より５ボルト高い電圧を供給し、前記中間供給
レールが接地より高い２゜５ボルトを供給する集積路。
（３）　第（１）項に記載した集積路において、前記回
路が０Ｍ０８回路を含み、各０Ｍ０８回路がＮＭＯ８及
びＰＭＯＳトランジスタを有する集積路。
（４）　第（３）墳に記載した集積路１あって、更に、
前記第一及び第二の供給レールの間に接続されたバイポ
ーラ・デバイスを含む集積路。
（５）　第（３）項に記載した集積路において、バック
ゲート・バイアスを補うために、前記対の一方の前記回
路のＮＭＯＳトランジスタのしきい１１１！圧がその対
のもう一方の回路とは異なるしきい値電圧ｍｗを有する
集積路。
（６）　第（３）項に記載した集積路において、各デバ
イス対の２１１のＮＭＯＳトランジスタが別々のＰ−ウ
ェル中に分離されている集積路。
（７）　電圧供給レールを有するｌｔ数の０Ｍ０８回路
を含む集積路であって、 ０Ｍ０８回路の対を供給レールの間に直列に接続して、
０ＭＯ８対の間の電圧が５ボルトで、かつその対の各デ
バイスが２．５ボルトの電圧を受取るようにする相互接
続回路と、 不安定な電流を接続回路に供給する増幅器とを含む集積
路。
（８）　第（７）項に記載した集積路であって、更に、
供給レール閤に接続されたバイポーラ回路回路を含み、
各バイポーラ回路が５ボルトを受取るようになっている
集積路。
（９）　第（７）項に記載した集積路において、前記増
幅器が、前記対のＣＭＯＳデバイス間に接続された２、
５ボルトのレールを含む集積路。
（１０）　　第（７）項に記載した集積路において、各
０Ｍ０３回路がＮＭＯ８及び））ＭＯＳトランジスタを
含み、対の一方の回路の各ＮＭＯＳトランジスタが対の
もう一方の回路のＮＭＯＳトランジスタとは別のＰ−ウ
ェルを有する集積路。
（１１）　　第（７）項に記載した集積路において、各
０Ｍ０８回路がＮＭＯ８及びＰＭＯＳトランジスタを含
み、ＰＭＯＳトランジスタが別々のＮ−ウェルを有して
二つの供給電圧を調節する集積路。
（１２）　　第（７）項に記載した集積路において、各
０Ｍ０８回路がＮＭＯ８及びＰＭＯ８トランジスタを含
み、対の一方の回路が、１１節されたしきい値電圧を有
するＮＭＯＳトランジスタを有して、バックゲート・バ
イアスを補う集積路。
（１３）　　集積路上の複数の回路ブロックに電圧を供
給する方法であって、 回路ブロックを直列に配列して、デバイスの対が第一の
所定の電圧を受は取るようにする段階と、中間供給レー
ルを回路ブロック間に提供する段階と、 前記中間供給レール上の・電圧を前記第一の所定の電圧
より低い中間電圧レベルに維持する段階とを含む方法。
（１４）　　第（１３）項に記載した方法に−おいて、
前記電圧を維持する前記段階が、前記中間供給レールの
前記電圧を前記第二の所定の電圧の半分に等しい電圧に
維持する段階を含む方法。
（１５）　　第（１３）ＴＥＩに記載した方法であって
、更に、前記回路１０ツクの一方を前記第一の所定の電
圧を受取るべく配列する段階を含む方法。
（１６）　　第（１３）項に記載した方法において、回
路ブロックの前記回路が、ＮＭＯ８及びＰＭＯＳトラン
ジスタを含む０Ｍ０８回路を含む方法。
（１１）　　第（１３）項に記載した方法であって、更
に、対の各回路のＮＭＯ８トランジスタに別々のしきい
値電圧を提供してバックゲート・バイアスを補う段階を
含む方法。
（１８）　　第（１６）項に記載した方法であって、更
に、対の各回路のＮＭｏ５トランジスタに別々のＰ−ウ
ェルを提供する段階を含む方法。
（１９）　　第（１３）墳に記載した工程によって形成
される集積路。
（２０）　　バイポーラ／ＣＭＯ８集積路はオン−チッ
プ増幅器を用いて、中ｍｉ″ａ１圧供給（１８）を２グ
ループの小さいジオメトリ−の０Ｍ０８回路に提供する
。バイポーラ・デバイス（２４）は外部の供給レール（
１２，１４）からの最大の５ボルトを使用することがで
きる。
【図面の簡単な説明】
第１図は本発明を用いる回路のブロック図を示す図面。 第２図は電圧供給レールと中間供給レールとの間に接続
された２個のＣＭＯ８回路ブロックの回路図を示す図面
。 主な符号の説明 １０：集積路 １２．１４：１ｍ圧供給レール １８：中間電圧供給レール ２２：回路対

Claims (1)

    【特許請求の範囲】
  1. （１）複数の回路を含む集積路であって、 第一の所定電圧にある第一の供給レールと、第二の所定
    電圧にある第二の供給レールと、回路の対が前記第一及
    び第二の供給レールの間に直列に接続されていることと
    、 各対を含む前記回路の間に接続された前記第一及び第二
    の所定の電圧の間の中間電圧にある中間供給レールと、 前記第一及び第二の供給レールの間に接続された増幅器
    であって、前記中間供給レールに電流を供給し、そこの
    電圧を前記中間電圧に維持する増幅器とを含む集積回路
    。
JP1328109A 1988-12-19 1989-12-18 減圧集積回路 Pending JPH02260562A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US286595 1988-12-19
US07/286,595 US5079441A (en) 1988-12-19 1988-12-19 Integrated circuit having an internal reference circuit to supply internal logic circuits with a reduced voltage

Publications (1)

Publication Number Publication Date
JPH02260562A true JPH02260562A (ja) 1990-10-23

Family

ID=23099312

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1328109A Pending JPH02260562A (ja) 1988-12-19 1989-12-18 減圧集積回路

Country Status (5)

Country Link
US (1) US5079441A (ja)
EP (1) EP0375197B1 (ja)
JP (1) JPH02260562A (ja)
KR (1) KR0152259B1 (ja)
DE (1) DE68918822T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006185422A (ja) * 2004-11-29 2006-07-13 Marvell World Trade Ltd 高い電圧供給レベルを用いた低電圧論理回路オペレーション

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5254880A (en) * 1988-05-25 1993-10-19 Hitachi, Ltd. Large scale integrated circuit having low internal operating voltage
US5309040A (en) * 1989-11-07 1994-05-03 Fujitsu Limited Voltage reducing circuit
EP0602268A1 (de) * 1992-12-16 1994-06-22 Landis & Gyr Business Support AG Integrierte Schaltung mit Feldeffekt-Transistoren
US5408144A (en) * 1993-01-07 1995-04-18 Hitachi, Ltd. Semiconductor integrated circuits with power reduction mechanism
US6384623B1 (en) 1993-01-07 2002-05-07 Hitachi, Ltd. Semiconductor integrated circuits with power reduction mechanism
US6507074B2 (en) * 1995-11-30 2003-01-14 Micron Technology, Inc. Structure for ESD protection in semiconductor chips
ATE213360T1 (de) 1995-11-30 2002-02-15 Micron Technology Inc Esd-schutzstruktur für halbleiterchips
JP2008159736A (ja) * 2006-12-22 2008-07-10 Elpida Memory Inc 半導体装置及びその電源供給方法
JP7075172B2 (ja) * 2017-06-01 2022-05-25 エイブリック株式会社 基準電圧回路及び半導体装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5211199B1 (ja) * 1970-05-27 1977-03-29
US3757200A (en) * 1972-07-10 1973-09-04 Gen Instrument Corp Mos voltage regulator
JPS5931863B2 (ja) * 1976-01-07 1984-08-04 株式会社日立製作所 電圧出力回路
GB2034937B (en) * 1978-11-14 1983-01-06 Philips Electronic Associated Regulated power supply
NL7811229A (nl) * 1978-11-14 1980-05-19 Philips Nv Verzwakkerinrichting bevattende een cascadeschakeling van een stappenverzwakker en een regelbare spannings- deler, alsmede een besturingsschakeling voor de rege- ling daarvan.
US4282556A (en) * 1979-05-21 1981-08-04 Rca Corporation Input protection device for insulated gate field effect transistor
JPS5780828A (en) * 1980-11-07 1982-05-20 Hitachi Ltd Semiconductor integrated circuit device
DE3138558A1 (de) * 1981-09-28 1983-04-07 Siemens AG, 1000 Berlin und 8000 München Schaltungsanordnung zur erzeugung eines von schwankungen einer versorgungsgleichspannung freien gleichspannungspegels
US4477737A (en) * 1982-07-14 1984-10-16 Motorola, Inc. Voltage generator circuit having compensation for process and temperature variation
JPS59143357A (ja) * 1983-02-03 1984-08-16 Nippon Telegr & Teleph Corp <Ntt> 半導体集積回路
JPS59153331A (ja) * 1983-02-21 1984-09-01 Toshiba Corp 半導体装置
US4532467A (en) * 1983-03-14 1985-07-30 Vitafin N.V. CMOS Circuits with parameter adapted voltage regulator
JPS6037144A (ja) * 1983-08-08 1985-02-26 Nec Ic Microcomput Syst Ltd 半導体集積回路装置
JPS6066504A (ja) * 1983-09-22 1985-04-16 Oki Electric Ind Co Ltd 半導体集積回路
JPH0679262B2 (ja) * 1984-02-28 1994-10-05 シャープ株式会社 参照電圧回路
US4663584B1 (en) * 1985-06-10 1996-05-21 Toshiba Kk Intermediate potential generation circuit
US4788455A (en) * 1985-08-09 1988-11-29 Mitsubishi Denki Kabushiki Kaisha CMOS reference voltage generator employing separate reference circuits for each output transistor
US4745305A (en) * 1985-09-23 1988-05-17 Ncr Corporation Common cell I/O interface circuit
US4675557A (en) * 1986-03-20 1987-06-23 Motorola Inc. CMOS voltage translator
JPH0679263B2 (ja) * 1987-05-15 1994-10-05 株式会社東芝 基準電位発生回路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006185422A (ja) * 2004-11-29 2006-07-13 Marvell World Trade Ltd 高い電圧供給レベルを用いた低電圧論理回路オペレーション
JP4690177B2 (ja) * 2004-11-29 2011-06-01 マーベル ワールド トレード リミテッド 高い電圧供給レベルを用いた低電圧論理回路オペレーション
TWI400867B (zh) * 2004-11-29 2013-07-01 Marvell World Trade Ltd 用以減少處理模組之間電流耗損差異的處理系統及方法

Also Published As

Publication number Publication date
EP0375197A2 (en) 1990-06-27
DE68918822D1 (de) 1994-11-17
US5079441A (en) 1992-01-07
DE68918822T2 (de) 1995-02-09
EP0375197B1 (en) 1994-10-12
KR0152259B1 (ko) 1998-10-01
KR900010962A (ko) 1990-07-11
EP0375197A3 (en) 1991-02-06

Similar Documents

Publication Publication Date Title
US5162668A (en) Small dropout on-chip voltage regulators with boosted power supply
US6208171B1 (en) Semiconductor integrated circuit device with low power consumption and simple manufacturing steps
US7518404B2 (en) Semiconductor integrated circuit device
US6462611B2 (en) Transmission gate
US6437627B1 (en) High voltage level shifter for switching high voltage in non-volatile memory intergrated circuits
KR970013425A (ko) 반도체 장치
US20020140496A1 (en) Forward body biased transistors with reduced temperature
JPH02260562A (ja) 減圧集積回路
US20070063758A1 (en) Voltage divider and method for minimizing higher than rated voltages
JP2003008428A (ja) 超低電圧論理回路にバイアスをかけるための装置
US4446383A (en) Reference voltage generating circuit
US7671663B2 (en) Tunable voltage controller for a sub-circuit and method of operating the same
US5963057A (en) Chip level bias for buffers driving voltages greater than transistor tolerance
US6366156B1 (en) Forward body bias voltage generation systems
US6624687B1 (en) Method and structure for supply gated electronic components
US6573752B1 (en) High voltage push-pull driver on standard CMOS
US5923212A (en) Bias generator for a low current divider
US6236250B1 (en) Circuit for independent power-up sequencing of a multi-voltage chip
US6552601B1 (en) Method for supply gating low power electronic devices
US6963191B1 (en) Self-starting reference circuit
US5930191A (en) Semiconductor memory device having a plurality of power voltages
US5801580A (en) Self-biased voltage-regulated current source
JP2003202925A (ja) 高電圧用途のための定電流源回路
JP2524443B2 (ja) オンチップ電圧調整回路
JP2819950B2 (ja) 出力回路