JPH02256395A

JPH02256395A - 少くとも２状態をとり得る数個の電気受信器を制御する装置

Info

Publication number: JPH02256395A
Application number: JP1196449A
Authority: JP
Inventors: Dominique Jacquel; ドミニク　ジャッケル
Original assignee: Somfy SA
Current assignee: Somfy SA
Priority date: 1988-07-29
Filing date: 1989-07-28
Publication date: 1990-10-17
Also published as: EP0354175B1; US5062032A; FR2634915B1; DE68907291D1; DE68907291T2; ES2044209T3; KR910003471A; FR2634915A1; EP0354175A1

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明の目的は少くとも２状態をとり得る数台の電気受
信器の制御を行なう装置であり、夫々受信器に結合した
個別制御デバイスを持ち、各個別制御デバイスは、対応
する受信器を随意に制御するスイッチングの手段を持つ
と共に、各個別制御デバイスは随意に総べての受信器を
制御するスイッチングの手段をもつ総括制御デバイスに
よる、共通の制御ラインによって制御されるものであり
、そのスイッチングの手段は、所定の値より長い期間（
持続時間）または短い期間のコマンドを供給できるもの
であり、また各個別制御デバイスは、論理処理ユニット
を持ち、その第１グループの入力端子は、個別制御デバ
イスのスイッチング手段に持続されていると共に、その
出力端子は受信器に持続されており、総括制御デバイス
のスイッチング手段は、各論理処理ユニットの第２グル
ープの人力に接続され、各論理処理ユニットは、次々に
総括制御デバイスと個別制御デバイスにより、非同時に
、与えられるコマンドを順次受けるよう具備されている
。電気受信器は例えばモータ、加熱用抵抗器または照明
用電球である。特別な応用として、ブラインドやローラ
シャッターの制御がある。

〔従来の技術〕

このタイプの装置は、フランス特許第２．５１０．７７
７に述べられている。この従来技術の装置では、各論理
処理ユニットが更に、総括制御デバイスのコマンドが、
対応する個別制御デバイスからのコマンドと同時に与え
られるときは、前記の総括制御デバイスによって与えら
れるコマンドのみが受けられるようになっている。１実
施例によれば、この総括制御の絶対優先は、“上昇”お
よび“下降”の２つのスイッチに加えて、第３のスイッ
チＭ／Ａの手段を備えることにより、取除かれる。それ
は手動モードと自動モード間で選択ができるので、その
スイッチがＭの位置にセットされると、もしこのコマン
ドの期間が所定の値より短かいと、論理処理ユニットに
よって、総括制御デバイスによって与えられるコマンド
が拒絶されてしまうことになる。然しながら、使用して
みると、この制御の方法は、次のような不利な点がある
。すなわち、総括制御から来るコマンドが前記の所定の
値より長い期間であり、優先コマンドが働いて、その結
果受信器の状態を変化させていた総括制御のコマンドが
停止したとき対応する受信器は、それらの最初の位置に
戻らない。そのため個別制御を再起動させる必要がある
。ブラインドを例にあげると、第３Ｍ／Ａスイッチが手
動（Ｍａｎｕａｌ）にセットされていて、ロールしてな
かったのを、それからロールの優先コマンド“上昇”　
（風、雨）により再びロールになるときを引用するとし
よう。優先コマンドが止むと、ブラインドは自身では最
初のロールしてない位置に戻せないので、使用人が特別
に個別制御デバイスを起動させねばならない。その上、
Ｍ／Ａスイッチの重要なことは、操作人がＭ／Ａスイッ
チを手動モードにする癖があり、“上昇”または“下降
”の何れかの動作の前に誤って、手動にしてしまう操作
人に対しては屡々明瞭でないことがある。それは手動モ
ードでは個別のＭ／Ｉ　“上昇″およびＤ／ｌ　“下降
”スイッチによる制御をする効果がなく、対応する受信
器を、総括制御からの非優先コマンドから隔離してしま
うことになり、これが特許第２．５１０．７７７に示さ
れているものである。

〔発明が解決しようとする課題〕

従来技術による制御は、その上比較的複雑である。

というのは、配線の量が多くなることを考慮せずに、少
くとも３個のスイッチを利用しているからである。

本発明の主要な目的は、状態が総括優先のコマンドによ
り、変更になっている個別制御を自動的に、再実行させ
ることができることである。

〔課題を解決するための手段〕

本発明による装置は、個別制御デバイスの論理処理ユニ
ットが、総括制御と個別制御が同時に起動される場合、
総括制御コマンドが第１の所定の値より短い期間でなく
、且つ総括制御コマンドの開始時、少くとも個別制御デ
バイスの制御手段の１つが、少くとも第２の所定の値よ
り長い期間起動されていた場合に、論理処理ユニットが
総括制御コマンドを優先として受けるものである。

これらの条件は、受信器を制御するためまたは操作モー
ドを選択するのに個別制御について同一スイッチを使用
することを可能にさせる。このことは、従来技術のＭ／
Ａモードの選択スイッチを除くことができ、また個別制
御をより簡単に、より確実に利用できる効用があり、更
に配線並びにその結果として装置のコストや量を削減す
ることができる。

〔実施例〕

本発明の２つの実施例を附図を参照に述べよう。

第１図は第１実施例の回路図を示したもの、第２図は第
１実施例における論理処理ユニットを構成するマイクロ
コンビ二一夕の持久記憶装置に含まれるプログラムのダ
イヤグラムである。

第３図は第２実施例の回路図を示したもの、第４図は第
３図の回路における論理処理ユニットを構成する論理回
路である。

第５図は第４図の回路の総括制御および個別制御の動作
が夫々対応する所定の値Ｔ１またはＴ２より、長いまた
は短い場合のタイミング回路の入力と出力状態を示した
ものである。

第１図に示された装置の回路図は、フランス特許第２．
５１０．７７７の第１図の回路図と同じものに、マイク
ロコンピュータ１のパワー供給端子Ｖｓｓとこのマイク
ロコンピュータ１の出力端子Ｒ３の間に接続されている
ＬＢＤ　６６を加えたものである。この回路は、それ故
、ここでは詳しく繰返さないことにする。そこでこの回
路は、個別制御デバイス１１が２本の導線１３および１
４により、ＡＣ供給回路１２に接続されており、これら
の個別制御デバイス１１は、夫々電気受信器１５例えば
、ブラインドまたはコンベヤベルトのモータと結合して
ふり、また動作位置や停止位置をもつスイッチＭＩ　　
（上昇）およびスイッチＤＩ　　（下降）よりなるスイ
ッチング手段からなっていると言うことを思い起こすこ
とで十分であろう。特別な場合、これらのスイッチは、
動作位置にセットできることが述べられている。更に、
装置は、総括制御デバイス１７が一方でパワー供給回路
１２に、また他方で２本の導線１８゜１９からなる共通
制御ライン１６に接続されている。

この総括制御デバイス１７は、この例では、２つのスイ
ッチＭＣ，（上昇）およびＤＧ　（下降）よりなる。こ
れらのスイッチは手動スイッチまたは自動的に制御され
るスイッチである。これは例えばセンサ等であってもよ
く例に挙げると、ブラインドの制御に使われるものとし
て太陽輝度センサ、風センサ、雨センサなどよりなるス
イッチである。

従来技術のように、マイクロコンピュータ１は、不揮発
性記憶デバイスよりなり、ポーリングプログラム（Ｐｏ
ｌｌｉｎｇ　ｐｒｏｇｒａｍ）　４１、記憶プログラム
４２、テストプログラム４３、受信コマンドを管理する
プログラムや数種のサブルーチン５０．５１．５２．５
３゜５４、５５および５６並びに、受信コマンドの処理
プログラム４５、受信コマンドの処理プログラム４７お
よびタイミングプログラム４６よりなる。これらのプロ
グラムに加えて、不揮発性記憶デバイスは、テストプロ
グラム４３と受信コマンドを管理するプログラムの第１
サブルーチン５０との間のサブルーチン６１．６２およ
び６３よりなる。更に不揮発性記憶デバイスは、一方の
サブルーチン５０と他方のサブルーチン５１と５３の間
に、２つのサブルーチン６４と６５をもっている。プロ
グラム４３は少くとも、Ｍｌ、　ＤＩ。

ＭＧ、　ＤＧの１つのスイッチが動作していることをテ
ストし、サブルーチン５０は、それが総括制御からくる
コマンドである、ことをテストし、サブルーチン５１と
５３は夫々個別制御の停止機能および総括機能の停止機
能をテストすることが思い出されるであろう。

サブルーチン６１は、個別の制御で所定の値Ｔ２より長
い時間のコマンドＭＩまたはＤＩの存在をテストするテ
ストサブルーチンである。

サブルーチン６２は、インジケータを起動するために準
備されたインジケータ起動サブルーチンであって、個別
制御におけるコマンドが所定の値Ｔ２より長い期間のコ
マンドである場合にマイクロコンピュータ１の中央ユニ
ットにおけるメモリブロックにより構成される。個別の
実行にあたり、このインジケータの状態が出力Ｒ３を起
動して、しＥＤ　６６により表示される。サブルーチン
６３はインジケータの不起動サブルーチンで、個別制御
におけるコマンドが所定の値Ｔ２より短い期間である場
合に、インジケータを不起動にするためのものである。

それはまた、出力Ｒ３を不起動し、ＬＢＤ　６６のスイ
ッチがオフとなる。

サブルーチン６４は、インジケータが起動することをテ
ストするためのテストサブルーチンである。

サブルーチン６５は総括制御からのコマンドが所定の値
ＴＩに少くとも等しい期間起動することをテストするテ
ストサブルーチンである。ＭＩ、　ＤＩ、　ＭＧ。

ＤＧの各スイッチのオンまたはオフの位置をポーリング
するプログラム４１は、その最後の命令が、これらの位
置を記憶するプログラム４２の最初の命令の前に（るよ
うに構成される。このプログラム４２の最後の命令は、
少くとも１個のスイッチが起動された事実をテストする
テストプログラム４３の最初の命令の前に（る。プログ
ラム４３の最後の命令は、最初に受けたコマンドの処理
についてのプログラム４７の最初の命令のアドレスに対
するか、またはサブルーチン６１〜６５および５０〜５
４からなる受信コマンドを管理するプログラムの最初の
命令のアドレスに対するかの条件附呼出し命令である。

サブルーチン６１は、Ｔ２より長い時間をもつ個別制御
からのコマンドの存在をテストする。サブルーチン６１
の最後の命令は、インジケータを起動させるためのサブ
ルーチン６２の最初の命令のアドレスに対するか、また
はインジケータを不起動にするためのサブルーチン６３
の最初のアドレスに対する命令である。サブルーチン６
２および６３の最後の命令は、プログラム４２に記憶さ
れている総括制御デバイスのスイッチの位置をテストす
るためのサブルーチン５０の最初の命令の前にくる。サ
ブルーチン４７の最後の命令は、タイミングプログラム
４６の最初の命令の前にくる。

サブルーチン５０の最後の命令は、インジケータが起動
されていることをテストするサブルーチン６４の最初の
命令のアドレスに対するか、または対応する個別制御デ
バイスからくる停止機能をテストするサブルーチン５１
の最初の命令のアドレスに対する条件附呼出し指示であ
る。サブルーチン６４の最後の命令は、総括制御デバイ
スからくる停止機能をテストするサブルーチン５３の最
初の命令のアドレスに対するか、または総括制御からの
コマンドが少くともＴ１に等しい時間起動されていたこ
とをテストするサブルーチン６５の最初の命令のアドレ
スに対する条件附呼出し命令である。サブルーチン６５
の最後の命令は、テストサブルーチン５１の最初の命令
のアドレスに対するか、または停止テストサブルーチン
５３の最初の命令のアドレスに対する条件附呼出し命令
である。サブルーチン５３の最後の命令は、総括制御デ
バイスにより与えられるコマンドを記憶するためのサブ
ルーチン５５の最初の命令のアドレスに対するかまたは
総括制御デバイスからくる停止機能を処理するサブルー
チン５４の最初の命令のアドレスに対する条件附呼出し
命令である。サブルーチン５４の最後の命令は、ポーリ
ングプログラム４１の最初の命令の前になる。

サブルーチン５１の最後の命令は、対応する個別制御デ
バイスからくる停止機能を処理するサブルーチン５６の
最初の命令のアドレスに対するか、または対応する個別
制御デバイスにより与えられるコマンドを記憶するサブ
ルーチン５２の最初の命令のアドレスに対する条件附呼
出し命令である。サブルーチン５６の最後の命令は、ポ
ーリングプログラム４１の最初の命令の前にくる。サブ
ルーチン５５の最後の命令は、“受信コマンド”の処理
プログラム４５の最初の命令の前にくる。サブルーチン
５２の最後の命令は、“受信コマンド”の処理プログラ
ム４５の最初の命令の前にくる。プログラム４５により
処理される“受信コマンド”は、サブルーチン５５に記
憶された総括コマンドかまたは、状況によりサブルーチ
ン５２に記憶された個別コマンドの何れかである。プロ
グラム４５の最後の命令は、プリセットし、それから対
応するコンピュータ１に備えであるタイミングカウンタ
を減少させるタイミングプログラム４６の最初の命令の
前にくる。プログラム４６の最後の命令は、ポーリング
プログラムの最初の命令の前にくる。個別の“停止”コ
マンドは、スイッチＭＩとＤＩを同時に押すことにより
与えられ、総括の停止コマンドは、スイッチＭＧとＤＧ
を同時に押すことにより与えられる。

装置の機能について述べる。

機能については、最初に、総括制御デバイスと個別制御
デバイスが同時に動作しない場合について述べる。オペ
レータが個別制御のスイッチ、例えばスイッチＭＩの１
つを操作すると、マイクロコンピュータの入力端子に１
は、出力端子ＲＯに接続され、ポーリングプログラム４
１は、スイッチＭｌの閉止を読込み、他のスイッチの開
放を読込み、プログラム４２によりそのスイッチのセツ
ティングを記憶する。プログラム４３は、少くとも１つ
のスイッチが動作していることをテストする。プログラ
ム４３の終りで、サブルーチン６１が、所定の値Ｔ２よ
り長い時間起動されている個別制御がないことをテスト
し、それからサブルーチン６３が、若し必要ならばイン
ジケータを非起動にする。サブルーチン５０は、総括制
御デバイスが起動されていないことをテストし、それか
ら、従来技術のように、サブルーチン５１により、それ
が停止コマンドでないことをテストする。そこで、フラ
ンス特許第２．５１０．７７７で述べられている順序が
進行する。

サブルーチン５２は与えられたコマンドを記憶する。

プログラム４５はそのコマンドを読み込み、コンピュー
タの端子Ｒ７に送り込む。それから、タイミングプログ
ラム４６がタイミングカウンタをプリセットし、ポーリ
ングプログラム４１は再びスイッチのセツティングを読
み込む。オペレータがスイッチＭＩの操作を続けている
限り、プログラムの順序は前と同じように繰返される。

タイミングカウンタは、プログラム４６が実行する都度
減数され、コンピュータの出力端子Ｒ７は、タイミング
期間の終りに相当するカウンタ０に到達するまで、供給
され続ける。オペレータがスイッチＭＩを解放すると、
プログラム４１と４２は前のように実行し、それからプ
ログラム４３が、スイッチが起動されていないことをテ
ストする。最後に受信したコマンドを処理するプログラ
ム４７は、サブルーチン５２が以前記憶していた“上昇
”コマンドを読み込み、タイミングカウンタは上記した
ように減数され、モータ１５はタイミング期間の終了時
に停止する。

もし、オペレータが同時にスイッチＭＩとＤＩを押すと
、サブルーチン５１が、停止コマンドであることをテス
トし、サブルーチン５６が、タイミングカウンタを０に
リセットし、それはモータ１５を瞬時に停止することと
なる。オペレータが総括制御デバイスの１つまたは他の
スイッチ例えば、スイッチＤＧを操作するときは、プロ
グラム４１．４２゜４３および５０が前のように実行す
る。サブルーチン５０が、総括制御デバイスから来たコ
マンドであることをテストし、それからサブルーチン６
４が、インジケータが起動されていないことをテストす
る。

それからは、前記特許で述べられている順序が継続され
る。サブルーチン５３は、それが総括の停止コマンドで
はないことをテストする。サブルーチン５５は“下降”
コマンドを記憶する。プログラム４５が、そのように記
憶された“下降”コマンドを読み込み、各個別制御デバ
イスの出力端子Ｒ６に供給する。オペレータがスイッチ
ＤＧを操作することを続ける限り、プログラムの順序は
各マイクロコンピュータ１において、前の通り実行する
。

オペレータがスイッチＤＧを解放するときは、プログラ
ム４１と４２は、マイクロコンピュータ１において前の
通り実行する。

もし、操作しているのがＭＧスイッチであれば、その時
は、供給されるのは各マイクロコンピュータの出力端子
Ｒ７であり、すべてのモータ１５は、反対方向に回転す
る。

個別制御に対しては、フランス特許第２．５１０．７７
７に述べられているように、スイッチＭＧとＤＧが同時
に操作されると、総括停止コマンドが与えられる。

総括制御デバイスと個別制御デバイスの同時操作の場合
には、どのようなことが起るかについて述べよう。

第１に、個別制御デバイスの操作期間が所定の値Ｔ２よ
り短かく、総括制御の操作期間が所定の値Ｔ１より長い
と仮定しよう。この場合は、プログラムの手順は、総括
制御スイッチの１つが起動されると、上記のように実行
する。

それから、個別制御デバイスの操作期間が所定の値Ｔ２
より長く、総括制御の操作期間が所定の値Ｔ１より短い
と仮定しよう。そのような事態は、例えば、個別制御ス
イッチの起動位置におけるセツティングから、またブラ
インドの制御のための装置における、太陽センサのつか
の間の励振から生ずる。

同時のコマンドは第１に、前記したように、マイクロコ
ンピュータのすべてに同じプログラム４１゜４２および
４３の実行が行なわれる。プログラム４３の終了時は、
サブルーチン６１が、少くとも所定の値Ｔ２より長い時
間起動されていた個別制御があることをテストし、それ
から、サブルーチン６２がインジケータ並びに、使用者
に個別制御の制御手段が起動位置にセットされているこ
とを示すＬＥＤ　６６に供給しているマイクロコンピュ
ータの出力Ｒ３を起動する。

サブルーチン５０は、総括制御があることをテストし、
それから、サブルーチン６４は、インジケータが起動さ
れていることをテストする。サブルーチン６５は、総括
制御が、所定の値Ｔ１より短い時間であり、手順が個別
コマンドの実行の場合に、前に述べたように、以下の手
順がサブルーチン５１と共に続く。総括制御は実行され
ない。

最後に、個別制御デバイスの操作期間が所定の値Ｔ２よ
り長い期間で、総括制御の操作時間が所定の値Ｔ１より
長いと仮定しよう。ブラインドの制御装置では、この状
態例えば、風の場合には起り得るであろう。プログラム
４３の終了において、サブルーチン６１が、少くとも所
定の値より長い期間起動されていた個別制御があるとい
うことをテストシ、それからサブルーチン６２がインジ
ケータを起動する。プログラム５０は、総括制御がある
ことをテストし、それからサブルーチン６４がインジヶ
−夕が起動されていることをテストし、サブルーチン６
５が総括制御が所定の値より長い期間であることをテス
トする。それからの順序は、総括制御の実行の場合に前
に述べたように、サブルーチン５３から続く。そして実
行されるのは、総括制御である。

総括制御が停止し、一方個別制御が続いているときは、
プログラム４１．４２および４３は再び以前の如く、サ
ブルーチン６１および６２と同様に実行する。

サブルーチン５０は、総括制御がないことをテストする
。それからの順序は、非同時の個別制御の実行の場合に
、前に述べた如く、サブルーチン５１から続いて行なわ
れる。

第２の実施例の回路を第３図に示す。この図は、フラン
ス特許第２．５１０．７７７の第５図と同一であり、従
って、その記述は詳しくは繰返さない。この装置が、あ
る数の個別制御デバイス１１′が各２個の個別のスイッ
チＭＩとＤＩをもつものであり、また図１のデバイス１
７と同様の総括制御デバイス１７からなると言うことを
思い出せば十分であろう。

第１図のマイクロコンビ二一夕は、第４図に示されてい
る論理回路７０に、代っている。この論理回路７０は、
フランス特許第２．５１０．７７７の第６図に示された
論理回路７０とは回路７１と７２の間に回路１１０が配
置されている点が違う。匣路７０の入力１３．１４およ
び■。並びにＩ、は夫々スイッチＭＧ、　ＤＧ、　Ｍｌ
およびＤＩに相当する。

回路１１０は、３つのＯＲアゲ−１１１，１１２および
１１６、ＮＡＮＯゲート１１５　、ＡＮＤゲー）１２０
、反転ゲート１１９および夫々入力端子Ｄ１とＤ２をも
った２つのタイミング回路１１３と１１４、出力ターミ
ナルＳ１およびＳ２、各、タイミング回路ＲＣに接続さ
れているタイミング端子夫々ＲＣＩとＲＣ２よりなって
いる。

ＯＲゲート１１１と１１２は各１方の入力が夫々回路７
１のトリガ８０と８１の出力に接続されており、他の入
力はＡＮＤゲート１２０の出力に接続されている。

ＯＲゲート１１１と１１２の出力は夫々回路７２の反転
ゲート８４と８５に接続されている。ＮＡＮＤゲート１
１５の入力は、夫々トリガ８０と８１に接続され、この
ゲ一）１１５の出力はタイミング回路１１３の入力Ｄ１
に接続されている。ＯＲゲート１１６０入力は夫々トリ
ガ８２と８３の出力に接続され、一方このゲートの出力
はタイミング回路１１４０入力Ｄ２に接続されている。

タイミング回路１１３の出力Ｓ１は反転ゲート１１９を
経てＡＮＤゲート１２０の入力の１方に印加されている
。タイミング回路１１４の出力Ｓ２は、一方でＡＮＤゲ
ート１２０の他方の入力に、また他方でバッファ１１７
に印加されている。バッファ１１７の出力は、ＬＥＤよ
りなるインジケータ１１８の端子の１つに接続され、他
の端子は接地されている。タイミング回路１１３と１１
４は、１の状態が、それらの人力Ｄ１とＤ２に夫々回路
１１３に対しては所定の値Ｔ１また回路１１４に対して
は所定の値Ｔ２に対してより長い時間加えられるときの
み、出力Ｓ１とＳ２に夫々１の状態を供給するように、
また時間Ｔ１とＴ２が夫々所定の値より短いときは、０
の状態を供給するように具備されている。また回路１１
３と１１４の出力は、それらの入力Ｄ１とＤ２が０の状
態であるとき、０の状態を供給する。これらの条件は、
第５図に示されている。同じダイヤグラムは回路１１３
と１１４に対して正しい。インデックス１は回路１１３
に、２は回路１１４に対するものである。

この第２の実施例の機能について、最初に、個別制御デ
バイスと総括制御デバイスの非同時操作の場合を述べる
。オペレータが個別制御のスイッチ例えばスイッチＭｌ
を操作するとき、端子１０の電位は、端子Ｖｓｓの電位
をとり、トリガ８２の出力は１の状態に変る。一方トリ
ガ８３の出力は０の状態に留まりトリガ８０と８１の出
力は１の状態に留まる。それ故ＯＲゲート１１１と１１
２の人力の１つは、１の状態にあり、そしてこの１の状
態は、反転ゲート８４と８５に加えられる。令状況は従
来技術による装置の場合である。ゲート８６の出力は１
の状態であり、ゲート８７の出力は０の状態に変る。ゲ
ート８９の出力は１の状態に変り、これは、ゲート９１
の出力を０の状態に変える。ゲート８６の出力は１の状
態にあるので、単安定回路９５は、トリガされないでそ
の出力Ｓは１の状態に留まる。ゲート８９の出力は１の
状態であるので、ゲート９７は０の状態に変り、そして
ゲート９９の出力は、■の状態に変り、これはタイミン
グ回路１００の端子りにより、タイミング期間、例えば
３分間の始動をトリガする。同時に、ゲート９０の出力
は０の状態にあり、これはゲート９８を１の状態に変え
させる。そして、タイミング回路１００の端子Ｒは１の
状態に変るので、これはタイミング期間の始動がトリガ
されていたので、出力Ｓは０の状態に変り、ゲート９３
の出力は１の状態に変る。それ故、個別制御ＭＩが実行
され、モータ１５は給電され、スイッチＭＩは、タイミ
ング期間が終了してしまっていない限り、出力Ｒ７は給
電されたままに留まるので解放され得ることになる。

もし、制御Ｄ１が操作されていたとすると、トリガ８２
．８３の入力の状態とゲー）８４；８５の出力の状態は
夫々０．　１．　１．　１となったであろう。これらの
状態は、従来技術の装置での個別制御ＤＩの場合に相当
し、そして、個別制御Ｄ１は実行されたであろう。

従来技術の装置におけるように、スイッチＭＩとＤＩの
同時操作は、停止コマンドに相当する。この場合、ゲー
ト８９と９０の出力が共に、１の状態に変り、ゲート９
８の出力は０の状態に変り、これはタイミング期間を０
に再設定する効果をもつ。ゲート９３と９４の出力は０
の状態に戻り、出力端子Ｒ６とＲ７は最早給電されない
でモータは停止する。

もしオペレータが総括制御の１つ例えば制御ＤＧを操作
すれば、トリガ８２と８３の出力は０の状態に留まり、
一方トリガ８１の出力は０の状態に変り、トリガ８０の
出力は１の状態に留まる。それ故タイミング回路１１４
の出力Ｓ２は０の状態に留まり、ＡＮＤゲート１２０の
出力は０の状態に留まる。

ＯＲゲート１１２の出力は０の状態に変り、反転ゲート
８５に加えられる。一方、０ＲＩＩＩの出力は、１の状
態に留まり、これは反転ゲート８４に加えられている。

この状態の形は、先行技術の装置で、総括制御ＤＧが個
別制御と同時の場合の回路の状態の形に相当する。ＮＯ
Ｒゲート８６の出力は、０の状態に変り、ＮＡＮＯゲー
ト９０の出力は、１の状態に変る。

単安定回路９５の端子Ｔは０の状態に変り、そしてこの
回路９５の出力Ｓは、単安定回路９５の周期の間、０の
状態に変る。タイミング回路１００の端子りは、この期
間０の状態に変る。

このことは、タイミング回路１００を再びトリガさせる
ことになる。何となれば、単安定回路９５の出力が１の
状態に戻るとき、ゲート９９の出力は、ゲート９０の出
力が１の状態であるので、１の状態に変る。このことは
、タイミングサイクルを再始動する効果をもつ。ゲート
９８の出力は、また１の状態にあるので、ゲート８９の
出力は０の状態になる。

ゲート９０の出力は、１の状態なので、ゲート９２の出
力は０の状態であり、ゲート９４の出力は、タイミング
回路１００の出力Ｓが０状態にあるので、１の状態に変
る。出力Ｒ６は、給電され、総括制御ＤＧが実行される
。

若し、総括制御ＭＧが操作されていたとすると、トリが
８２と８３の入力並びに、反転ゲート８４と８５０出力
の夫々の状態は、０．０．０．１となるであろう。これ
らの状態は、従来技術の装置において、総括制御ＭＧが
個別制御と同時である場合に相当し、総括制御ＭＧは実
行されることになる。

さて、総括制御デバイスと個別制御デバイスが同時操作
である場合を調べてみよう。これは３つの場合に区分さ
れる。

ａ）個別制御デバイスの操作が、所定の値Ｔ２より短期
間であり、総括制御デバイスの操作が、所定の値Ｔ１よ
り短期間または長期間である場合ｂ）個別制御デバイスの操作が、所定の値Ｔ２より長期
間であり、総括制御デバイスの操作が、所定の値Ｔ１よ
り短期間である場合Ｃ）総括制御デバイスの操作が、所
定の値Ｔ１より長期間であり、個別制御デバイスの操作
が、所定の値Ｔ２より長期間の場合ａ）の場合、ＭＧとＤＩが同時であると仮定しよう。ト
リガ８２の出力は０の状態に留まる。トリガ８３の出力
は１の状態に変る。トリガ８０の出力は、０の状態に変
る。トリガ８１の出力は、１の状態に留まり、反転ゲー
ト８５の入力は１の状態に留まる。

Ｄｌの操作期間がＴ２より短いので、タイミング回路１
１４の出力Ｓ２は０に留まる（第５図）。同出力はＡＮ
Ｄゲート１２０の出力に加わる。それ故、ＯＲ回路１１
１の出力は、０の状態の留まり、反転ゲート８４の入力
は、０に留まる。もしＭＧの操作期間がＴ１より長いと
、タイミング回路１１３の出力Ｓ１は１の状態に変るが
、タイミング回路１１４の出力Ｓ２は０の状態に留まる
。それ故ＡＮＤゲー［２０の出力は０の状態に留まり、
この状態は、反転ゲート８４に加わる。この状態の形は
、先行技術の回路で、総括制御と個別制御が同時に存在
し、総括制御が優先される場合の形に相当する。それ故
、総括制御が実行される。

ｂ）の場合は、例えばＭＧとＤＩが同時操作、すなわち
ａ）の場合のトリガ８０〜８３の出力における状態が同
じである。もしＤＩの操作期間がＴ２より長いと、タイ
ミング回路１１４の出力Ｓ２は１の状態に変り、一方タ
イミング回路１１３の出力Ｓ１は０の状態に留まる。Ａ
ＮＤゲート１２０の出力とバッファ１１７の出力は１の
状態に変る。反転ゲート８５に加えられるＯＲゲート１
１２の出力の状態は、ｌに留まる。一方、ＯＲゲート１
１１の出力は、１の状態に変り、この１の状態は、反転
ゲート８４に加わる。トリガ８２と８３並びに反転ゲー
ト８４と８５の夫々の状態は、０．１．１．１に留まり
、そして、個別制御が実行される。

Ｃ）の場合では、例えばＭＧとＤＩの同時操作であり、
トリガ８０〜８３の出力はａ）の場合と同じであり、ま
たＭＧの操作期間はＴ１より長い。それ故タイミング回
路１１３の出力Ｓ１はｌの状態に変り（第５図）、反転
ゲート１１９の出力は、０の状態に変る。それ故、ＡＮ
Ｄゲート１２０の出力は０の状態に変る。ＯＲゲート１
１２の出力の状態は変らない。そして、反転ゲート８５
の入力の状態も変らない。ＯＲゲート１１１の出力の状
態は、反転ゲート８４の入力の状態と同じように０の状
態に変る。

トリガ８２と８３の出力並びに反転ゲート８４と８５の
入力の状態は、夫々０．　１．　０．　１でａ）の場合
と同様であり、総括制御が実行される。バッファ１１７
は１の状態であるので、ＬＥＤ１１８は、照らされる。

これは、操作者に個別制御がロックされた（ｌｏｃｋｅ
ｄ　ｏｎ）　　ことを示す。（ｂの場合、Ｃの場合）。

総括制御が止むと、トリガ８０の出力は１の状態に戻り
、それ故、反転ゲート８４０入力に再び加えられる。回
路８２．８３．８４および８５は夫々状態０．１゜１．
１に戻り、そして、個別制御が実行される。

〔発明の効果〕

本発明は、以上説明した如く、本装置は状態が総括優先
のコマンドにより変更になっている個別制御を自動的に
再実行させることができるものであり、先行技術のよう
に制御が複雑で配線量の多い装置に比べ、コンパクトで
ありコスト的にも有利である大きな利点を持つ工業上応
用範囲の広い有益な装置である。

【図面の簡単な説明】

第１図は第１の実施例の回路図、第２図は第１実施例に
おける論理処理ユニットを構成するマイクロコンピュー
タの持久記憶装置に含まれるプログラムのダイヤグラム
、第３図は第２実施例の回路図、第４図は第３の回路に
ふける論理処理ユニットを構成する論理回路、第５図は
第４図の回路の総括制御右よび個別制御の動作が夫々対
応する所定の値Ｔ１またはＴ２より長い、または短い場
合のタイミング回路の人力と出力の状態を示したもので
ある。１・・・マイクロコンビコータ、１１、１１’・・・個別制御デバイス、１５・・・受信
器、　　　　　１６・・・共通制御ライン、１７・・・
総括制御デバイス、４１・・・ポーリングプログラム、４２・・・記憶プログラム、４３・・・テストプログラ
ム、５０〜５６・・・プログラム（サブルーチン）６１
〜６５・・・プログラム（サブルーチン）６６・・・Ｌ
　Ｅ　Ｄ　　　　　　　７０・・・論理処理ユニット、
７１・・・論理回路、　　　　７２・・・論理回路、７
３・・・論理記憶回路、　　１１０・・・論理回路、１
１３・・・タイミング回路、１１４タイミング回路、Ｍ
ｌ、　ＤＩ・・・個別制御のスイッチング、ＭＧ、　Ｄ
Ｇ・・・総括制御のスイッチング、Ｋｌ−；１０．　Ｉ
Ｉ・・・論理処理ユニットの入力の第１グループ、Ｋ２．に４；１３．１４・・・論理処理ユニットの入力
の第２グループ、Ｒ６，Ｒ７・・・１，７０の夫々の出力端子、ＴＩ、　
Ｔ２・・・夫々第１、第２の所定のコマンド期間。

Claims

【特許請求の範囲】１、少くとも２状態をとり得る数台の電気受信器を制御
する装置であり、個別制御デバイス（１１、１１″）を
含み、夫々は受信器（１５）と合体しており、また各々
は随意に対応する受信器を制御するスイッチング（ＭＩ
、ＤＩ）の手段を含み、また各個別制御デバイスは、随
意に全受信器を制御するスイッチング（ＭＧ、ＤＧ）の
手段を含む総括制御デバイス（１７）によって共通制御
ライン（１６）の手段により制御されており、そのスイ
ッチング手段は所定の値より、長いまたは短い期間のコ
マンドを供給することができ、また各個別制御デバイス
（１１、１１″）は、個別制御デバイスのスイッチング
の手段がそれに接続されている入力ゲート（Ｋ１；１０
、１１）の第１グループと受信器に接続されている出力
端子（Ｒ６、Ｒ７）とを含む論理処理ユニットよりなり
、また総括手段のスイッチング手段は、各論理処理ユニ
ット（１；７０）の入力（Ｋ２、Ｋ４；１３、１４）の
第２グループに接続され、各論理処理ユニットは、順次
に総括制御デバイスおよび個別制御デバイスから非同時
の方法で与えられるコマンドを受けるようになっており
、そこで総括制御と個別制御が同時に起動される場合は
、個別制御デバイスの各論理処理ユニット（１；７０）
は、もし総括制御が第１の所定の値（Ｔ１）より短期間
ではなく、且つもし総括制御コマンドの開始時に、少く
とも個別制御デバイスの制御手段（ＭＩ、ＤＩ）の１つ
が第２の所定の値（Ｔ２）より長い期間起動されていた
場合は、総括制御のコマンド（ＭＧ、ＤＧ）を優先して
受取るように取り決められたことを特徴とする制御装置
。２、各論理処理ユニットはマイクロコンピュータ１によ
り構成され、不揮発性記憶デバイスに、ポーリングプロ
グラム（４１）、記憶プログラム（４２）、総括または
個別制御からのコマンドの存在をテストするためのプロ
グラム（４３）および制御デバイスにより与えられるコ
マンドを管理するための順次に動作するプログラム（５
０〜５６、６１〜６５）を含んでおり、ポーリングプロ
グラム（４１）は、入力端子（Ｋ１）の第１のグループ
に関し対応する個別制御（１１）のスイッチング手段（
ＭＩ、ＤＩ）の位置に関する情報と、入力端子（Ｋ２、
Ｋ４）の第２グループに関し、総括制御デバイス（１７
）のスイッチング手段の位置に関する情報とを集める手
段を備えており、記憶プログラム（４２）はスイッチン
グ手段のこれらの位置を記憶するよう具備されており、
与えられたコマンドを管理するためのプログラム（５０
〜５６、６１〜６５）は、個別制御から出る、第２の所
定の値（Ｔ２）より長期間のコマンドの存在をテスト（
６１）し、総括制御からのコマンドの存在をテスト（５
０）し、また個別制御から出る、第２の所定の値（Ｔ２
）より長期間のコマンドの存在を積極的にテストする場
合、総括制御からのコマンドの期間をテスト（６５）し
、この場合もし総括制御が第１の所定の値（Ｔ１）より
長期間かまたは等しい期間のコマンドであるときのみ勿
論、総括制御からのコマンドを実行するなど、与えられ
たコマンドを管理するよう具備されているプログラムと
を含むものであることを特徴とする請求項１記載の制御
装置。３、各論理処理ユニットが論理回路（７０）により構成
され、該論理回路はスイッチング（ＭＩ、ＤＩ、ＭＧ、
ＤＧ）の手段のセッティングを読み込むための論理回路
（７１）を含みかつ、総括制御と個別制御とからくるコ
マンド期間を該所定の値（Ｔ１、Ｔ２）と比較（１１３
、１１４）する手段を含む優先論理回路（１１０、７２
）に接続されており、又、もし総括制御からと個別制御
からのコマンドが同時に存在する場合、総括制御の期間
が第１の所定の値（Ｔ１）より短く、一方個別制御から
のコマンド期間が第２の所定の値（Ｔ２）を超過してい
るときに総括制御からのコマンドを阻止する手段を有し
、優先論理回路（１１０、７２）は受信されるコマンド
を記憶し、論理回路（７０）の出力端子（Ｒ６またはＲ
７）の出力の１つを制御するためまたは、制御しないた
めに設けられた論理記憶回路（７３）に接続されている
ことを特徴とする請求項１記載の制御回路。