JPH02254719A

JPH02254719A - 電極形成方法

Info

Publication number: JPH02254719A
Application number: JP7719789A
Authority: JP
Inventors: Fumiyuki Nihei; 史行二瓶
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1989-03-28
Filing date: 1989-03-28
Publication date: 1990-10-15

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、電極形成方法に関し、さらに詳しくはいわゆ
るリフトオフ法を用いた電極形成方法に関するものであ
る。

（従来の技術）半導体素子などの電極形成方法のひとつとして、いわゆ
るリフトオフ法を用いた電極形成方法がよく知られてい
る。この方法を第４図を用いて示す。ここで１は基板、
３２はレジスト層、３３はエネルギー粒子線、４は電極
形成領域、７は電極材料である。第４図（ａ）のとおり
基板１の表面に塗布されたレジスト層２のうち電極形成
領域４を光、電子線、イオン線などのエネルギー粒子線
３３により露光する。その後、現像処理を行ないレジス
トの露光部を除去し第４図（ｂ）のとおり電極形成領域
４の基板表面を露出させる。次に第４図（ｃ）のように
電極材料７を基板上方から飛着させる。最後に溶剤によ
りレジストを溶解しレジスト層７の上部に飛着した余分
な電極材料を除去すると、電極形成領域の基板表面に直
接飛着した電極材料７′のみが基板上に残り、第４図（
ｄ）に示すような電極が形成される。

まなリフトオフ法を用いた電極形成方法を応用した例と
して特公昭６３−１９９１０８号公報［レジストの露光
方法］に記載されている電界効果トランジスタのゲート
形成方法がある。これはゲート長の微細化に伴うゲート
抵抗の増大を押さえる目的で、断面形状がきのこ型のゲ
ート電極、いわゆるマツシュルームゲートを形成する方
法である。この形成方法ではイオン線をレジストに照射
したとき、ある程度の深さまで入射し露光する性質を利
用している。第５図を用いてこの形成方法の説明をする
。ここで１は基板、３２はレジスト層、３は電子線、５
はイオン線である。まず第５図（ａ）に示すように電子
線３でゲート電極中心領域、イオン線５で周辺領域を露
光する。次に現像処理で第５図（ｂ）に示すようにマツ
シュルームの鋳型状にレジストを除去する。この後ゲー
ト金属を蒸着しレジストを除去するとマツシュルーム型
のゲート電極が形成される。

（発明が解決しようとする問題点）以上述べたリフトオフ法を用いた電極形成方法のうち問
題となるのは電極材料飛着後のレジスト除去工程である
。現像処理後に残ったＩ／シストは溶剤で除去するが、
第４図（Ｃ）に示すとおりレジスト層３２の上部が電極
材料７で覆われていることからレジストは上部からは溶
解しない。しかし電極形成領域との境界に生じるレジス
ト層の断差部には電極材料７がほとんど飛着せずレジス
トが露出しているので、そこからは溶解することができ
る。しがしその面積が小さいことからレジストをすべて
除去するのに時間を要する。そのため通常は超音波洗浄
を併用して強制的に不要な電極材料を剥す方法などをと
る。しかしこの方法を用いた場合でも必ずしも容易には
除去されないという問題があった。

特に前記のマツシュルームゲ−Ｉ・の形成方法ではこの
問題が顕著になる。マツシュルームゲ−１・はその形状
から強度的に弱いため、超音波洗浄を併用するとゲート
電極材料が剥がれやすく歩留りが低下してしまう欠点が
ある。従って半導体基板を溶剤に浸しておく方法しかと
りえず、レジストが完全に溶解するまでかなりの時間を
要する問題があった。

本発明はこの問題を解決し、電極材料飛着後のレジスト
除去が容易となる電極形成方法を提供する。

（問題を解決するための手段）本発明は、パタン化したレジスト層上に電極材料を形成
した後レジスト層を除去することにより所望の電極パタ
ンを形成するリフトオフ法による電極の形成法において
、基板上に形成されたレジスト層のうちで電極形成領域
のレジストを除去する工程と、該電極形成領域近傍の領
域の少なくとも一部をレジスト層の途中の深さまで除去
し所望の厚さのレジスト層を形成する工程と、該基板の
上方から電極材料を飛着させる工程と、レジスト層を除
去することによりその上部に飛着した電極材料を除去す
る工程とを備えてなることを特徴とする、電極の形成方
法である。

（作用）電極材料飛着後のレジスト除去工程において本発明の有
効性が発揮される。つまり溶剤によるレジスト除去にお
いて、電極形成領域におけるレジスト層の段差からレジ
ストが溶解するのみならず、レジスト薄膜形成領域にお
けるレジスト層の段差からもレジストが溶解するので、
レジスト除去が容易になる。またレジスト薄膜形成領域
においては、その下部にレジスト層が残っているので最
終のレジスト除去工程においてこの領域に電極材料が残
ることはない。

（実施例）本発明の第１の実施例を第１図を用いて説明する。第１
図（ａ）に示すとおり基板１の表面の上部に塗布された
ポリメチルメタクリレート層２（以下ＰＭＭＡ層と略す
）のうち・電極形成領域４を電子線３により露光すると
ともに、電極形成領域近傍の領域のうち少なくとも一部
領域（以下、この領域をレジスト薄膜形成領域６と呼ぶ
）をＩ／シスト層の途中まで入射するイオン線５により
露光する。ＰＭＭＡ層２の膜厚は約１ｐｍとすればよい
。電極形成領域の露光では２０ｋｅＶの電子線を５００
μＣ７ｃｍ２の照射量で照射すればよい。またレジスト
薄膜形成領域の露光では２５０ｋｅＶの運動エネルギー
を持つＳｉイオン線を３　Ｘ　１０１３ｉｏｎｓ／ｃｍ
２の照射量で照射すればよい。このときのイオン線侵入
深さは０．８１１ｍであり、レジスト膜厚をｌｐｍとし
た場合レジスト下部の０．２ｐｍは露光されない。電極
形成領域４、レジスト薄膜形成領域６の基板面内パタン
の例を第３図に示す。レジスト薄膜形成領域６は、その
領域と未露光領域の境界線がなるべく長くなるように設
計すれば良く、その境界線がひだ状になっていればなお
良い。次に第１図（ｂ）に示すとおり現ｆ象液によりＰ
ＭＭＡ層２を現像する。メチルイソブチルケトンとイソ
プロピルアルコールが１＝３の割合で混合された現像液
で２分間現像すればよい。すると電極形成領域４におい
ては基板表面が露出するが、レジスト薄膜形成領域５に
おいては露光された上層のみレジストが除去され、レジ
スト下層が除去されず残る。次に第１図（Ｃ）に示すと
おり電極材料７を半導体基板の上方から飛着させる。電
極材料７の膜厚はレジスト薄膜形成領域のレジスト表面
と未露光領域のレジスト表面との段差より小さくする必
要がある。最後に、第１図（ｄ）に示すとおり現像後に
残ったＰＭＭＡ層をアセトンなどの溶剤により溶解し、
ＰＭＭＡ層上部に飛着した電極材料を除去する。

第２の実施例を第２図を用いて説明する。第２図（ａ）
に示すとおり基板１の表面に塗布されたＰＭＭＡ層２の
電極形成領域４を電子線３により適切な露光量で露光す
るとともに、レジスト薄膜形成領域６を電子線３により
正規の露光量より少ない露光量で露光する。ＰＭＭＡ層
の膜厚をｌｐｍとした場合、電極形成領域の露光では２
０ｋｅＶの電子線を５００１１Ｃ／ａｍ２の露光量で露
光すればよく、レジスト薄膜形成領域の露光では、同様
なエネルギーの電子線で６０ｐＣ／ａｍ２の露光量で露
光すればよい。つぎに第２図（ｂ）に示すとおり現像液
でＰＭＭＡを現像する。イソプロルケＩ・ンとイソプロ
ピルアルコールが１：３の割合で混合された現ｆ象液で
２分間現像すればよい。すると電極形成領域においては
基板表面は露出するが、正規の露光量より少ない露光量
で露光したレジスト薄膜形成領域においてはレジストの
現像液に対する溶解速度が小さいためレジスト下層が０
．３ｐｍ程度除去されずに残る。次に第２図（ｅ）に示
すとおり電極材料を半導体基板の上方から飛着させる。

最後に、第２図（ｄ）に示すとおり残りのＰＭＭＡ層を
アセトンなどの溶剤により溶解し、ＰＭＭＡ層上部に飛
着した電極材料を除去する。

以上の実施例においては、電子線、イオン線反応性１／
シストであるＰＭＭＡを用いた例をあげたが、エネルギ
ー線反応性をもつ他のレジストを用いた場合にも同様な
応用が可能である。また、レジスト層を途中まで除去し
薄膜形成領域６を形成させる手段として、イオンビーム
や電子ビームを用いたが、他のエネルギー粒子線でも良
いし、またウェットエツチングであっても良い。

（発明の効果）本発明によれば電極形成近傍の領域からもレジストが除
去できるので電極形成領域のみを露光してリフトオフ法
を行う従来の方法に比べ、電極材料飛着後のレジストを
容易に除去する事が可能となる。このためスルーブツト
の向上、歩留りの向上が図れる。

【図面の簡単な説明】

第１図（ａ）〜（ｄ）は本発明である電極形成方法の第
１の実施例を示す工程図、第２図（ａ）〜（ｄ）は第２
の実施例を示す工程図、第３図は電極形成領域、レジス
ト薄膜形成領域の面内パタンを示す斜視図、第４図（ａ
）〜（ｄ）は従来の電極形成方法の工程図、第５図（ａ
）。（ｂ）は従来例としてマツシュルームゲートの形成方法
を示す工程図である。図において１・・・基板、２・・・ＰＭＭＡ層、３・・・電子線、
４・・・電極形成領域、５・・・イオン線、６・・レジ
スト薄膜形成領域、７１１．電極材料、７′・・・基板
表面に直接飛着した電極材料、３２・・レジスト層、３
３・・・エネルギー粒子線。

Claims

【特許請求の範囲】

パタン化したレジスト層上に電極材料を形成した後レジ
スト層を除去することにより所望の電極パタンを形成す
るリフトオフ法による電極形成方法において、基板上に
形成されたレジスト層のうちで電極形成領域のレジスト
層を除去する工程と、該電極形成領域近傍の領域のレジ
スト層を途中の深さまで除去し所望の厚さのレジスト層
を形成する工程と、該基板の上方から電極材料を飛着さ
せる工程と、レジスト層を除去することによりその上部
に飛着した電極材料を除去する工程とを備えてなること
を特徴とする電極形成方法。