JPH02253775A

JPH02253775A - 倍速変換装置

Info

Publication number: JPH02253775A
Application number: JP1073879A
Authority: JP
Inventors: Hisashi Morita; 寿森田
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1989-03-28
Filing date: 1989-03-28
Publication date: 1990-10-12

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の目的１（産業上の利用分野）この発明は、画面の走査ラインを速度変換して１フイー
ルドを５２５本にして表示する例えばテレビジョンシス
テムに利用され、特に親画面の中に子画面を挿入した形
で表示する機能を持つシステムに用いて有効な倍速変換
装置に関する。

（従来の技術）従来、１フイールドを５２５本の走査ラインにして表示
するテレビジョンシステムが開発され、さらにこのシス
テムに子画面挿入機能（ＰＩＰａ能）が付加されたもの
が考えられている。ここで、子画面を親画面に挿入する
場合、両方が異なるチャンネルの受信信号である場合、
親画面が外部入力信号（ＲＧＢ信号）であり、子画面が
受信信号あるいはＶＴＲなどからのライン入力信号であ
る場合などを考慮する必要がある。

第４図は、従来考えられたシステムであり、端子１　Ｏ
（１）には第１の親画面信号、端子１．０（２）には子
画面信号が供給される。

また端子］、、　０　（３）〜１０　（５）外部人力信
号用であり、端子１０　（３）には外部ＲＧＢ信号の同
期信号、端子１０　（４）にはＲＧＢ信号、端子１０　
（５）には、モード選択信号（ＥＸＳＷ）が供給される
。

スイッチ１１は、モード選択信号（ＥＸＳＷ）により制
御され、端子１０（１）からの第１の親画面信号または
、外部同期信号のいずれかを選択し、ピクチャーインピ
クチャー処理部（以下ＰＩＦ処理部と言う）１２に導入
する。ＰＩＦ処理部１２には端子１０　（２）からの子
画面信号も導入されている。

Ｐ　Ｉ　Ｐ処理部１２においては、子画面信号が親画面
信号に挿入されて、その合成信号は、倍速変換部１３に
供給され、走査線が１フイールド５２５本に変換される
。そして変換信号はスイッチ１６の一方の端子すに供給
される。ＰＩＦ処理部１２における領域信号（ＰＩＰＳ
Ｗ）も倍速変換部１４に入力される。この倍速変換部１
４は、外部ＲＧＢ信号を親画面として、これに端子１０
（２）からの子画面を合成する場合に利用される。

倍速変換部１４から出力された倍速領域信号は、オア回
路１５を介してスイッチ１６の制ｆＸＪ端子に供給され
、このスイッチ１６を入力端ｆ−ａあるいはｂに切替制
御する。スイッチ１６から得られた倍速映像信号（Ｐ　
Ｎ　Ｐ処理されている）は、出力端子１７に導出される
。

上記ＰＩＦ機能を備えた倍速変換装置は、第１のモード
では信号（ＥＸＳＷ）がハイレベルとなり、スイッチ１
１を端子す側、スイッチ】６を端子す側に接続する。こ
のときは、端子１０　（１）に入力する親画面信号に、
・端子１０　（２）に入力する子画面信号が挿入され、
第６図に示すような表示形態の出力映像信号を得ること
ができる。

次に、信号（ＥＸＳＷ）がローレベルに切換えられると
、ＲＧＢ信号を親画面として、端子１０（２）に人力す
る信号を子画面として表示するモードになや。このとき
はスイッチ１１は端子ａ側に切替られ、同期信号をＰＩ
Ｆ処理部１２に導入する。またスイッチ１６は、親画面
期間では端子ａ側に切替られＲＧＢ信号を選択し、子画
面期間では倍速変換された子画面信号を選択する。ＲＧ
ＢｆＫ号は、倍速信号であるから、倍速変換を行なわず
に選択される。

ＰＩＦ処理部１２は、子画面信号を外部同期信号に同期
して縮小処理し、倍速変換部１３へ出力する。ＰＩＰ処
理部１２における子画面信号は、倍速変換されていない
ので、スイッチ１１を介して入力する同期信号の１／２
水平周波数で処理される。

このときの子画面信号に関する同期信号は、その子画面
領域信号（ＰＩＰＳＷ）としても利用され、倍速変換部
１４に入力される。

倍速変換部１４は、子画面の領域を示す信号を倍速変換
するもので、具体的には第５図に示すように構成されて
いる。

第５図において、入力端子２１には先の領域信号（ＰＩ
ＦＳＷ）が入力される。この信号は、スイッチ４２によ
りノーマルの周波数で１水平（以下ＩＨと記す）ライン
毎にＩＨラインメモリ４３と４４に振分けられる。ＩＨ
ラインメモリ４３と４４の出力は、スイッチ４５の一方
と他方の端子に供給される。このスイッチ４５もＩＨラ
イン毎に切替えられる。ただし、スイッチ４２が選択し
ているメモリとは異なるメモリを選択する。

書込み中のラインメモリに対しては、書込みアドレスカ
ウンタ４７からのアドレスがスイッチ４８を介して与え
られ、読出し中のラインメモリに対しては読出しカウン
タ４９からのアドレスがスイッチ４８を介して与えられ
る。ここで、読出し速度を２倍にすると、ノーマルのＩ
Ｈ分データが書込まれる間に、読出し側では２回の読出
しく２８分データ）が読み出され、倍速変換された領域
信号をを出力端子４６に得ることができる。

ここで、子画面の領域では、領域信号がハイレベル“１
°となるように取決めておけば、信号（ＥＸＳＷ）が“
０”でスイッチ１６が端子ａを選択していても（親画面
期間）、子画面期間になるとオア回路１５の出力（倍速
変換部１４の出力）が“１“となるので、スイッチ１６
は端子す側に切替わり倍速変換された子画面信号を選択
することになる。

（発明が解決しようとする課題）上記した倍速変換装置によると、特に倍速変換部１４の
構成がＩＨラインメモリを２つ用いているために、回路
規模を非常に大きくしている。

このためにＩＣ化するにも経費が大きくなり、また、基
板面積も増大するという問題がある。さらに、子画面を
画面の状態によりＩＨ遅らせたい場合は、更にＩＨライ
ンメモリが必要となる。

そこでこの発明は、回路規模を最小限に抑えることがで
きるように、ＩＨラインメモリを使用しなくても倍速変
換部を実現することができ、また、子画面信号をＩＨ遅
らせる場合もＩＨラインメモリを必要としない倍速変換
装置を提供することを目的とする。

［発明の構成］（３題を解決するための手段）この発明は、第１の信号（水平同期信号又はこれに同期
した信号）によりプリセットされ、高速クロックを計数
する水平アドレスカウンタと、前記第１の信号に同期し
た第１の映像用信号の画面領域を示す面信号の立上がり
時点で、前記水平アドレスカウンタの出力の一部又は全
部を保持する第１のラッチ手段と、前記面信号の立下が
り時点で、前記水平アドレスカウンタの出力の一部又は
全部を保持する第２のラッチ手段と、前記第１のラッチ
手段にラッチされているデータと、前記第１のラッチ手
段に供給される前記水平アドレスカウンタの出力の半分
の周期の出力データとを比較し１両者が一致したときに
第１の一致パルスを得る第１の比較手段と、前記第２の
ラッチ手段にラッチされているデータと、前記第２のラ
ッチ手段に供給される前記水平アドレスカウンタの出力
の半分の周期の出力データとを比較し１両者が一致した
ときに第２の一致パルスを得る第２の比較手段と、前記
面信号を用いて、前記第１の映像用信号の垂直方向の区
間を示すゲート信号を得るゲート信号発生手段と、前記
第１、第２の一致パルス及び前記ゲート信号が供給され
て、前記第１の映像用信号の水平ライン数を倍速変換し
た水平及び垂直方向の画面領域に対応する信号を得る出
力手段とを備えるものである。

（作用）上記の手段により、水平アドレスカウンタの出力が、ラ
ッチ情報として利用されまたビット選択により比較情報
として利用される。そしてラッチ情報のタイミングは、
子画面用映像信号（第１の映像用信号）の画面領域を示
す面信号により決定される。そしてラッチ情報と比較情
報の一致出力によりフリップフロップをセットリセット
し倍速変換された子画面領域信号を得ることができる。

、また垂直方向の領域に関しては、第１の面信号のデー
タラッチを行なった結果得られるゲート信号により、前
記フリップフロップ出力を取出すことにより変換された
子画面領域信号を得ることができる。このように、この
回路は、ＩＨラインメモリを用いることなく、小さい回
路規模で倍速変換された子画面信号の取出しタイミング
信号を得ることができる。

（実施例）以下、この発明の実施例を図面を参照して説明する。

第１図はこの発明の一実施例である。

入力端子２　Ｏ（１）には、第３図で示したようなＰＩ
Ｐ処理部から、子画面（ノーマル速度）の領域を示す子
画面領域信号（ＰＩＰＳＷ）が入力される。また、入力
端子２０　（２）には、水平同期信号ＢＤ（ノーマル速
度）が入力される。

水平同期信号ＨＤは、水平アドレスカウンタ２１にプリ
セット信号として供給される。これにより水平アドレス
カウンタ２１は、プリセット値からクロックを計数し、
例えば１０ビツト（ＢＯ〜Ｈ９）の計数出力を得る。

この計数出力のうち９ビツト（Ｈ１〜１１９）は、第１
と第２のラッチ回路２２　（１）と２２　（２）の各一
方の入力部に供給される。ここで、ラッチ回路２２　（
１）と２２　（２）は、ラッチパルスによりデータをラ
ッチするが、このラッチパルスは、端子２０　（１）か
らの信号（ＰＩＰＳＷ）がアンド回路２３を介して与え
られる。但し、ラッチ回路２２（１）は、信号（ＰＩＦ
ＳＷ）の立上がりでデータラッチを行ない、ラッチ回路
２２　（２）は、立下がりでデータラッチを行なう。

ラッチ回路２２０）と２２　（２）の出力は、それぞれ
比較器２５　（１）と２５　（２）の一方に供給される
。この比較器２５　（１）と２５　（２）の他方には、
前記水平アドレスカウンタ２１の出力が供給されいるが
、そのデータは９ビツトであり、Ｉ（Ｏ〜Ｈ８である。

したがって、出力Ｈ１〜Ｈ９のデータサイクルに対して
、ＨＯ〜Ｈ８のデータサイクルは２倍である。比較器２
５　（１）から得られる一致出力ＥＱＳは、フリップフ
ロップ２６のセット端子に供給され、比較器２５　（２
）から得られる一致出力ＥＱＲは、オア回路３０を介し
てリセット端子に供給される。このフリップフロップ２
６の出力は、アンド回路２７の一方に供給され、垂直方
向ゲート信号がハイレベルのときに出力端子２８に倍速
変換された子画面選択信号を得ることができる。

次に、垂直方向に関する領域信号は、次ぎのように作成
されるヵラッチ回路３１は、信号（ＰＩＰＳＷ）の立上がり時点
で“１°をラッチし、水平同期信号ＨＤでクリアされる
。ラッチ回路３１の出力は、ラッチ回路３２に供給され
ており、このラッチ回路３２は、水平同期信号ＨＤの立
上がりでラッチ動作を行なう。このラッチ回路３２の出
力は、子画面信号の垂直方向領域を示すゲート信号とし
てスイッチ３４の一方の入力端子を介してアンド回路２
７に供給される。

ラッチ回路３２の出力は、ラッチ回路３３にも人力され
ている。このラッチ回路３３は水平同期信号ＢＩＤ・を
ラッチパルスとして採用しており、その出力をスイッチ
３４の他方の入力端子に供給されている。したがって、
スイッチ３４を他方の入力端子側に切換えておけば、Ｉ
Ｈ遅れたゲート信号を得ることができる。

なお水平同期信号ＨＤは、オア回路３０を介してフリッ
プフロップ２６のリセット端子に供給されるが、これは
初期セットのためである。

この実施例゛ＨＨ２Ｏように構成される。

第２図は上記の回路の動作を示すタイミングチャートで
ある。同図（ａ）は、水平アドレスカウンタ２１の出力
（計数出力０〜１０２３）の変化状況を示し、同図（ｂ
）・は水平同期信号ＨＤを示している。子画面領域信号
（ノーマル速度）（ＰＩＰＳＷ）（同図（Ｃ））の立上
がりにより、ラッチ回路３１の出力が立上がり、水平同
期信号ＨＤの立上がりによりゲート信号（ラッチ回路３
２の出力）が立上がる（同図（ｅ）〜同図（ｅ））。

同図（ｆ）は、アドレスカウンタ２１の出力のＨ１〜Ｈ
９の変化状況（計数出力０〜５１１）を示している。こ
こで、ラッチ回路２２　＜１）は、アンド回路２３の出
力の立上がりで、データをラッチし、ラッチ回路２２　
（２）は立下がりでラッチするので、同図（ｇ）〜同図
（ｉ）に示すタイミングとなる。今、ラッチ回路２２　
（１）にｒ２５６Ｊがラッチされ、ラッチ回路２２　（
２）にｒ４２５Ｊがラッチされたものとする。

この各ラッチデータは、比較器２５　（１）と２５（２
）において同図（ｊ）に示すサイクルで変化する計数出
力（０〜５１１）と比較される。これにより、−散出力
ＥＱＳ、ＥＱＲはそれぞれ同図（ｋ）と同図（１）に示
すようになり、フリップフロップ回路２６およびアンド
回路２７の出力には、同図（ｍ）、同図（ｎ）に示すよ
うな倍速変換された子画面領域信号が得られる。

第３図は、親画面に子画面が挿入された状態と、領域信
号（面信号）の状態を示している。

ここで、子画面の品質の上で、１水平ライン分遅延（垂
直方向へ移動）させたい場合は、スイッチ３４を切換え
てラッチ回路３３の出力を選択するようにすれば、ＩＨ
ラインメモリを使用することなく実現することができる
。

さらに、水平アドレスカウンタ２１に与えるプリセット
値を変更すれば、子画面野領域を水平方向で移動させる
ことができる。また、アンド回路２３は省略しても実現
することが可能である。さらに、アンド回路２７の代わ
りに、フリップフロップ回路２６に入力する信号を垂直
方向領域信号で通過させるように制御しても良い。

上記の説明では、倍速変換される子画面信号の領域信号
を倍速に変換するものとして説明したが、これに限らず
、同期信号に同期した画面領域を表わす信号を倍速変換
する回路として種々の応用が可能である。

［発明の効果］以上説明したようにこの発明によれば、回路規模を最少
限に抑えることができるように、ＩＨラインメモリを使
用しなくても倍速変換部を実現することができ、また、
子画面信号をＩＨ遅らせる場合もＩＨラインメモリを必
要としない。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すブロック図、１２図
は第１図の回路の動作を説明するために示したタイミン
グチャート、第３図は領域信号の説明図、第４図はピク
チャーインピクチャー機能を備えた従来考えられた倍速
変換装置を示すブロック図、第５図は第４図の倍速変換
部を示す回路図、第６図は親画面と子画面の表示状態を
示す説明図である。２１・・・水平アドレスカウンタ、２２（１）２２　（
２）　　３１．３２．３３・・・ラッチ回路、２５（１
）　、２５（２）・・・比較器、２６・・・フリップフ
ロップ、３４・・・スイッチ。

Claims

【特許請求の範囲】第１の信号（水平同期信号又はこれに同期した信号）に
よりプリセットされ、高速クロックを計数する水平アド
レスカウンタと、前記第１の信号に同期した第１の映像用信号の画面領域
を示す第１の面信号の立上がり時点で、前記水平アドレ
スカウンタの出力の一部又は全部を保持する第１のラッ
チ手段と、前記第１の信号に同期した第１の映像用信号の画面領域
を示す前記第１の面信号の立下がり時点で、前記水平ア
ドレスカウンタの出力の一部又は全部を保持する第２の
ラッチ手段と、前記第１のラッチ手段にラッチされているデータと、前
記第１のラッチ手段に供給される前記水平アドレスカウ
ンタの出力の半分の周期の出力データとを比較し、両者
が一致したときに第１の一致パルスを得る第１の比較手
段と、前記第２のラッチ手段にラッチされているデータと、前
記第２のラッチ手段に供給される前記水平アドレスカウ
ンタの出力の半分の周期の出力データとを比較し、両者
が一致したときに第２の一致パルスを得る第２の比較手
段と、前記第１の面信号を用いて、前記第１の映像用信号の垂
直方向の区間を示すゲート信号を得るゲート信号発生手
段と、前記第１、第２の一致パルス及び前記ゲート信号が供給
されて、前記第１の映像用信号の水平ライン数を倍速変
換した水平及び垂直方向の画面領域に対応する第２の面
信号を得る出力手段とを具備したことを特徴とする倍速
変換装置。