JPH0222391B2 - - Google Patents
Info
- Publication number
- JPH0222391B2 JPH0222391B2 JP9059681A JP9059681A JPH0222391B2 JP H0222391 B2 JPH0222391 B2 JP H0222391B2 JP 9059681 A JP9059681 A JP 9059681A JP 9059681 A JP9059681 A JP 9059681A JP H0222391 B2 JPH0222391 B2 JP H0222391B2
- Authority
- JP
- Japan
- Prior art keywords
- shift register
- output
- zoom
- circuit
- scanning direction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004973 liquid crystal related substance Substances 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 13
- 238000005070 sampling Methods 0.000 description 13
- 230000010355 oscillation Effects 0.000 description 9
- 238000000034 method Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
Description
【発明の詳細な説明】
本発明は液晶によつてテレビ画像を表示する液
晶表示パネル駆動用電子回路の特に水平走査方向
シフトレジスタ部（以下シフトレジスタｙと略
す）に関するものである。
晶表示パネル駆動用電子回路の特に水平走査方向
シフトレジスタ部（以下シフトレジスタｙと略
す）に関するものである。
ビデオ信号をサンプルして液晶により表示する
方法の一つとして、一方の電極にはMOSスイツ
チングトランジスタとコンデンサの組になつたも
のを多数個縦横に配列し、これと対向するように
他方の電極を設ける方法がある。この方法で表示
画面の一部を拡大して表示するには従来次のよう
な方法が考えられている。第１図は従来例を示す
液晶駆動回路のブロツク図である。以下第１図に
従い従来の方法を説明する。
方法の一つとして、一方の電極にはMOSスイツ
チングトランジスタとコンデンサの組になつたも
のを多数個縦横に配列し、これと対向するように
他方の電極を設ける方法がある。この方法で表示
画面の一部を拡大して表示するには従来次のよう
な方法が考えられている。第１図は従来例を示す
液晶駆動回路のブロツク図である。以下第１図に
従い従来の方法を説明する。
１は通常表示用の発振器であり、３のスイツチ
回路の端子ａに接続される。２はズームアツプ用
の発振器であり、３のスイツチ回路の端子ｂに接
続される。３のスイツチ回路の出力はCL２とし
て８のシフトレジスタｙに入力される。４の増巾
器は映像信号が入力され、増巾された出力は９の
サンプルホールド回路へ入力される。５のコント
ロール回路には水平、垂直の各同期信号の他に
ZOOM信号、CL２が入力され、ここで作り出さ
れた水平走査用のデータ信号Ｄ２は８の水平走査
方向シフトレジスタｙへ、垂直走査用データ信号
Ｄ１は１０のシフトレジスタｘへ、ズームアツプ
と通常表示の切り換えを行なうコントロール信号
CONTはスイツチ回路３とスイツチ回路７へ、
垂直走査方向のクロツク信号１３はスイツチ回路
７の端子ａへ、それぞれ入力される。６はズーム
アツプ用垂直方向の発振器であつて、その出力は
スイツチ回路７の端子ｂに接続される。スイツチ
回路７の出力は垂直走査方向のクロツクCL１と
して１０のシフトレジスタｘに入力される。８の
シフトレジスタｙはCL２とＤ２とを入力として、
その出力は並列に９のサンプルホールド回路に接
続される。９のサンプルホールド回路にはシフト
レジスタｙの出力の他に映像信号が入力され、サ
ンプルホールド回路９の出力は１１のパネルへ入
力される。１０のシフトレジスタｘはCL１とＤ
１とを入力として、その出力はパネル１１に並列
に接続される。
回路の端子ａに接続される。２はズームアツプ用
の発振器であり、３のスイツチ回路の端子ｂに接
続される。３のスイツチ回路の出力はCL２とし
て８のシフトレジスタｙに入力される。４の増巾
器は映像信号が入力され、増巾された出力は９の
サンプルホールド回路へ入力される。５のコント
ロール回路には水平、垂直の各同期信号の他に
ZOOM信号、CL２が入力され、ここで作り出さ
れた水平走査用のデータ信号Ｄ２は８の水平走査
方向シフトレジスタｙへ、垂直走査用データ信号
Ｄ１は１０のシフトレジスタｘへ、ズームアツプ
と通常表示の切り換えを行なうコントロール信号
CONTはスイツチ回路３とスイツチ回路７へ、
垂直走査方向のクロツク信号１３はスイツチ回路
７の端子ａへ、それぞれ入力される。６はズーム
アツプ用垂直方向の発振器であつて、その出力は
スイツチ回路７の端子ｂに接続される。スイツチ
回路７の出力は垂直走査方向のクロツクCL１と
して１０のシフトレジスタｘに入力される。８の
シフトレジスタｙはCL２とＤ２とを入力として、
その出力は並列に９のサンプルホールド回路に接
続される。９のサンプルホールド回路にはシフト
レジスタｙの出力の他に映像信号が入力され、サ
ンプルホールド回路９の出力は１１のパネルへ入
力される。１０のシフトレジスタｘはCL１とＤ
１とを入力として、その出力はパネル１１に並列
に接続される。
次に動作を説明する。発振器１は通常表示の発
振器であり、表示する画素数にもよるが発振周波
数は約4MHz前後である。発振器２はズームアツ
プする場合の発振器であり、発振周波数は発振器
１より高く、例えば画面の４分の１を拡大して表
示する（４倍に拡大する）場合には、発振器２の
発振周波数は発振器１の２倍となり約８〜9MHz
必要である。前記２つの発振出力は３のスイツチ
回路に入力され、このスイツチ回路により、発振
器１または発振器２どちらか一方の発振出力が８
のシフトレジスタｙへクロツク信号（以下CL２
と略す）として送られる。４の増巾器は映像信号
を必要なレベルまで増巾するものであり、９のサ
ンプルホールド回路へ接続される。５はコントロ
ール回路であつて水平同期信号および垂直同期信
号から必要なコントロール信号を作り出す回路で
ある。このコントロール回路には水平、垂直の２
つの同期信号の他にCL２信号が入力されていて、
これらの信号から２つのシフトレジスタｘ，ｙの
初期信号Ｄ１およびＤ２、垂直走査線方向のシフ
トレジスタｘのクロツク（以下CL１と略す）、お
よび通常表示またはズームアツプ表示を選択する
コントロール信号（CONT）を作り出す。コン
トロール信号はスイツチ回路３およびスイツチ回
路７に送られる。なお通常表示がズームアツプ表
示かは図中ZOOM入力により制御される。６の
発振器はズームアツプ時の垂直走査線方向のクロ
ツク信号を発生するためのものであり、通常表示
のクロツク信号よりも高速のものとなる。図中１
３は通常表示のクロツク信号であるが、１３のク
ロツク信号および６の出力は共にスイツチ回路７
に接続される。スイツチ回路７はスイツチ回路３
と連動しており、通常表示の場合はスイツチはａ
に接続され、ズームアツプ表示の場合はスイツチ
はｂに接続される。このような構成になつている
ので、ZOOM信号によりCL１とCL２を同時に切
り換えて、高速のものとすることによりズームア
ツプ表示をすることができる。なぜならばサンプ
リング周波数が高くなれば同一の画素数をサンプ
ルするのに要する時間が短くなるので、結局画面
の一部を拡大して表示することになる。
振器であり、表示する画素数にもよるが発振周波
数は約4MHz前後である。発振器２はズームアツ
プする場合の発振器であり、発振周波数は発振器
１より高く、例えば画面の４分の１を拡大して表
示する（４倍に拡大する）場合には、発振器２の
発振周波数は発振器１の２倍となり約８〜9MHz
必要である。前記２つの発振出力は３のスイツチ
回路に入力され、このスイツチ回路により、発振
器１または発振器２どちらか一方の発振出力が８
のシフトレジスタｙへクロツク信号（以下CL２
と略す）として送られる。４の増巾器は映像信号
を必要なレベルまで増巾するものであり、９のサ
ンプルホールド回路へ接続される。５はコントロ
ール回路であつて水平同期信号および垂直同期信
号から必要なコントロール信号を作り出す回路で
ある。このコントロール回路には水平、垂直の２
つの同期信号の他にCL２信号が入力されていて、
これらの信号から２つのシフトレジスタｘ，ｙの
初期信号Ｄ１およびＤ２、垂直走査線方向のシフ
トレジスタｘのクロツク（以下CL１と略す）、お
よび通常表示またはズームアツプ表示を選択する
コントロール信号（CONT）を作り出す。コン
トロール信号はスイツチ回路３およびスイツチ回
路７に送られる。なお通常表示がズームアツプ表
示かは図中ZOOM入力により制御される。６の
発振器はズームアツプ時の垂直走査線方向のクロ
ツク信号を発生するためのものであり、通常表示
のクロツク信号よりも高速のものとなる。図中１
３は通常表示のクロツク信号であるが、１３のク
ロツク信号および６の出力は共にスイツチ回路７
に接続される。スイツチ回路７はスイツチ回路３
と連動しており、通常表示の場合はスイツチはａ
に接続され、ズームアツプ表示の場合はスイツチ
はｂに接続される。このような構成になつている
ので、ZOOM信号によりCL１とCL２を同時に切
り換えて、高速のものとすることによりズームア
ツプ表示をすることができる。なぜならばサンプ
リング周波数が高くなれば同一の画素数をサンプ
ルするのに要する時間が短くなるので、結局画面
の一部を拡大して表示することになる。
以上述べたように従来のズームアツプの方法で
は発振回路が２つ必要であり、しかもズームアツ
プ時には速い周波数が必要となり、その周波数は
数ＭHz程度であるから、発振部での消費電力が急
激に増加する。さらに現在、映像信号の帯域が最
大でも4MHz程度、小型のテレビの場合には2MHz
程度であることを考慮すると、従来の方法のよう
に速いサンプル周波数（８〜9MHz程度）でサン
プルすることによつて解像度が良くなるわけでは
ない。したがつてこの点からも高速の発振回路２
を用いることは大きな欠点であつた。
は発振回路が２つ必要であり、しかもズームアツ
プ時には速い周波数が必要となり、その周波数は
数ＭHz程度であるから、発振部での消費電力が急
激に増加する。さらに現在、映像信号の帯域が最
大でも4MHz程度、小型のテレビの場合には2MHz
程度であることを考慮すると、従来の方法のよう
に速いサンプル周波数（８〜9MHz程度）でサン
プルすることによつて解像度が良くなるわけでは
ない。したがつてこの点からも高速の発振回路２
を用いることは大きな欠点であつた。
本発明は以上のような従来の方法の欠点を除去
するために為されたものであり、発振回路は通常
表示用の１つだけで良く、ズームアツプ時の消費
電力が増加しないことを目的としたものである。
するために為されたものであり、発振回路は通常
表示用の１つだけで良く、ズームアツプ時の消費
電力が増加しないことを目的としたものである。
以下図面に従い実施例によつて本発明を詳述す
る。
る。
第２図は本発明のブロツク図であり、１４の発
振器は１６のコントロール回路と２０の水平走査
方向シフトレジスタｙに接続され、１５の増巾器
は２１のサンプルホールド回路へ、１６のコント
ロール回路は２０のシフトレジスタｙ、２２のシ
フトレジスタｘ、１９のスイツチ回路のａ端子が
接続され、また水平および垂直同期信号ZOOM
端子が接続されている。１７の発振器は１９のス
イツチ回路のｂ端子に接続され、１９のスイツチ
回路は２２のシフトレジスタへ接続される。２０
のシフトレジスタｙは２１のサンプルホールド回
路に並列に接続され２１のサンプルホールド回路
は２４の各画素へ接続される。また２２のシフト
レジスタの出力は２４の各画素のMOSトランジ
スタのゲートに接続される。次に動作を説明す
る。
振器は１６のコントロール回路と２０の水平走査
方向シフトレジスタｙに接続され、１５の増巾器
は２１のサンプルホールド回路へ、１６のコント
ロール回路は２０のシフトレジスタｙ、２２のシ
フトレジスタｘ、１９のスイツチ回路のａ端子が
接続され、また水平および垂直同期信号ZOOM
端子が接続されている。１７の発振器は１９のス
イツチ回路のｂ端子に接続され、１９のスイツチ
回路は２２のシフトレジスタへ接続される。２０
のシフトレジスタｙは２１のサンプルホールド回
路に並列に接続され２１のサンプルホールド回路
は２４の各画素へ接続される。また２２のシフト
レジスタの出力は２４の各画素のMOSトランジ
スタのゲートに接続される。次に動作を説明す
る。
発振器１４の出力CL２は１６のコントロール
回路、シフトレジスタｙに送られる。このCL２
は通常表示用のものであり約4MHz前後である。
１５の増巾器は第１図と同様に映像信号を必要な
レベルまで増巾する。１６のコントロール回路は
第１図と同様、水平および垂直同期信号からシフ
トレジスタｘ，ｙの初期データＤ１，Ｄ２を作り
出す。またコントロール回路にはZOOM信号も
同時に入力される。発振器１７は第１図の発振器
６と同様ズームアツプ表示用のものである。１８
は通常表示用の垂直走査方向のクロツク信号であ
り、１７および１８の信号は１９のスイツチ回路
に入力されてZOOM信号により１７または１８
が選択されてシフトレジスタｘへのクロツク信号
CL１となる。２０のシフトレジスタｙが本発明
になる部分であり、シフトレジスタｙにはクロツ
ク信号CL２、データ信号Ｄ２の他にZOOM信号
が入力されている。このZOOM信号によりシフ
トレジスタｙの出力が通常表示の場合とズームア
ツプ時の場合で切り換えられるようになつてい
る。シフトレジスタｙについては後に実施例をあ
げて詳述する。２１のサンプルホールド回路、２
２のシフトレジスタｘなどについての動作は第１
図の従来例の場合と同様であるので省略する。で
は次にシフトレジスタｙについて説明する。
回路、シフトレジスタｙに送られる。このCL２
は通常表示用のものであり約4MHz前後である。
１５の増巾器は第１図と同様に映像信号を必要な
レベルまで増巾する。１６のコントロール回路は
第１図と同様、水平および垂直同期信号からシフ
トレジスタｘ，ｙの初期データＤ１，Ｄ２を作り
出す。またコントロール回路にはZOOM信号も
同時に入力される。発振器１７は第１図の発振器
６と同様ズームアツプ表示用のものである。１８
は通常表示用の垂直走査方向のクロツク信号であ
り、１７および１８の信号は１９のスイツチ回路
に入力されてZOOM信号により１７または１８
が選択されてシフトレジスタｘへのクロツク信号
CL１となる。２０のシフトレジスタｙが本発明
になる部分であり、シフトレジスタｙにはクロツ
ク信号CL２、データ信号Ｄ２の他にZOOM信号
が入力されている。このZOOM信号によりシフ
トレジスタｙの出力が通常表示の場合とズームア
ツプ時の場合で切り換えられるようになつてい
る。シフトレジスタｙについては後に実施例をあ
げて詳述する。２１のサンプルホールド回路、２
２のシフトレジスタｘなどについての動作は第１
図の従来例の場合と同様であるので省略する。で
は次にシフトレジスタｙについて説明する。
第３図ａは通常表示の場合のシフトレジスタｙ
の例であり、ここではＤタイプフリツプフロツプ
（以下Ｄ−FFと略す）で構成されている。Ｄ２は
データ入力であり、CL２はクロツク信号である。
第３図ｂは第３図ａのタイムチヤートであり、Ｄ
２が１（ハイレベル）となつた後のクロツク信号
の立ち上がりでＤ−FF１の出力Ｆ１が１となる。
次のクロツクの立ち上がりでＦ１は０（ローレベ
ル）となり、同時にＦ２が１となる。以下同様に
Ｆ３，Ｆ４…と続き、順次１の状態が送られてい
く。出力Ｆ１〜Fmはサンプルホールド回路に接
続されているので、Ｆ１〜Fmの出力に従い映像
信号がサンプルホールドされていく。第４図ａは
本発明の一実施例であり、第３図で説明した通常
表示のシフトレジスタ２５に新たにズームアツプ
用シフトレジスタ２６が付加された例である。図
中２５は第３図ａで示した通常表示のシフトレジ
スタｙと全く同一のものである。２６は新たに付
加されたズームアツプ用のシフトレジスタであ
り、このシフトレジスタ２６の動作については第
４図ｂで説明する。２７，２８はANDゲート、
２９はインバータであり、２７および２８には同
時にCL２が入力され、２７の他の入力はZOOM
信号を反転した信号が、２８の他の入力は
ZOOM信号がそのまま入力される構成となつて
いる。また２７の出力は２５のクロツク入力（Ｃ
入力）となり、２８の出力は２６のクロツク入力
となつているので、ZOOM信号を１とした場合
にはCL２は２８のゲートから出力されることに
なりクロツク信号CL２は２６の回路へ送られる
が、ZOOM＝０とした場合にはCL２は２７のゲ
ートから出力されるので、クロツク信号CL２は
２５のシフトレジスタ回路へ送られ、２６の回路
にはクロツク信号は送られない。２５，２６のシ
フトレジスタはデータ入力Ｄ２と各々の出力は
共通となつている。したがつてＤ２入力は２５，
２６の回路のどちらにも送られる。またＦ１〜
Fm出力は２５または２６のシフトレジスタのう
ち動作状態にあるシフトレジスタの出力が出力
されることになる。したがつてZOOM入力によ
りＦ１〜Fmと各出力は２５の通常表示用の出力
または２６のズームアツプ用の出力を選択するこ
とができる。次に２６の動作を第４図ａ，ｂによ
り説明する。第４図ａ中２６の回路ではＤ入力の
接続の仕方が２５と異なつている。即ちＤ−FF
１およびＤ−FF２のＤ端子は互いに接続されて
Ｄ２信号が入力される。またＤ−FF３のＤ端子
とＤ−FF４のＤ端子はやはり互いに接続されＱ
２（Ｄ−FF２のＱ出力を示す）が入力される。
以下同様に各Ｄ−FFのＤ端子は２つずつ組にな
り、偶数番のＱ出力が入力されるような構成とな
つている。第４図ｂは２６のシフトレジスタのタ
イムチヤートである。いまZOOM＝１となつて
いる。この時Ｄ２＝１が入力されCL２が各Ｄ−
FFのＣ入力に入力されると、Ｄ−FF１およびＤ
−FF２は互いにＤ端子が接続されているから、
その出力1，2は同時に１となる。即ちＦ１＝
Ｆ２＝１となる。次に２つめのクロツクが入力さ
れるとＦ１およびＦ２は０となり、同時にＦ３お
よびＦ４が１となる。次に３つめのクロツクが入
力されるとＦ５，Ｆ６が１となる。以下同様にク
ロツク信号の１つの立ち上がりで２つずつ１とな
つていき、その状態は順次シフトされていく。し
たがつてFm−1およびFmが１となるのはｍ／２
番目のクロツクが入力された場合である。この状
態を第３図ｂと比較すればわかるように、第４図
ｂの場合は第３図ｂの場合の半分のクロツク数で
Ｆ１からFmまでシフトしていることになる。し
かもその出力は２つずつ同時に出力される。
の例であり、ここではＤタイプフリツプフロツプ
（以下Ｄ−FFと略す）で構成されている。Ｄ２は
データ入力であり、CL２はクロツク信号である。
第３図ｂは第３図ａのタイムチヤートであり、Ｄ
２が１（ハイレベル）となつた後のクロツク信号
の立ち上がりでＤ−FF１の出力Ｆ１が１となる。
次のクロツクの立ち上がりでＦ１は０（ローレベ
ル）となり、同時にＦ２が１となる。以下同様に
Ｆ３，Ｆ４…と続き、順次１の状態が送られてい
く。出力Ｆ１〜Fmはサンプルホールド回路に接
続されているので、Ｆ１〜Fmの出力に従い映像
信号がサンプルホールドされていく。第４図ａは
本発明の一実施例であり、第３図で説明した通常
表示のシフトレジスタ２５に新たにズームアツプ
用シフトレジスタ２６が付加された例である。図
中２５は第３図ａで示した通常表示のシフトレジ
スタｙと全く同一のものである。２６は新たに付
加されたズームアツプ用のシフトレジスタであ
り、このシフトレジスタ２６の動作については第
４図ｂで説明する。２７，２８はANDゲート、
２９はインバータであり、２７および２８には同
時にCL２が入力され、２７の他の入力はZOOM
信号を反転した信号が、２８の他の入力は
ZOOM信号がそのまま入力される構成となつて
いる。また２７の出力は２５のクロツク入力（Ｃ
入力）となり、２８の出力は２６のクロツク入力
となつているので、ZOOM信号を１とした場合
にはCL２は２８のゲートから出力されることに
なりクロツク信号CL２は２６の回路へ送られる
が、ZOOM＝０とした場合にはCL２は２７のゲ
ートから出力されるので、クロツク信号CL２は
２５のシフトレジスタ回路へ送られ、２６の回路
にはクロツク信号は送られない。２５，２６のシ
フトレジスタはデータ入力Ｄ２と各々の出力は
共通となつている。したがつてＤ２入力は２５，
２６の回路のどちらにも送られる。またＦ１〜
Fm出力は２５または２６のシフトレジスタのう
ち動作状態にあるシフトレジスタの出力が出力
されることになる。したがつてZOOM入力によ
りＦ１〜Fmと各出力は２５の通常表示用の出力
または２６のズームアツプ用の出力を選択するこ
とができる。次に２６の動作を第４図ａ，ｂによ
り説明する。第４図ａ中２６の回路ではＤ入力の
接続の仕方が２５と異なつている。即ちＤ−FF
１およびＤ−FF２のＤ端子は互いに接続されて
Ｄ２信号が入力される。またＤ−FF３のＤ端子
とＤ−FF４のＤ端子はやはり互いに接続されＱ
２（Ｄ−FF２のＱ出力を示す）が入力される。
以下同様に各Ｄ−FFのＤ端子は２つずつ組にな
り、偶数番のＱ出力が入力されるような構成とな
つている。第４図ｂは２６のシフトレジスタのタ
イムチヤートである。いまZOOM＝１となつて
いる。この時Ｄ２＝１が入力されCL２が各Ｄ−
FFのＣ入力に入力されると、Ｄ−FF１およびＤ
−FF２は互いにＤ端子が接続されているから、
その出力1，2は同時に１となる。即ちＦ１＝
Ｆ２＝１となる。次に２つめのクロツクが入力さ
れるとＦ１およびＦ２は０となり、同時にＦ３お
よびＦ４が１となる。次に３つめのクロツクが入
力されるとＦ５，Ｆ６が１となる。以下同様にク
ロツク信号の１つの立ち上がりで２つずつ１とな
つていき、その状態は順次シフトされていく。し
たがつてFm−1およびFmが１となるのはｍ／２
番目のクロツクが入力された場合である。この状
態を第３図ｂと比較すればわかるように、第４図
ｂの場合は第３図ｂの場合の半分のクロツク数で
Ｆ１からFmまでシフトしていることになる。し
かもその出力は２つずつ同時に出力される。
第５図は第４図で説明したシフトレジスタ２６
を使用した場合のサンプリングの様子を示す図で
ある。第５図ａは通常のサンプリング、第５図ｂ
がズームアツプ時のサンプリングを示す。図中ta
は１水平走査期間、tbは水平帰線期間、tcはサン
プリング間隔を示し、図中矢印で示したのはサン
プリング点であり、各矢印の下に付したＦ１，Ｆ
２…Fmは対応するシフトレジスタｙの各出力を
示す。またVvは映像信号である。第５図ｂでは
第５図ａ中の期間tdを拡大した場合であり、サン
プリング周波数は通常表示とズームアツプ時で変
化しないのでａ図とｂ図でサンプリング間隔tcは
変化しない。また第４図ｂではＦ１とＦ２，Ｆ３
とＦ４…は同時にサンプリングするので、第５図
ｂではＦ１とＦ２，Ｆ３とＦ４，…の対応する映
像信号の値は同一のものとなる。
を使用した場合のサンプリングの様子を示す図で
ある。第５図ａは通常のサンプリング、第５図ｂ
がズームアツプ時のサンプリングを示す。図中ta
は１水平走査期間、tbは水平帰線期間、tcはサン
プリング間隔を示し、図中矢印で示したのはサン
プリング点であり、各矢印の下に付したＦ１，Ｆ
２…Fmは対応するシフトレジスタｙの各出力を
示す。またVvは映像信号である。第５図ｂでは
第５図ａ中の期間tdを拡大した場合であり、サン
プリング周波数は通常表示とズームアツプ時で変
化しないのでａ図とｂ図でサンプリング間隔tcは
変化しない。また第４図ｂではＦ１とＦ２，Ｆ３
とＦ４…は同時にサンプリングするので、第５図
ｂではＦ１とＦ２，Ｆ３とＦ４，…の対応する映
像信号の値は同一のものとなる。
第６図は本発明の他の実施例である。図中３０
はAND−ORゲート回路であり、３１，３２の
ANDゲートと３３のORゲートからなつている。
本実施例では、このAND−ORゲート回路をＤ−
FFの１つおきに使用しており、AND−ORゲー
ト回路の出力はＤ−FFのＤ端子に接続され、３
１のANDゲートにはZOOM信号の他に２つ前の
Ｄ−FFのＱ出力（たとえばＤ−FF４について言
えばＱ２出力、ただしＤ−FF２についてはＤ２
入力）が接続され、３２のゲートにはZOOMを
反転させた信号と一つ前のＱ出力（たとえばＤ−
FF４について言えばＱ３出力）が接続されてい
る。AND−ORゲートは以上のような構成となつ
ているので、AND−ORゲートの出力をZOOM
信号により選択することができる。すなわち
ZOOM＝０の場合には、AND−ORゲートの出
力は前段のＱ出力（Ｄ−FF４の場合にはＱ３出
力）となるので、シフトレジスタ全体としては、
第３図ａで説明したシフトレジスタと全く同一の
構成となり、したがつてＦ１〜Fmの各出力も第
３図ｂと同一のものとなり、この場合は通常表示
となる。逆にZOOM＝１の場合はAND−ORゲ
ートの出力は２つ前のＱ出力（Ｄ−FF４の場合
はＱ２出力１となるので、シフトレジスタ全体と
しては第４図ａと同一の構成となり、この場合ズ
ームアツプ表示することができる。
はAND−ORゲート回路であり、３１，３２の
ANDゲートと３３のORゲートからなつている。
本実施例では、このAND−ORゲート回路をＤ−
FFの１つおきに使用しており、AND−ORゲー
ト回路の出力はＤ−FFのＤ端子に接続され、３
１のANDゲートにはZOOM信号の他に２つ前の
Ｄ−FFのＱ出力（たとえばＤ−FF４について言
えばＱ２出力、ただしＤ−FF２についてはＤ２
入力）が接続され、３２のゲートにはZOOMを
反転させた信号と一つ前のＱ出力（たとえばＤ−
FF４について言えばＱ３出力）が接続されてい
る。AND−ORゲートは以上のような構成となつ
ているので、AND−ORゲートの出力をZOOM
信号により選択することができる。すなわち
ZOOM＝０の場合には、AND−ORゲートの出
力は前段のＱ出力（Ｄ−FF４の場合にはＱ３出
力）となるので、シフトレジスタ全体としては、
第３図ａで説明したシフトレジスタと全く同一の
構成となり、したがつてＦ１〜Fmの各出力も第
３図ｂと同一のものとなり、この場合は通常表示
となる。逆にZOOM＝１の場合はAND−ORゲ
ートの出力は２つ前のＱ出力（Ｄ−FF４の場合
はＱ２出力１となるので、シフトレジスタ全体と
しては第４図ａと同一の構成となり、この場合ズ
ームアツプ表示することができる。
第７図は本発明の他の実施例である。３４〜３
７の各ゲートは第６図で説明した30〜33の各ゲー
トと全く同一の構成である。この実施例では
AND−ORゲートを初段Ｆ１以外のｍ−１個必要
とする。３５のANDゲートの一つの入力は
ZOOM信号であり、３５の他の一入力はFi（ｉ＝
２，３，…）に対応するAND−ORゲートを考え
た時、ｉが偶数ならばｉ／２番目の出力すなわ
ち（ｉ／２）であり、ｉが奇数ならば（ｉ／２
＋0.5）番目の出力すなわち（ｉ／２＋0.5）
である。一例をあげると、Ｆ３に対応するAND
−ORゲートの３５のAND回路に入力されるのは
Ｑ（３／２＋0.5）すなわち２である。３６の
ANDゲートの一入力はZOOMを反転させた信号
であり、他の一入力は各AND−ORゲートに対応
したＤ−FFの出力（たとえばＦ３のAND−
ORゲートについていえば３出力）が接続され
ている。以上述べたような構成となつているの
で、ZOOM信号により各出力Ｆ１〜Fmは制御す
ることができ、ZOOM＝０の場合は各出力が
そのままＦ１〜Fm出力となるので、その動作は
第３図ｂで説明したものと同一になる。また
ZOOM＝１とした場合の動作は第４図ｂで説明
したものと同一になり、この場合はズームアツプ
表示となる。
７の各ゲートは第６図で説明した30〜33の各ゲー
トと全く同一の構成である。この実施例では
AND−ORゲートを初段Ｆ１以外のｍ−１個必要
とする。３５のANDゲートの一つの入力は
ZOOM信号であり、３５の他の一入力はFi（ｉ＝
２，３，…）に対応するAND−ORゲートを考え
た時、ｉが偶数ならばｉ／２番目の出力すなわ
ち（ｉ／２）であり、ｉが奇数ならば（ｉ／２
＋0.5）番目の出力すなわち（ｉ／２＋0.5）
である。一例をあげると、Ｆ３に対応するAND
−ORゲートの３５のAND回路に入力されるのは
Ｑ（３／２＋0.5）すなわち２である。３６の
ANDゲートの一入力はZOOMを反転させた信号
であり、他の一入力は各AND−ORゲートに対応
したＤ−FFの出力（たとえばＦ３のAND−
ORゲートについていえば３出力）が接続され
ている。以上述べたような構成となつているの
で、ZOOM信号により各出力Ｆ１〜Fmは制御す
ることができ、ZOOM＝０の場合は各出力が
そのままＦ１〜Fm出力となるので、その動作は
第３図ｂで説明したものと同一になる。また
ZOOM＝１とした場合の動作は第４図ｂで説明
したものと同一になり、この場合はズームアツプ
表示となる。
以上述べたように本発明は、ズームアツプ表示
の場合のシフトレジスタｙの動作を、同一画素を
２回サンプルするように変えることにより、ズー
ムアツプ用の高速（約9MHz）の発振器が不要と
なり、ズームアツプ時の消費電力の大幅な増加を
防ぐことができる。本発明により新たに付加され
るのは、いくつかのゲート回路（AND−ORゲー
ト）または表示画素数分のＤ−FFのみであり、
消費電力の増加は極めてわずかである。さらに映
像信号の帯域が最大4MHzであることを考慮すれ
ば、本発明のように同一画素を２回サンプルする
という方法によつてズームアツプしても解像度は
ほとんど劣化しない。などの優れた効果を有す
る。
の場合のシフトレジスタｙの動作を、同一画素を
２回サンプルするように変えることにより、ズー
ムアツプ用の高速（約9MHz）の発振器が不要と
なり、ズームアツプ時の消費電力の大幅な増加を
防ぐことができる。本発明により新たに付加され
るのは、いくつかのゲート回路（AND−ORゲー
ト）または表示画素数分のＤ−FFのみであり、
消費電力の増加は極めてわずかである。さらに映
像信号の帯域が最大4MHzであることを考慮すれ
ば、本発明のように同一画素を２回サンプルする
という方法によつてズームアツプしても解像度は
ほとんど劣化しない。などの優れた効果を有す
る。
第１図は従来のズームアツプ機能を説明するブ
ロツク図、第２図は本発明になるズームアツプ機
能を有する液晶テレビのブロツク図、第３図ａは
通常表示用の水平走査方向シフトレジスタを示す
回路図、第３図ｂは第３図ａのタイムチヤート、
第４図ａは本発明の水平走査方向シフトレジスタ
を示す回路図、第４図ｂは第４図ａのタイムチヤ
ート、第５図ａは通常表示の場合の映像信号のサ
ンプリングの様子を示す図、第５図ｂは本発明に
よるズームアツプ時のサンプリングの様子を示す
図、第６図は本発明の他の実施例を示す回路図、
第７図は本発明の他の実施例を示す回路図であ
る。 １……通常表示の発振器（約4MHz）、２……ズ
ームアツプ用発振器（約８〜9MHz）、３……スイ
ツチ回路、８……シフトレジスタ、１４……発振
器、２０……水平走査方向シフトレジスタ、２
７，２８……ANDゲート、２９……インバータ、
３０……AND−ORゲート、３１，３２……
ANDゲート、３３……ORゲート。
ロツク図、第２図は本発明になるズームアツプ機
能を有する液晶テレビのブロツク図、第３図ａは
通常表示用の水平走査方向シフトレジスタを示す
回路図、第３図ｂは第３図ａのタイムチヤート、
第４図ａは本発明の水平走査方向シフトレジスタ
を示す回路図、第４図ｂは第４図ａのタイムチヤ
ート、第５図ａは通常表示の場合の映像信号のサ
ンプリングの様子を示す図、第５図ｂは本発明に
よるズームアツプ時のサンプリングの様子を示す
図、第６図は本発明の他の実施例を示す回路図、
第７図は本発明の他の実施例を示す回路図であ
る。 １……通常表示の発振器（約4MHz）、２……ズ
ームアツプ用発振器（約８〜9MHz）、３……スイ
ツチ回路、８……シフトレジスタ、１４……発振
器、２０……水平走査方向シフトレジスタ、２
７，２８……ANDゲート、２９……インバータ、
３０……AND−ORゲート、３１，３２……
ANDゲート、３３……ORゲート。
Claims (1)
- 【特許請求の範囲】 １ 画面をズームアツプするための端子の入力状
態によつて、水平走査方向シフトレジスタ部の出
力を切り換えるゲート回路と、ズームアツプの時
には、同一の映像信号を２回ずつサンプルするよ
うにサンプルホールド回路に出力する水平走査方
向シフトレジスタ部を有することを特徴とする液
晶表示パネル駆動用電子回路。 ２ 前記水平走査方向シフトレジスタ部として通
常の表示状態に使用するためのシフトレジスタの
他に、ズームアツプするための専用のシフトレジ
スタとを有し、これら２組のシフトレジスタをズ
ームアツプ用端子により切り換えることを特徴と
する特許請求の範囲第１項記載の液晶表示パネル
駆動用電子回路。 ３ 前記水平走査方向シフトレジスタ部を構成す
るＤタイプフリツプフロツプのＤ端子に、ズーム
アツプ端子により制御されるゲート回路を接続
し、通常の表示とズームアツプ状態での表示でＤ
端子への入力信号を切り換えることを特徴とする
特許請求の範囲第１項記載の液晶表示パネル駆動
用電子回路。 ４ 前記水平走査方向シフトレジスタ部を構成す
るＤタイプフリツプフロツプのＤ端子に接続する
ゲート回路をＤタイプフリツプフロツプ１段おき
に配置したことを特徴とする特許請求の範囲第３
項記載の液晶表示パネル駆動用電子回路。 ５ 前記水平走査方向シフトレジスタ部を構成す
るＤタイプフリツプフロツプの各出力のうち、２
つのフリツプフロツプ出力を選択するためのゲー
ト回路を配列したことを特徴とする特許請求の範
囲第１項記載の液晶表示パネル駆動用電子回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9059681A JPS57205789A (en) | 1981-06-12 | 1981-06-12 | Electronic circuit for driving liquid crystal panel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9059681A JPS57205789A (en) | 1981-06-12 | 1981-06-12 | Electronic circuit for driving liquid crystal panel |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57205789A JPS57205789A (en) | 1982-12-16 |
| JPH0222391B2 true JPH0222391B2 (ja) | 1990-05-18 |
Family
ID=14002843
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9059681A Granted JPS57205789A (en) | 1981-06-12 | 1981-06-12 | Electronic circuit for driving liquid crystal panel |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57205789A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0589487U (ja) * | 1992-05-08 | 1993-12-07 | 旭化成工業株式会社 | コールゴム紐 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59133589A (ja) * | 1983-01-20 | 1984-07-31 | 三洋電機株式会社 | マトリツクスパネル表示装置に於ける拡大表示方法 |
| JP3364114B2 (ja) | 1997-06-27 | 2003-01-08 | シャープ株式会社 | アクティブマトリクス型画像表示装置及びその駆動方法 |
-
1981
- 1981-06-12 JP JP9059681A patent/JPS57205789A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0589487U (ja) * | 1992-05-08 | 1993-12-07 | 旭化成工業株式会社 | コールゴム紐 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57205789A (en) | 1982-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100339898B1 (ko) | 영상표시장치 | |
| KR100560186B1 (ko) | 시프트 레지스터 및 그를 구비한 표시장치 | |
| US20070146290A1 (en) | Device for driving a display panel | |
| US4785297A (en) | Driver circuit for matrix type display device | |
| JPS6061796A (ja) | 表示装置 | |
| JP3958271B2 (ja) | レベルシフタ及びそれを用いた表示装置 | |
| KR100280056B1 (ko) | 액티브 매트릭스형 표시장치 | |
| KR100538295B1 (ko) | 폴리 실리콘 액정표시장치 구동장치 | |
| JPH0222391B2 (ja) | ||
| KR100244042B1 (ko) | 디스플레이되는 화상을 임의로 확대할 수 있는 액정 디스플레이 장치 | |
| JPH11202834A (ja) | 液晶表示装置 | |
| JPH07168542A (ja) | 液晶表示装置 | |
| JPH07261145A (ja) | 液晶駆動方法 | |
| JPH09153296A (ja) | 液晶表示装置及びそのシフトレジスタ回路 | |
| JP2924842B2 (ja) | 液晶表示装置 | |
| JPH05210361A (ja) | 液晶表示装置の駆動回路 | |
| JP2001147674A (ja) | ドットマトリックス表示装置及びその制御方法 | |
| JPS63169884A (ja) | 画像表示装置 | |
| JPH056152A (ja) | 液晶デイスプレイ装置 | |
| JPH03280676A (ja) | 液晶表示装置の駆動回路 | |
| JPH08106268A (ja) | 信号処理装置 | |
| KR0141221B1 (ko) | 액정표시판넬의 구동회로 | |
| KR100260658B1 (ko) | 화상표시장치및화상표시방법 | |
| JPH07261705A (ja) | 液晶表示装置、並びにその駆動方法及び駆動回路 | |
| JPH0638149A (ja) | Ｌｃｄパネルの駆動回路 |