KR890004766Y1 - 정지 화상 제어회로 - Google Patents

정지 화상 제어회로 Download PDF

Info

Publication number
KR890004766Y1
KR890004766Y1 KR2019850010409U KR850010409U KR890004766Y1 KR 890004766 Y1 KR890004766 Y1 KR 890004766Y1 KR 2019850010409 U KR2019850010409 U KR 2019850010409U KR 850010409 U KR850010409 U KR 850010409U KR 890004766 Y1 KR890004766 Y1 KR 890004766Y1
Authority
KR
South Korea
Prior art keywords
output
flip
flop
circuit
terminal
Prior art date
Application number
KR2019850010409U
Other languages
English (en)
Other versions
KR870004466U (ko
Inventor
정민형
김기범
Original Assignee
삼성전자 주식회사
정재은
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 정재은 filed Critical 삼성전자 주식회사
Priority to KR2019850010409U priority Critical patent/KR890004766Y1/ko
Publication of KR870004466U publication Critical patent/KR870004466U/ko
Application granted granted Critical
Publication of KR890004766Y1 publication Critical patent/KR890004766Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/06—Generation of synchronising signals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H13/00—Switches having rectilinearly-movable operating part or parts adapted for pushing or pulling in one direction only, e.g. push-button switch
    • H01H13/02—Details
    • H01H13/12—Movable parts; Contacts mounted thereon
    • H01H13/14—Operating parts, e.g. push-button
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

내용 없음.

Description

정지 화상 제어회로
제1도는 일반적인 정지화상의 시스템.
제2도는 본 고안의 회로도.
제3도는 본 고안의 각 출력라인 파형도.
* 도면의 주요부분에 대한 부호의 설명
SW : 푸쉬 스위치 2, 3 : 메모리 버퍼
4 : 기수 필드 메모리 5 : 우수 필드 메모리
9 : 정지화상 제어회로 15 : 선택 전압 발생회로
20 : 제어펄스 발생회로 25 :데코더 회로
I1,I2: 인버터 A1, A2: 앤드 게이트
FF1-FF4: 플립플롭
본 고안은 텔레비젼 복합 영상신호나 비데오 테이프 레코오더의 비데오 신호와 연속적으로 인가될 때에 원하는 영상신호를 정지시킬 수 있게 한 정지화상 제어회로에 관한 것이다.
정지화상 제어회로는 순간적으로 흐르는 중요한 영상신호를 정지시킬 수 있기 때문에 기능을 위한 텔레비젼이나 모니터에 적용되어 왔으며, 일반적인 정지화상의 시스템은 제1도와 같은 비데오 및 동기신호 분리회로(7)에 텔레비젼이나 비데오 테이프레코오더의 시그널과 같은 복합 영상신호가 인가되면 비데오 영상신호는 아날로그 디지탈 콘버터(1)에 인가되어 디지탈 상태 신호로 출력되고, 수평동기신호(HS) 및 수직동기 신호(VS)는 동기 신호 발진부(8)에 인가되어 수직동기신호(VS)와 수직 인덱수 신호(VI)를 발생시켜 정지화상 제어회로(9)에 인가시키게 된다.
그리고, 전자총의 비월주사에 따라 우·기수번째의 영상신호가 교호로 인가되어 브라운관에서 영상신호의 1화면이 재현되는 것으로 정지화상 제어회로 (9)에서 메모리 버퍼(2)(3)를 순차적으로 제어하여 연속적으로 기, 우수 필드 메모리(4)(5)에 메모리된 영상상태 신호를 디지탈 아날로그 콘버터(6)에서 아날로그 신호로 변환시킨 후 비데오 및 동기신호 혼합회로(10)를 통하여 복합 영상신호로 출력되게 하여 정상적인 영상신호가 재현하게 된다.
즉 메모리 버퍼(2)(3)의 동작과, 기, 우수 필드 메모리(4)(5)의 라이트 및 리드 동작을 제어하여 연속적으로 인가되는 영상신로를 각 필드에 맞게 기, 우수 필드 메모리(4)(5)에서 라이트 및 리드시킴으로써 연속적인 영상신호가 디지탈 아날로그 콘버터(6)와 비데오 및 동기신호 혼합회로(10)를 통하여 출력되게 된다.
그러나 정지화면을 보고자 할때에는 정지화상 제어회로(9)에서 인에이블 단자(EN1)(EN2)를 통하여 메모리 버퍼(2)(3)를 제어하게 인가되던 영상신호를 차단하고, 기, 우수 필드 메모리(4)(5)의 라이트 인에이블 단자및 출력 인에이블단자를 제어하여, 기, 우수 필드 메모리(4)(5)에 메모리 되었던 영상신호만 입출력단자(I/O)로 수직동기 신호에 맞춰 교호로 출력시키면 정지화상을 얻을 수 잇으며, 이 정지 화상의 디지탈 신호가 디지탈 아날로그 콘버터(6)를 통하여 비데오 및 동기 신호 혼합회로(10)에서 시청할 수 있는 복합 영상신호가 출력되게 된다.
즉, 일반적인 정지화상의 시스템에서는 화상처리시 1프레임의 화면을 구성하는데, 기, 우수 필드 영상신호가 필요하고, 회로의 단순화를 기하기 위하여 입력 및 출력은 공통으로 사용할 수 있는 입출력단자(I/O)를 가진, 기, 우수 필드 메모리(4)(5)를 사용하며, 메모리 버퍼(2)(3) 및 기, 우수 필드 메모리(4)(5)가 정지화상 제어회로(9)의 출력에의하여 제어되게 구성함으로써, 기, 우수 필드 메모리(4)(5)에 메모리된 기, 우수 필드 영상신호로서 1프레임 화면의 정지화상을 얻도록 하였으나, 정지화상 제어회로(9)를 구성시키는 있어 입출력 제어능력이 좋은 마이크로 프로세서를 사용하여야 될 뿐 아니라, 이를 제어할 수 있는 프로그램(소프트 웨어)이 별도로 필요하게 되어, 제조원가의 상승 및 회로자체의 구성이 복잡하여 지는 단점이 있는 것이었다.
본 고안은 이와 같은 점을 감안하여 기존의 정지 화상시스템을 그대로 적용하고 정지화상 제어회로를 단순화된 하드웨어로서 구동되도록 함으로써, 회로의 단순화 및 원가절감을 기할 수 있게한 정지화상 제어회로를 제공하고자 하는 것으로, 푸쉬 스위치와 , 플립플롭으로 정지화상 선택시 선택전압이 데코더 회로에 인가되게 구성시키고, 기, 우수 필드 제어용 플립플롭 및 데코더 회로의 출력을 정지화상 제어펄스가 메모리 버퍼 및 기, 우수 필드 메모리에 출력되게 구성한 것이다. 이와 같은 정지화상 제어회로(9)를 제2도에 의하여 상세히 설명하면 다음과 같다.
전원(Vcc)이 저항(R1)을 통하여 플립플롭(FF1)의 입력단자(J1)에 인가되고, 정지화상 선택시 구동신키는 푸쉬 스위치(SW)의 구동에 따라 플립플롭(FF1)의 클럭단자(CK1)에 클럭펄스를 인가시킴과 동시에 플립플롭(FF2)(FF3)을 클리어 시키게 구성하고, 플립플롭(FF1)의 출력단자(Q1) 출력은 플립플롭(FF2)(FF3)의 입력단자(J2)(J3)에 인가되게 구성하며 수직동기신호(VS)가 클럭펄스로 인가되는 플립플롭(FF2)(FF3)의 출력단자(Q2)(Q3)출력은 앤드게이트(A2)의 입력측에 인가되게 선택 전압 발생회로(15)를 구성한다. 이때 플립플롭(FF2)의 입력단자(K2)에는 앤드게이트(A2)의 출력이 인가되도, 플립플롭(FF3)의 입력단자(K3)에는 출력단자(Q3)의 출력이 인가되게 구성한다.
그리고 콘덴서(C1)와 저항(R2)을 통하여 인가되는 수직 인덱스 신호(VI)에 의하여 클리어되고, 수직동기신호(VS)가 클럭펄스로 인가도는 플립플롭(FF4)의 출력단자(Q4)출력은 데코더 회로(25)의 입력단자(1C0)(2C0)에 인가됨과 동시에 라이트인에이블 단자및 출력 인에이블단자에 인가되게 구성한다.
또한 앤드게이트(A2)의 출력 전압이 선택단자(A)(B)에 선택 전압으로 인가되는 데코더 회로(25)의 출력단자(1Y)(2Y)에서 출력되는 전압은 라이트 인에이블 단자에 인가됨과 동시에 인버터(I1)(I2)를 통한 후 인에이블 단자(EN1)(EN2)에 인가되게 제어펄스 발생회로(20)를 구성한다.
이때 데코더회로(25)는 널리 사용되고 있는 직접 소자로서 선택단자(A)(B)에 인가되는 선택 전압에 따라서 출력단자(1Y)(2Y)의 출력은 입력단자(1C3)(1C2)(1C1)(2C3)(2C2)(2C1)를 입력되는 입력 중 하나는 선택하여 출력시키는 것으로, 본 고안에서는 선택단자(A)(B)는 같이 연결하여 입력단자(1C3)(2C3)(1C0)(2C0)의 입력이 출력단자(1Y)(2Y)로 출력되는 2가지만을 선택하게 된다.
즉, 선택단자(A)(B)에 하이레벨 상태 신호가 인가되면 입력단자(1C3)(2C3)에 인가되는 상태 신호가 출력단자(1Y)(2Y)로 출력되 되고 선택단자(A)(B)에 로우레벨 상태신호가 인가되면 입력단자(1C0)(2C0)에 인가되는 상태 신호가 출력단자(1Y)(2Y)로 출력되게 하는 집적소자인 것이다.
그리고 제어펄스 발생회로(20)에서 출력되는 각각의 제어펄스는 제1도의 메모리 버퍼(2)(3)와, 기, 우수 필드 메모리(4)(5)에 인가되어 각각의 동작을 제어하므로써, 일반적인 화면을 구성시키거나, 본 고안에서 원하는 정지화상의 화면을 구성시키게 된다.
즉 인에이블단자(EN1)(EN2)가 하이레벨 일때 메모리 버퍼(2)(3)가 구동되게 되고, 라이트에인블 단자가 하이레벨이면, 기, 우수 필드 메모리(4)(5)는 메모리 된 내용이 변하지 않고 출력 인에이블단자가 하이레벨이면, 기, 우수 필드 메모리 (4)(5)는 리드 동작을 하게 되는 것이다.
도면중 콘덴서(C1)와 저항(R2)으로 구성된 미분회로는 수직인덱스 회로(VI)의 펄스의 간격을 일정하게 고정시키기 위한 것이며, 푸쉬 스위치(SW)는 정지화상 선택시 누르는 선택 스위치이다.
이와 같이 구성된 본 고안에서 정지화상을 출력시키고자 시간to에서 푸쉬 스위치(SW)를 눌렀다. 떼게 되면 플립플롭(FF1)의 클럭단자(Ck1)에는 제3도의 Ck1과 같은 클럭펄스가 인가되어 플립플롭(FF1)의 출력단자(Q1) 출력은 하이레벨이 되나 푸쉬 스위치(SW)를 누를때 발생한 클럭펄스가 플립플롭(FF2)(FF3)의 클리어단자(CLR)에 인가되게 되므로 출력단자(Q2)(Q3) 출력은 로우레벨이 된다.(제3도의 Q1, Q2, Q3출력 참조)
이러한 출력단자(Q2)(Q3) 출력은 앤드게이트(A2)를 통하여 데코더 회로(25)의 선택단자(A)(B)에 로우 레벨로 인가되므로 데코더 회로(25)의 출력단자(1Y)(2Y)는 입력단자(1C0)(2C0)의 입력을 선택하여 출력시키게 되며, 이때 입력단자(1C0)(2C0)에는 플립플롭(FF4)의 출력단자(Q4)의 출력이 데코더 회로(25)의 출력단자 (1Y)(2Y)에서 출력되게 된다.
이같이 출력단자(1Y)에서 출력되는 플립플롭(FF4)의 출력단자(Q4) 출력은 라이트 인에이블 단자에 인가됨과 동시에 인버터(I1)에서 반전된 후 인에이블 단자(EN2)에 인가되게 되며, 출력단자(2Y)에서 출력되는 출력단자출력은 라이트 인에이블 단자에 인가됨과 동시에 인버터(I2)를 통하여 반전된 후 인에이블 단자(EN1)에 인가되게 된다.
이때 플립플롭(FF4)은 수직동기신호(VS)를 클럭단자(CK4) 입력으로 하고, 수직 인덱스 신호(VI)를 클리어 단자(CLR)에 인가시키므로 출력단자의 출력은 기수 필드에서 로우레벨이 되고 우수필드에서 하이레벨이 되며, 출력단자(Q4)의 출력은 상기와 반대로 출력된다.
따라서 상기 플립플롭(FF4)의 출력단자(Q4)출력이 라이트인에이블 단자와 인에이블단자(EN1)(EN2)에 인가되고, 이러한 제어펄스의 의해 동작이 제어되는 메모리 버퍼(2)(3)와 기, 우수 필드 메모리(4)(5)는 각각 기수 및 우수 필드에서 교호로 동작하게 된다.
이와 같이 푸쉬 스위치(SW)를 누른 후 수직동기신호(VS)가 1개 들어오면 플립플롭(FF2)의 출력단자(Q2)출력은 하이레벨, 플립플롭(FF3)의 출력단자(Q3)출력은 로우레벨이 되고(제3도의 파형도 참조) 이때에도 역시 상기와 같이 앤드 게이트(A2)에서 데코더 회로(25)에 인가되는 선택전압이 로우레벨이므로 상기와 같이 메모리 버퍼(2)(3)와 기, 우수 필드 메모리 (4)(5)는 각각 기수 및 우수 필드에서 교대로 동작하게 된다.
또한 푸쉬 스위치(SW)를 누른 후, 수직동기신호(VS)가 2개 들어오면 플립플롭(FF2)의 출력단자(Q2) 출력은 로우레벨, 플립플롭(FF3)의 출력단자(Q) 출력은 하이레벨이 되나(제3도 파형도 참조) 이때에도 데코더 회로(25)에 인가되는 선택 전압이 로우레벨이르므로 상기와 같이 메모리 버퍼(2)(3), 기, 우수 필드 메모리(4)(5)는 각각 기수 및 우수 필드에서 교대로 라이트 및 리드 동작을 하게 된다.
그러나 푸쉬 스위치(SW)를 누른 후, 수직동기신호(VS)가 3개 들어오면 플립플롭(FF2)(FF3)의 출력단자(Q2)(Q3) 출력은 하이레벨로 출력되게 되며, 이때 입력단자(K2)(K3)의 입력이 하이레벨이 되므로, 플립플롭(FF2)(FF3)의 출력은 수직동기신호(VS)가 인가되어도 더 이상 변하지 않는다.
즉 정지화상을 출력시키고자 푸쉬스위치(SW)를 누르면, 첫번째 기수 필드와 우수필드에서는 메모리 버퍼(2)(3)와, 기, 우수 필드 메모리(4)(5)가 교대로 동작하여 영상신호를 라이트 및 리드하게 되고, 그후 3번째 동기신호가 인가되는 시점(제3도의 t시점)에서는 더이상 플립플롭(FF2)(FF3)의 출력은 변화시키지 않아 선택전압을 출력시키는 앤드게이트(A2)의 출력을 하이레벨로 유지시켜 준다.(제3도 참조)
이같이 푸쉬 스위치(SW)를 누른 후 수직동기신호(VS)가 3개 입력되는 순간 앤드게이트(A2)의 출력이 하이레벨로 되어 데코더 회로(25)의 선택단자(A)(B)에 인가되므로, 데코더 회로(25)에서는 입력단자(1C3)(2C3)로 인가되는 전원 전압의 하이레벨 출력을 출력단자(1Y)(2Y)로 출력시키게 된다.
따라서, 제어 펄스 발생회로(20)에서는 라이트 인에이블 단자로 하이레벨을 출력시킴과 동시에 인버터(I1)(I2)를 통하여 반전된 후 인에이블 단자(EN1)(EN2)로 로우 레벨을 출력시키게 된다.
이와 같이 시간t인 시점(제3도 참조)에서 앤드게이트(A2)로부터 인가되는 데코더 회로(25)의 선택단자(A)(B) 입력이 하이레벨이 되어 출력단자(1Y)(2Y)는 입력단자(1C3)(2C3)의 입력은 선택하게 되므로 메모리 버퍼(2)(3)의 인에이블 단자(EN1)(EN2)가 모두 로우 렐벨로 인가되게 되어 메모리 버퍼(2)(3)는 그 동작을 중지하게 된다.
이때 메모리 버퍼(2)(3)는 제3도의 파형도와 같이 인에이블 단자(EN1)(EN2)에 인가되는 파형에 의하여 푸쉬 스위치(SW)가 눌린 후 첫번째 기수 및 우수필드는 정상적인 동작을 하여, 기, 우수 필드 메모리 (4)(5)에 1프레임분의 영상신호가 교대로 라이트 및 기 리드되게 하괴, 이후(3번째 필드)부터는 메모리 버퍼(2)(3)의 동작을 중단시켜 더이상 메모리 버퍼(2)(3)를 통하여 영상신호가 라이트되지 않게 한다.
그 이유는 텔레비젼등에 같이 연속되는 영상신호 중의 1프레임분의 해당하는 영상신호호 정지화상을 구성하기 위함이다.
이와 같이 메모리 버퍼(2)(3)의 동작이 중지되는 시점(제3도의 t)에서 이와 동시에 라이트 인에이블단자가 모두 하이레벨로 인가되게 되므로 기, 우수 필드 메모리(4)(5)에서는 메모리된 내용이 바뀌지 않게 된다.
즉 기, 우수 필드 메모리(4)(5)는가 모두 하이레벨로 인가되므로 더이상 영상신호로 메모리 시키지 않고 이미 라이트된 내용만을 리드상태로 하여 준다.
이같이 리드상태의, 기, 우수 필드 메모리(4)(5)에 메모리된 내용은 출력인에이블단자에 인가되는 상태 신호에 의하여 교대로 리드되게 된다.
이때 출력 인에이블단자에 인가되는 상태 신호는 플립플롭(FF4)의 출력단자(Q4)출력이 인가되며 플립플롭(FF4)은 수직동기신호(VS)가 클럭단자(CK4)로 인가되므로 출력 인에이블단자는 수직동기신호(VS)에 의하여 토글(toggle)되게 된다.
따라서, 기, 우수 필드 메모리(4)(5)에 메모리된 영상신호는 수직동기신호(VS)에 의해 출력이 변하는 플립플롭(FF4)의 출력에 의하여 한필드씩 교대로 리드된 후 디지탈 아날로그 콘버터(6)를 통하여 아날로그 신호로 비데오 및 동기신호 혼합회로(10)에 인가시킴으로써 1프레임분의 정지화상인 복합영상신호가 출력되게 된다.
즉, 기, 우수 필드 메모리(4)(5)에 메모리된 영상신호는 수직동기신호(VS)에의하여 반복적으로(푸쉬 스위치(SW)다시 누를때 까지)리드되어 출력되게 되므로 1프레임의 정지화상을 시청할 수 있는 것이다.
이때 기, 우수 필드 메모리(4)(5)에 메모리된 영상신호는 제3도에서와 같이 푸쉬 스위치(SW)를 누른 후 최초로 인가되는 1프레임분의 영상신호가 되므로 정지화상은 푸쉬 스위치를 누른 순간의 영상신호가 출력되는 것이다.
이상에서와 같이 본 고안은 푸쉬 스위치 (SW)를 눌러 선택전압 발생회로(15)의 선택전압을 변화시켜 주어 기, 우수 필드 메모리(4)(5)에 정지화상시 표현될 1프레임의 화면에 대한 영상데이타 신호를 저장시킨 후 플립플롭(FF2)(FF3)에서 하이레벨 상태 신호가 인가되는 시점에서 선택신호를 하이레벨로 인가시켜 데코더 회로(25)에서 메모리 버퍼(2)(3) 및 기, 우수 필드 메모리(4)(5)의 구동을 제어하고, 플립플롭(FF4)의 출력에 의하여 기, 우수 필드 메모리에 저장된 영상신호를 교호로 반복 출력시키게 함으로써, 원하는 정지화상을 얻을 수가 있는 것으로, 정지화상의 제어회로를 다수개의 플립플롭 및 논리소자로서 구성시킬 수가 있어 회로의 단순화 및 제조원가를 절감시킬 수 있는 이점이 있는 것이다.

Claims (1)

  1. 메모리 버퍼(2)(3)와 기, 우수 필드 메모리(4)(5)의 구동을 제어하여 정지화상을 출력시키는 회로에 있어서, 정지화상 선택 푸쉬 스위치(SW)로 클럭펄스가 인가되는 플립플롭(FF1)과 상기 푸쉬 스위치(SW)로 클리어 되고, 플립플롭(FF1)의 출력이 인가되며, 수직동기신호(VS)가 클럭펄스로 인가되는 플립플롭(FF2)(FF3)으로 선택 전압 발생회로(15)를 구성하고, 수직인덱스 신호(VI)로 클리어되고, 수직동기신호(VS)가 클럭펄스로 인가되는 플립플롭(FF4)의 추력이 데코더 회로(25)의 입력으로 인가되게 구성한 후 상기 플립플롭(FF2)(FF3)의 출력을 앤드게이트(A2)에서 데코터 회로(25)의 선택 전압으로 인가시켜 데코더 회로(25)의 출력을 제어하여 메모리 버퍼(2)(3)와 기, 우수 필드 메모리(4)(5)의 구동을 제어하는 제어펄스를 출력시키게 제어펄스 발생회로(20)를 구성시킨 정지화상 제어회로.
KR2019850010409U 1985-08-12 1985-08-12 정지 화상 제어회로 KR890004766Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019850010409U KR890004766Y1 (ko) 1985-08-12 1985-08-12 정지 화상 제어회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019850010409U KR890004766Y1 (ko) 1985-08-12 1985-08-12 정지 화상 제어회로

Publications (2)

Publication Number Publication Date
KR870004466U KR870004466U (ko) 1987-07-31
KR890004766Y1 true KR890004766Y1 (ko) 1989-07-20

Family

ID=19244750

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019850010409U KR890004766Y1 (ko) 1985-08-12 1985-08-12 정지 화상 제어회로

Country Status (1)

Country Link
KR (1) KR890004766Y1 (ko)

Also Published As

Publication number Publication date
KR870004466U (ko) 1987-07-31

Similar Documents

Publication Publication Date Title
US5161012A (en) Multi-screen generation circuit
KR900002634A (ko) 다중화면 발생 영상 처리회로
KR930008445Y1 (ko) 비디오폰용 정지 및 동작 화면 선택 제어회로
KR910004274B1 (ko) 픽처-인-픽처에 있어서 복수화면 회전 이동 간격 제어회로 및 제어방법
JP2650186B2 (ja) 静止画映像信号処理装置
JP2957799B2 (ja) 表示装置の表示駆動用サンプルホールド回路
KR100194922B1 (ko) 화면비 변환장치
JPH07181909A (ja) ダブルスキャン回路
KR890004766Y1 (ko) 정지 화상 제어회로
US5055940A (en) Video memory control apparatus
JPH05207326A (ja) 水平圧縮ｐｌｌ回路
KR900004875Y1 (ko) Pip의 수평 윈도우 신호발생 회로
KR920002048B1 (ko) 텔리비젼이나 비디오테이프레코오더의 자화면 확대 및 축소회로와 방법
JP2548892B2 (ja) パレットメモリを含むマルチメディア用ディジタル／アナログ変換装置
KR920003651B1 (ko) 다중화면표시의 바탕 화면처리회로
KR0157542B1 (ko) 텔레비젼의 필드주파수 변환회로
KR930004490Y1 (ko) 모니터에 있어서의 동적화상과 정지화상의 전화회로
KR100224714B1 (ko) 온 스크린 디스플레이 방법 및 장치
SU1256244A1 (ru) Устройство дл воспроизведени телевизионного изображени
JP2568932B2 (ja) 映像処理装置
KR0151442B1 (ko) 텔레비젼 수상기의 표시 제어회로
JPH02253775A (ja) 倍速変換装置
JPH113066A (ja) 液晶表示装置
KR900007637B1 (ko) 더블 스캔장치
KR950000878Y1 (ko) 멀티 화면 기록시스템

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19970829

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee