KR0157542B1 - 텔레비젼의 필드주파수 변환회로 - Google Patents
텔레비젼의 필드주파수 변환회로Info
- Publication number
- KR0157542B1 KR0157542B1 KR1019950000558A KR19950000558A KR0157542B1 KR 0157542 B1 KR0157542 B1 KR 0157542B1 KR 1019950000558 A KR1019950000558 A KR 1019950000558A KR 19950000558 A KR19950000558 A KR 19950000558A KR 0157542 B1 KR0157542 B1 KR 0157542B1
- Authority
- KR
- South Korea
- Prior art keywords
- field
- output
- signal
- input
- memory
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0127—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level by changing the field or frame frequency of the incoming video signal, e.g. frame rate converter
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/765—Interface circuits between an apparatus for recording and another apparatus
- H04N5/775—Interface circuits between an apparatus for recording and another apparatus between a recording apparatus and a television receiver
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Television Systems (AREA)
Abstract
본 발명은 필드주파수가 60Hz인 화상데이타를 59.94Hz의 데이타로 변환할 수 있도록 한 TV의 필드주파수 변환회로에 관한 것이다. 이러한 본 발명은 입력화상데이타를 필드별로 분리하여 각각 저장하는 제 1 및 제 2필드메모리를 구비하고, 메모리 어드레스 제어기는 입/출력필드신호 및 출력제어기의 출력신호에 따라 이 메모리의 기록/판독동작을 제어한다. 이때 출력제어기는 1001필드의 화상데이타가 입력될때마다 1필드가 출력되지 않도록 하는 출력선택신호와, 필드위치가 바뀔 때 홀수필드를 1라인 위로 이동시키기 위한 수직이동신호를 발생시킨다. 출력제어기의 출력선택신호에 따라 멀티플렉서는 제 1 및 제2필드메모리의 출력데이타를 선택적으로 출력한다.
Description
제1도의 (a)∼(d)는 60Hz인 입력필드와 59.94Hz 출력필드와의 시간관계를 나타낸 파형도.
제2도는 홀수필드와 짝수필드의 배열상태도로서, (a)는 정상적인 경우, (b)는 필드위치가 바뀐 경우, (c)는 홀수필드를 1라인 수직이동시킨 경우이다.
제3도는 본 발명에 따른 TV의 필드주파수 변환회로를 나타낸 블럭구성도.
제4도는 제3도의 출력제어기의 상세구성을 나타낸 회로도.
제5도의 (a)∼(g)는 제4도와 각부 입출력신호 파형도.
* 도면의 주요부분에 대한 부호의 설명
10,20 : 필드메모리 30 : 메모리 어드레스 제어기
40 : 출력제어기 42,48 : 플립플럽
43,44,47 : 앤드게이트 45 : 오아게이트
46 : 래치 50 : 멀티플렉서
본 발명은 1001필드마다 1필드를 건너뛰어 1000필드를 출력하고 필드의 위치가 바뀔때에는 홀수필드를 1라인 이동시켜 필드주파수가 60Hz인 화상데이타를 59.94Hz의 데이타로 변환할 수 있도록 한 TV의 필드주파수 변환회로에 관한 것이다.
현재 미국의 HDTV 전송규격이 8-VSB(Vestigial SideBand) 변조방식으로 결정되면서 가까운 장래에 HDTV방송이 실시될 예정이다. HDTV방송 초기에는 기존의 NTSC방송과 HDTV방송을 함께 서비스해야 하므로 TV수신기는 NTSC방식 TV신호와 HDTV신호를 함께 수신할 수 있는 기능을 가지고 있어야 한다. 그러나 NTSC신호포맷과 HDTV신호포맷이 상이한 관계로 두 신호를 함께 수신하여 표시할 수 있는 공용수신기의 개발이 어렵다.
특히, 현재의 NTSC방식 TV신호는 필드주파수가 59.94Hz이고, PAL 및 SECAM방식 TV신호의 필드주파수는 50Hz이며, HDTV신호의 경우에는 60Hz, 59.94Hz등 여려가지가 있다. 그러므로 방송방식이 서로 다른 TV신호를 수신, 처리할 수 있는 공동수신기의 경우에는 필드주파수를 변환하는 회로가 필요하게 되는 문제점이 있었다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위한 것으로 본 발명의 목적은 1001필드마다 1필드를 건너뛰어 1000필드를 출력하고 홀수필드와 짝수필드의 위치가 바뀌면 홀수필드를 수직으로 1라인 이동시켜 필드주파수가 60Hz인 화상데이타를 59.94Hz의 데이타로 변환할 수 있도록 한 TV의 필드주파수 변환회로를 제공하는데 있다.
상기와 같은 목적을 달성하기 위한 본 발명 TV의 필드주파수 변환회로는 홀수필드의 입력화상데이타를 1필드분씩 저장하는 제 1필드메모리와, 짝수필드의 입력화상데이타를 1필드분씩 저장하는 제 2필드메모리를 구비한다. 제 1 및 제 2필드메모리에 연결된 메모리 어드레스 제어기는 입/출력필드신호, 입/출력수평동기신호, 입/출력클럭신호, 출력제어기의 출력신호들을 입력받아 두 필드메모리의 기록/판독동작을 제어하기 위한 어드레스신호 및 제어신호를 발생시킨다.
이때 출력제어기는 입/출력필드신호와 출력클럭신호를 입력받아 1001 필드의 화상데이타가 입력될때마다 1필드가 출력되지 않도록 하는 출력선택신호와, 필드위치가 바뀔 때 홀수필드를 1라인 위로 이동시키기 위한 수직이동신호를 메모리 어드레스 제어기로 출력한다. 상기 두 필드메모리의 출력단에 연결된 멀티플렉서는 출력제어기의 출력선택신호에 따라 제 1필드메모리나 제 2필드메모리의 출력데이타를 선택적으로 출력한다.
이하, 첨부된 제1도 내지 제5도를 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
제1도는 60Hz인 입력필드와 59.94Hz인 출력필드와의 시간관계를 나타낸 파형도이다. 제1도에서 (a)는 60Hz의 필드주파수를 갖는 입력화상데이타이고, (b)는 상기 입력화상데이타가 홀수필드일때는 1, 짝수필드일때는 0의 값을 갖는 입력필드신호이다. 제1도의 (d)는 59.94Hz의 필드주파수를 갖는 출력화상데이타이고, (c)는 상기 출력화상데이타가 홀수필드일때는 1, 짝수필드일때는 0의 값을 갖는 출력필드신호이다.
입출력 필드주파수인 60Hz와 59.94Hz는 1001:1000 비율이므로 입력화상데이타의 1001필드기간이 출력화상데이타의 1000필드기간과 같다. 그러므로 필드주파수를 변환하려면 입력화상데이타의 1001필드마다 1필드씩 출력시키지 않으면 된다. 그러나 이 방법에 의하면 제2도의 (b)에 도시된 바와 같이 홀수필드와 짝수필드가 서로 바뀌어 출력되는 경우가 발생하게 된다.
제2도는 홀수필드와 짝수필드의 배열상태도로서, (a)는 정상적인 경우이고, (b)는 필드의 위치가 바뀐 경우이며, (c)는 홀수필드를 수직방향으로 1라인 이동시킨 경우이다. 출력화상데이타의 1000필드동안 홀수필드와 짝수필드의 위치가 맞으면(제2도의 (a) 참조), 그 다음 1000필드동안은 필드의 위치가 서로 바뀌어 출력된다(제2도의 (b)참조). 그 다음 1000필드동안은 다시 원래의 필드위치로 돌아가고(제2도의 (a) 참조), 그 다음 1000필드동안은 필드의 위치가 서로 바뀌어 출력되며(제2도의 (b) 참조), 이러한 과정이 계속 반복된다.
본 발명에서는 제2도의 (b)와 같이 홀수필드와 짝수필드의 위치가 서로 바뀔 경우 짝수필드는 그대로 두고, 홀수필드만을 1라인 위로 수직이동시켜 필드의 위치가 바뀌지 않은 것처럼 만들게 된다(제2도의 (c) 참조).
제3도는 본 발명에 따른 TV의 필드주파수 변환회로를 나타낸 블럭구성도이다. 도시된 바와 같이, 본 발명의 회로는 홀수필드의 입력화상데이타를 1필드분씩 저장하는 제 1필드메모리(10)와, 짝수필드의 입력화상데이타를 1필드분씩 저장하는 제 2필드메모리(20)를 구비한다. 제 1 및 제 2필드메모리(10)(20)에 연결된 메모리 어드레스 제어기(30)는 입/출력필드신호, 입/출력수평동기신호, 입/출력클럭신호, 출력제어기(40)의 출력신호등을 입력받아 두 필드 메모리(10)(20)의 기록/판독동작을 제어하기 위한 어드레스신호 및 제어신호를 발생시킨다.
본 발명의 특징부인 출력제어기(40)는 입/출력필드신호와 출력클럭신호를 입력받아 1001필드의 화상데이타가 입력될때마다 1필드가 출력되지 않도록 하는 출력선택신호와, 필드위치가 바뀔 때 홀수필드를 1라인 위로 이동시키기 위한 수직이동신호를 메모리 어드레스 제어기(30)로 출력한다. 두 필드메모리(10)(20)의 출력단에 연결된 멀티플렉서(50)는 출력제어기(40)의 출력선택신호에 따라 제 1필드메모리(10)의 출력데이타나 제 2필드메모리(20)의 출력데이타를 선택하여 출력화상데이타로서 출력한다.
상기와 같이 구성된 필드주파수 변환회로의 동작을 제4도의 상세회로도 및 제5도의 파형도에 의거하여 설명하면 다음과 같다.
메모리 어드레스 제어기(30)와 출력제어기(40)로 입력되는 입력필드신호(제1도의 (b)파형 참조)는 현재 입력되는 화상데이타의 필드가 홀수필드인지 짝수필드인지를 나타내는 신호이다. 또한 출력필드신호(제1도의 (c) 파형 참조)는 출력되어야 할 화상데이타의 필드가 홀수필드인지 짝수필드인지를 나타내는 신호이다.
메모리 어드레스 제어기(30)는 어드레스신호 및 제어신호를 발생시키는 일련의 카운터회로로서, 상기 입력필드신호에 따라 입력화상데이타(제1도의 (a)파형 참조)의 홀수필드는 제 1필드메모리(10)에, 짝수필드는 제 2필드메모리(20)에 각각 입력시킨다. 그리고 상기 출력필드신호와 출력제어기(40)에서 출력된 출력선택신호에 따라 제 1필드메모리(10) 또는 제 2필드메모리(20)로부터 저장된 데이타를 읽어낸다.
여기서, 상기 필드메모리(10)(20)는 데이타 입력포트와 출력포트가 분리되어 있고 입력과 출력동작을 비동기적으로 수행하는 비디오램(Video RAM)이다. 입력화상데이타를 필드별로 분리하여 제 1 및 제 2필드메모리(10)(20)에 각각 저장하였다가 읽어낼 때 필드단위로 읽기 시작하는 시점에서 현재 화상데이타가 입력되고 있는 메모리가 아닌 다른 메모리를 읽어내어 메모리의 기록/판독동작이 서로 방해하지 않도록 만든다.
상기 필드메모리(10)(20)에서 독출된 데이타가 입력되는 멀티플렉서(50)는 출력제어기(40)의 출력선택신호가 1일 때 제 1필드메모리(10)의 출력데이타(홀수필드)를, 출력선택신호가 0일때는 제 2필드메모리(20)의 출력데이타(짝수필드)를 각각 선택하여 출력한다. 이렇게 하면 1/60초가 1/59.94초 보다 짧으므로 1001필드마다 1필드씩 자동으로 건너뛰어 1000필드의 화상데이타가 출력된다.
제4도는 상기 출력제어기(40)의 상세구성을 나타낸 회로도이다. 도시된 바와 같이, 출력제어기는 입력필드신호를 위상반전시켜 출력하는 인버터(41)와, 입력된 출력필드신호를 출력클럭신호에 따라 1클럭 지연시키는 제 1플립플럽(42)을 구비한다. 제 1플립플럽(42)의 출력단에는 제 1 및 제 2앤드게이트(43)(44)가 각각 연결되고, 제 1앤드게이트(43)는 출력필드신호와 반전된 제 1플립플럽(42)의 출력신호를 논리곱하여 홀수필드 시작신호를 출력한다.
또한 상기 제 2앤드게이트(44)는 제 1플립플럽(42)의 출력신호와 반전된 출력신호를 논리곱하여 짝수필드 시작신호를 출력한다. 제 1 및 제 2앤드게이트(43)(44)의 출력단에 연결된 오아게이트(45)는 입력된 홀수필드 시작신호와 짝수필드 시작신호를 논리합한다. 이 오아게이트(45)의 출력신호는 래치(46)의 인에이블단자(ena)로 입력되고, 래치(46)는 이 인에이블신호에 따라 인버터(41)에 의해 반전된 입력필드신호를 래치하여 출력선택신호를 메모리 어드레스 제어기(30)와 멀티를렉서(50)로 출력한다.
한편, 제 3앤드게이트(47)는 인버터(41)의 반전된 입력필드신호와 제 2앤드게이트(44)에서 출력된 짝수필드 시작신호를 논리곱하여 제 2플립플럽(48)의 세트단자(S)로 출력한다. 제 2플립플럽(48)은 상기 제 3앤드게이트(47)의 출력신호와 리세트단자(R)로 입력된 홀수필드 시작신호에 따라 동작하여 수직이동신호를 메모리 어드레스 제어기(30)로 출력한다.
상기와 같이 구성된 출력제어기의 동작을 제5도의 파형도를 참조하여 설명한다.
제5도의 (b)와 같은 출력필드신호가 제 1플립플럽(42)으로 입력되면, 제 1플립플럽(42)은 제5도의 (a)와 같은 출력클럭신호에 따라 이 출력필드신호를 1클럭동안 지연시켜 제5도의 (C)와 같은 신호를 출력한다. 제 1앤드게이트(43)의 한 입력단에는 제5도의 (d)에 도시한 바와 같이 제 1플립플럽(42)의 출력신호가 반전된 상태로 입력되고, 다른 입력단에는 제5도의 (b)와 같은 출력필드신호가 입력된다. 제 1앤드게이트(43)는 두 입력신호를 논리곱하여 제5도의 (f)에 도시된 바와 같이 출력필드신호의 상승에지를 나타내는 홀수필드 시작신호를 출력한다.
또한 제 2앤드게이트(44)에는 제5도의 (c)와 같은 제 1플립플럽(42)의 출력신호와 제5도의 (e)에서와 같이 출력필드신호가 반전되어 입력된다. 제 2앤드게이트(44)는 두 입력신호를 논리곱하여 제5도의 (g)에 도시된 바와 같이 출력필드신호의 하강에지를 나타내는 짝수필드 시작신호를 출력한다. 상기 홀수필드 시작신호와 짝수필드 시작신호를 논리합한 오아게이트(45)의 출력신호는 래치(46)의 인에이블동작을 제어하는데, 이때 래치(46)에는 인버터(41)에 의해 반전된 입력필드신호가 입력되므로 래치(46)는 출력필드 시작시점마다 이 입력신호를 래치하여 출력선택신호를 만든다.
이렇게 만들어진 출력선택신호는 항상 현재 입력필드신호의 반대가 되어 현재 입력중인 필드메모리가 아닌 다른 필드메모리로부터 데이타를 독출하도록 제어하게 된다. 한편, 수직이동신호는 제 2플립플럽(48)에 의해 만들어지는데, 이 제 2플립플럽(48)의 세트단자(S)에는 반전된 입력필드신호와 짝수필드 시작신호를 논리곱한 제 3앤드게이트(47)의 출력신호가 입력된다. 아울러 제 2플립플럽(48)의 리세트단자(R)에는 홀수필드 시작신호가 입력된다.
제 2플립플럽(48)에서 세트 및 리세트 입력신호에 의해 만들어진 수직이동신호는 필드메모리(10)(20)의 출력데이타를 지정하기 위한 수직어드레스를 +1만큼 증가시킨다. 즉, 현재 입력필드가 짝수필드이고 출력필드 시작시점이 짝수필드 시작시점이면, 수직이동신호를 1로 세트시켜 이미 입력(저장)되어 있던 홀수필드를 수직으로 +1만큼 이동시키고, 홀수필드 시작시점에서 수직이동신호를 0으로 리세트시키는 것이다.
이상에서와 같이 본 발명은 입력화상데이타가 1001필드마다 1필드를 건너뛰어 1000필드를 출력하고 홀수필드와 짝수필드의 위치가 바뀌면 홀수필드를 수직으로 1라인 이동시키므로 필드주파수가 60Hz인 화상데이타를 59.94Hz의 데이타로 변환할 수 있는 효과가 있다. 아울러 유사한 주파수로 필드주파수를 낮출 경우에도 본 발명을 적용할 수 있다. 특히, 본 실시예에서는 필드의 위치가 바뀌었을 때 홀수필드를 위로 1라인 이동하였으나, 반대로 짝수필드를 아래로 1라인 이동하는 것도 같은 효과를 얻을 수 있다.
Claims (6)
- 입/출력클럭신호 및 필드신호와 입/출력수평동기신호에 따라 화상데이타를 필드단위로 처리하는 TV에 있어서, 홀수필드의 입력화상데이타를 1필드분씩 저장하는 제 1필드메모리와; 짝수필드의 입력화상데이타를 1필드분씩 저장하는 제 2필드메모리와; 상기 입/출력필드신호, 입/출력수평동기신호, 입/출력클럭신호, 출력제어기의 출력신호들을 입력받아 제 1 및 제 2필드메모리의 기록/판독동작을 제어하기 위한 어드레스신호 및 제어신호를 발생시키는 메모리 어드레스 제어기와; 상기 입/출력필드신호와 출력클럭신호를 입력받아 1001필드의 화상데이타가 입력될 때마다 1필드가 출력되지 않도록 하는 출력선택신호와, 필드 위치가 바뀔 때 홀수필드를 1라인 위로 이동시키기 위한 수직이동신호를 메모리 어드레스 제어기로 출력하는 출력제어기와; 출력제어기의 출력선택신호에 따라 제 1필드메모리의 출력데이타나 제 2필드메모리의 출력데이타를 선택하여 출력화상데이타로서 출력하는 멀티플렉서를 구비한 것을 특징으로 하는 TV의 필드주파수 변환회로.
- 제1항에 있어서, 상기 제 1 및 제 2필드메모리는 데이타 입력포트와 출력포트가 분리되어 있고 기록과 판독동작을 비동기적으로 수행하는 비디오램인 것을 특징으로 하는 TV의 필드주파수 변환회로.
- 제1항에 있어서, 상기 메모리 어드레스 제어기는 입력필드신호에 따라 제 1 및 제 2필드메모리에 화상데이타를 저장하고, 출력필드신호와 출력제어기의 출력선택신호에 따라 제 1필드메모리 또는 제 2필드메모리로부터 데이타를 읽어내도록 한 것을 특징으로 하는 TV의 필드주파수 변환회로.
- 제1항에 있어서, 상기 출력제어기는 입력필드신호를 위상반전시키는 인버터와; 출력필드신호를 출력클럭신호에 따라 1클럭동안 지연시키는 제 1플립플럽과; 출력필드신호와 제 1플립플럽의 출력신호의 반전신호를 논리곱하여 홀수필드 시작신호를 출력하는 제 1앤드게이트와; 제 1플립플럽의 출력신호와 반전된 출력필드신호를 논리곱하여 짝수필드 시작신호를 출력하는 제 2앤드게이트와; 상기 홀수필드 시작신호와 짝수필드 시작신호를 논리합하여 인에이블신호를 출력하는 오아게이트와; 오아게이트의 출력신호에 따라 인버터에서 반전된 입력필드신호를 래치하여 출력선택신호를 발생시키는 래치와; 인버터에서 반전된 입력필드신호와 상기 짝수필드 시작신호를 논리곱하는 제 3앤드게이트와; 제 3앤드게이트의 출력신호와 상기 홀수필드 시작신호에 따라 동작하여 수직이동신호를 발생시키는 제 2플립플럽으로 구성하는 것을 특징으로 하는 TV의 필드주파수 변환회로.
- 제4항에 있어서, 상기 래치는 출력필드 시작시점마다 입력필드신호의 반대인 출력선택신호를 출력하여 현재 기록중인 필드메모리가 아닌 다른 필드메모리로부터 화상데이타를 독출하도록 한 것을 특징으로 하는 TV의 필드주파수 변환회로.
- 제4항에 있어서, 상기 제 2플립플럽은 입력필드가 짝수필드이고 출력필드 시작시점이 짝수필드 시작시점일 때 상기 제 2플립플럽의 출력신호를 1로 세트되어 이미 입력되어 있던 홀수필드를 1라인 위로 수직이동시키고, 출력필드시작시점이 홀수필드시작시점일 때 상기 제 2플립플럽의 출력신호를 0으로 리세트하는 것을 특징으로 하는 TV의 필드주파수 변환회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950000558A KR0157542B1 (ko) | 1995-01-13 | 1995-01-13 | 텔레비젼의 필드주파수 변환회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950000558A KR0157542B1 (ko) | 1995-01-13 | 1995-01-13 | 텔레비젼의 필드주파수 변환회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960030680A KR960030680A (ko) | 1996-08-17 |
| KR0157542B1 true KR0157542B1 (ko) | 1998-11-16 |
Family
ID=19406735
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950000558A KR0157542B1 (ko) | 1995-01-13 | 1995-01-13 | 텔레비젼의 필드주파수 변환회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0157542B1 (ko) |
-
1995
- 1995-01-13 KR KR1019950000558A patent/KR0157542B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960030680A (ko) | 1996-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910006295B1 (ko) | 텔레비전 수상기 | |
| US6384867B1 (en) | Video display apparatus capable of displaying video signals of a plurality of types with different specifications | |
| KR100246088B1 (ko) | 화소수변환장치 | |
| EP0133026B1 (en) | Video signal processing apparatus | |
| US5497199A (en) | Apparatus for processing progressive scanning video signal comprising progressive to interlaced signal converter and interlaced to progressive signal converter | |
| KR100255907B1 (ko) | 영상신호 변환장치와 텔레비젼신호처리장치 | |
| KR950013445B1 (ko) | 비디오 데이타 확장용 인터폴리에이터 장치 | |
| JP2880168B2 (ja) | 拡大表示可能な映像信号処理回路 | |
| US4200887A (en) | Television camera | |
| KR100194922B1 (ko) | 화면비 변환장치 | |
| US4797743A (en) | Video memory control device | |
| KR950009698B1 (ko) | 엔티에스씨/에치디티브이(ntsc/hdtvm) 듀얼 리시버의 라인 트리플러 | |
| JP3154190B2 (ja) | 汎用走査周期変換装置 | |
| US6417887B1 (en) | Image display processing apparatus and method for converting an image signal from an interlaced system to a progressive system | |
| KR0157542B1 (ko) | 텔레비젼의 필드주파수 변환회로 | |
| JP3259627B2 (ja) | 走査線変換装置 | |
| US5396298A (en) | Video signal processing apparatus for performing magnification processing | |
| US5552834A (en) | Apparatus for displaying an image in a reduced scale by sampling out an interlace video signal uniformly in a vertical direction without sampling out successive lines | |
| GB2138241A (en) | Television system with line standard conversion and data generator and data receiver suitable therefor | |
| KR900001643B1 (ko) | Tv 수상기용 2배 주사화상 처리장치 | |
| US5251026A (en) | Interfield interpolating apparatus having a vertical/horizontal motion compsensating function | |
| JPS63281587A (ja) | 画像伸長用回路及び該回路を具えるテレビジョン受信装置 | |
| KR950004108B1 (ko) | 화상비가상이한화면에영상신호를디스플레이하는방법및그장치 | |
| JPH09247575A (ja) | 走査線変換装置 | |
| JPH0795441A (ja) | テレビジョン信号処理方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060629 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |