JPH02250362A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH02250362A JPH02250362A JP7065189A JP7065189A JPH02250362A JP H02250362 A JPH02250362 A JP H02250362A JP 7065189 A JP7065189 A JP 7065189A JP 7065189 A JP7065189 A JP 7065189A JP H02250362 A JPH02250362 A JP H02250362A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- aluminum
- film
- semiconductor device
- heat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 45
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 44
- 239000010410 layer Substances 0.000 claims abstract description 35
- 239000011229 interlayer Substances 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 239000006185 dispersion Substances 0.000 claims abstract description 5
- 230000002093 peripheral effect Effects 0.000 claims description 11
- 238000009413 insulation Methods 0.000 abstract description 4
- 238000004080 punching Methods 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 5
- 238000005553 drilling Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 230000004308 accommodation Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 210000004907 gland Anatomy 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はパワートランジスタを有す半導体装置において
、パワートランジスタの熱帰還による周辺回路への影響
を緩和する多層配線構造に関する。
、パワートランジスタの熱帰還による周辺回路への影響
を緩和する多層配線構造に関する。
一つの半導体基板(チップ)上にパワートランジスタと
他の周辺回路な形成した半導体装置1例えば、パワート
ランジスタにこれから基準゛蹴出をとり出すための定電
圧回路を附設したICは、第21七参照し、チップ1の
一箇所にパワー素子Qを設け、それを囲み、あるいは隣
接して定電圧回路素子qを設け、相互の回路間を11−
または多I−のアルミニウム配線2,3で接続しである
。
他の周辺回路な形成した半導体装置1例えば、パワート
ランジスタにこれから基準゛蹴出をとり出すための定電
圧回路を附設したICは、第21七参照し、チップ1の
一箇所にパワー素子Qを設け、それを囲み、あるいは隣
接して定電圧回路素子qを設け、相互の回路間を11−
または多I−のアルミニウム配線2,3で接続しである
。
従来技術によれば、動作時のパワートランジスタの発熱
により、同一チップ上の周辺の他の素子の特性に第2図
に矢印で示すごとく熱を伝えることにより影響を及ぼす
という問題があった。例えば、バンド・ギャップリファ
レンス回路(定電圧回路)では各トランジスタ間の熱バ
ランスカ崩しることによりリファレンス電圧にズレが発
生する場合があった。
により、同一チップ上の周辺の他の素子の特性に第2図
に矢印で示すごとく熱を伝えることにより影響を及ぼす
という問題があった。例えば、バンド・ギャップリファ
レンス回路(定電圧回路)では各トランジスタ間の熱バ
ランスカ崩しることによりリファレンス電圧にズレが発
生する場合があった。
本発明は上記した問題を解決するためのものであり、そ
の目的はパワートランジスタの熱による周辺素子へ及ぼ
す影響を緩和し、製品の特性を改善する半導体装置を提
供することにある。
の目的はパワートランジスタの熱による周辺素子へ及ぼ
す影響を緩和し、製品の特性を改善する半導体装置を提
供することにある。
上記目的を達成するために、本発明は一つの基板にパワ
ートランジスタとその周辺回路とが形成された半導体装
置において、基板上の全面にわたって熱分散ないし熱バ
ランス用の第1層のアルミニウム膜を形成し、この第1
層のアルミニウム膜の上に層間絶縁[を介して第2層乃
至第3層以上のアルミニウム配線を形成するものである
。また上記アルミニウム配線は素子ごとに第1層のアル
ミニウム膜を介して素子の各領域に接続される。
ートランジスタとその周辺回路とが形成された半導体装
置において、基板上の全面にわたって熱分散ないし熱バ
ランス用の第1層のアルミニウム膜を形成し、この第1
層のアルミニウム膜の上に層間絶縁[を介して第2層乃
至第3層以上のアルミニウム配線を形成するものである
。また上記アルミニウム配線は素子ごとに第1層のアル
ミニウム膜を介して素子の各領域に接続される。
全面に形成した1層目のアルミニウム膜はパワートラン
ジスタで発生した熱を受けて、全面均一に分散させるこ
とにより有効に放熱を行うことができ、その結果パワー
トランジスタの周辺素子への熱の伝達はバランスがよく
なり、その特性に及ぼす悪影響を緩和することができ、
ICが誤動作することt防止できる。
ジスタで発生した熱を受けて、全面均一に分散させるこ
とにより有効に放熱を行うことができ、その結果パワー
トランジスタの周辺素子への熱の伝達はバランスがよく
なり、その特性に及ぼす悪影響を緩和することができ、
ICが誤動作することt防止できる。
第1図は本発明の一実施例を示すもので一つの半導体チ
ップ1上にパワートランジスタQとその周辺回路として
小信号の定電圧回路素子q’+を設けた場合で、チップ
全体にわたって熱分散、乃至熱バランス用の第1I−の
アルミニウム膜4(AjjI)な設けたものである。こ
の第1層のアルミニウム膜には各素子にあたる部分に窓
孔5Yあけてあり、ミニラム電ff16(AJ、 )
が設けである。このアルミニウム膜4と同時に形成され
る。
ップ1上にパワートランジスタQとその周辺回路として
小信号の定電圧回路素子q’+を設けた場合で、チップ
全体にわたって熱分散、乃至熱バランス用の第1I−の
アルミニウム膜4(AjjI)な設けたものである。こ
の第1層のアルミニウム膜には各素子にあたる部分に窓
孔5Yあけてあり、ミニラム電ff16(AJ、 )
が設けである。このアルミニウム膜4と同時に形成され
る。
第3図は第1図の半導体装置の一部の斜面断面構造を示
すものである。
すものである。
7はトランジスタの拡散領域(たとえばベース)であっ
て、8は表面絶縁膜(S iOt膜)である。
て、8は表面絶縁膜(S iOt膜)である。
全面を覆う熱分散用の第14アルミニウム膜4、窓孔内
のコンタクト用アルミニウム電極6の上に層間絶縁膜(
同図では示されない)が形成される。
のコンタクト用アルミニウム電極6の上に層間絶縁膜(
同図では示されない)が形成される。
第4図は本発明の一実施例であっ【多層のアルミニウム
配線を有する半導体装置の断面構造を示すものである。
配線を有する半導体装置の断面構造を示すものである。
同図において第1図の構成部分と共通の部分は同一の番
号(1,4,5,6・・・・・・)により指示される。
号(1,4,5,6・・・・・・)により指示される。
9は第1層の層間絶縁膜、たトエばPSG(リン・シリ
ケートガラス)膜である。
ケートガラス)膜である。
10は第2層のアルミニウム配!(AA’* )であ
る。この配線101層閲層間膜あけられたスルーホール
t:II!Lシて第1層のアルミニウムvL極6に接続
される。
る。この配線101層閲層間膜あけられたスルーホール
t:II!Lシて第1層のアルミニウムvL極6に接続
される。
11は第2層の層間有機絶縁膜、たとえばポリイミド系
樹す旨からなる。
樹す旨からなる。
12は第3層のアルミニウム配5(Als )である
。この配#!12は層間膜11にあけられたスルーホー
ルを通じて第2層アルミニウム配線10に接続すること
になる。
。この配#!12は層間膜11にあけられたスルーホー
ルを通じて第2層アルミニウム配線10に接続すること
になる。
本発明は実施例によれば、チップ全面にわたって形成し
た第1層アルミニウム腺4(Alt )により、パワ
ートランジスタQより発生した熱をアルミニウム膜(A
1.)全面に分散させ、(第1図を参照)熱バランスを
とることができ、パワートランジスタの周辺のトランジ
スタqへの慾影魯を緩和することができる。
た第1層アルミニウム腺4(Alt )により、パワ
ートランジスタQより発生した熱をアルミニウム膜(A
1.)全面に分散させ、(第1図を参照)熱バランスを
とることができ、パワートランジスタの周辺のトランジ
スタqへの慾影魯を緩和することができる。
素子ごとに第1層アルミニクム膜に共通の窓孔5をあけ
てその中でコンタクト用電極6を設けることにより、電
極ごとに窓孔をあけるより構造が簡易化し!他パターン
を形成しゃ丁い。
てその中でコンタクト用電極6を設けることにより、電
極ごとに窓孔をあけるより構造が簡易化し!他パターン
を形成しゃ丁い。
なお第11−膜は電気的シールドとして兼用できる。
不発明は上記実施例以外に下記の各種の応用例が考えら
れる。
れる。
(1)アルミニウム配線は単層(第2層のみ)でありて
もよい。
もよい。
(2) 熱バランス用のアルミニウム膜は第2層又は
それ以上にもっていってもよい。ただしその場合、熱バ
ランスの効率は若干低減される。
それ以上にもっていってもよい。ただしその場合、熱バ
ランスの効率は若干低減される。
(3)熱的に平衡を保つ必要のある素子の周辺のみな限
定してバランス用アルミニウム膜で覆ってもよい。
定してバランス用アルミニウム膜で覆ってもよい。
本発明によれば下記のような効果が奏せられる。
パワートランジスタなどの発熱による熱帰還の影響を緩
和することができ、周辺回路素子の動作が安定し、熱に
よる特性のばらつきがなく、半導体装置の信頼性の向上
、長寿命化が期待できる。
和することができ、周辺回路素子の動作が安定し、熱に
よる特性のばらつきがなく、半導体装置の信頼性の向上
、長寿命化が期待できる。
本発明はパワートランジスタ(バイポーラ、MOS、ラ
テラル)を用いているICE応用して最も効果がある。
テラル)を用いているICE応用して最も効果がある。
第1図は本発明の一実施例であって半導体チップ上の第
11−アルミニウムのパターンを示ス平面図である。 第2図は従来例であって半導体チップのアルミニウム配
線パターンを示す平面図である。 第3図は第1図に対応する半導体装置の一部の正面断面
斜面図である。 第4図は本発明の一実施例であって、3層のアルミニウ
ム配線構造を示す一部断面図である。 1・・・半導体チップ、2.3・・・アルミニウム配線
、4・・・熱分散・熱バランス用第1層アルミニウム膜
(1,)、5・・・窓孔、6・・・アルミニウム電極、
9.11・・・層間絶縁膜、10・・・第2層アルミニ
ウム配線(Alt )、12・・・第3層アルミニウ
ム配線。 Q・・・パワートランジスタ、 q・・・周辺回路のトランジスタ。 第 1 図 第3図 第2図(従来暑宿) 第4図 c /
11−アルミニウムのパターンを示ス平面図である。 第2図は従来例であって半導体チップのアルミニウム配
線パターンを示す平面図である。 第3図は第1図に対応する半導体装置の一部の正面断面
斜面図である。 第4図は本発明の一実施例であって、3層のアルミニウ
ム配線構造を示す一部断面図である。 1・・・半導体チップ、2.3・・・アルミニウム配線
、4・・・熱分散・熱バランス用第1層アルミニウム膜
(1,)、5・・・窓孔、6・・・アルミニウム電極、
9.11・・・層間絶縁膜、10・・・第2層アルミニ
ウム配線(Alt )、12・・・第3層アルミニウ
ム配線。 Q・・・パワートランジスタ、 q・・・周辺回路のトランジスタ。 第 1 図 第3図 第2図(従来暑宿) 第4図 c /
Claims (1)
- 【特許請求の範囲】 1、一つの半導体基板の一主面表面にパワー素子と、こ
のパワー素子の熱帰還による影響を受ける周辺素子及び
これら素子間を結ぶ配線が形成された半導体装置であっ
て、基板上の全面にわたって熱分散乃至熱バランス用の
第1層アルミニウム膜が形成され、第1層アルミニウム
膜の上に層間絶縁膜を介して第2層乃至第3層以上のア
ルミニウム配線が形成されていることを特徴とする半導
体装置。 2、請求項1に記載の半導体装置において、第2層以上
のアルミニウム配線は素子ごとに第1層アルミニウム膜
にあけられた共通の窓孔内でコンタクト用アルミニウム
膜を介して素子の各領域に結線されている。 3、請求項1に記載の半導体装置において、第2層以上
のアルミニウム配線はパワートランジスタ以外の素子ご
とに第1層アルミニウム膜にあけられた共通の窓を通し
て該素子に接続されている。 4、請求項1に記載の半導体装置において、パワートラ
ンジスタと周辺回路とで定電圧回路が構成されている。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7065189A JPH02250362A (ja) | 1989-03-24 | 1989-03-24 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7065189A JPH02250362A (ja) | 1989-03-24 | 1989-03-24 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02250362A true JPH02250362A (ja) | 1990-10-08 |
Family
ID=13437767
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7065189A Pending JPH02250362A (ja) | 1989-03-24 | 1989-03-24 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02250362A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0594441A2 (en) * | 1992-10-21 | 1994-04-27 | Seiko Instruments Co., Ltd. | Semiconductor device |
-
1989
- 1989-03-24 JP JP7065189A patent/JPH02250362A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0594441A2 (en) * | 1992-10-21 | 1994-04-27 | Seiko Instruments Co., Ltd. | Semiconductor device |
EP0594441A3 (en) * | 1992-10-21 | 1994-06-08 | Seiko Instr Co Ltd | Semiconductor device |
EP0952611A3 (en) * | 1992-10-21 | 2000-06-28 | Seiko Instruments Inc. | Semiconductor device |
US6191476B1 (en) | 1992-10-21 | 2001-02-20 | Seiko Instruments Inc. | Semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4036764B2 (ja) | チップ・オン・チップ・モジュール構造 | |
JP2922462B2 (ja) | 半導体デバイス | |
JPH09116057A (ja) | 半導体装置のパワー放散を改良する装置 | |
US20160260660A1 (en) | Electronic device and electronic package thereof | |
JPH02250362A (ja) | 半導体装置 | |
GB1445591A (en) | Mounting integrated circuit elements | |
JPH01214048A (ja) | 半導体集積装置 | |
JPS5852346B2 (ja) | 半導体装置 | |
JPH01295455A (ja) | 半導体積層集積回路素子 | |
JP2000031487A (ja) | 半導体装置とその製造方法 | |
JPH0122733B2 (ja) | ||
US7696626B2 (en) | Semiconductor device and method of arranging pad thereof | |
JP3441104B2 (ja) | 半導体装置 | |
JP2540974Y2 (ja) | 電子部品取付構造 | |
JP2004273834A (ja) | 半導体集積回路 | |
JPS5886751A (ja) | 積層型半導体装置 | |
JPH0576783B2 (ja) | ||
JPH033264A (ja) | 半導体装置 | |
JPS6231149A (ja) | 半導体集積回路装置 | |
JPH03120752A (ja) | 半導体装置及びその製造方法 | |
JPH0794546A (ja) | 半導体装置 | |
JPS61174652A (ja) | セラミツク基板およびこれを用いた混成集積回路 | |
KR20050074206A (ko) | 정전기 보호 회로를 갖는 반도체 장치들 및 그 제조 방법들 | |
JP2000307109A5 (ja) | ||
JPS59126652A (ja) | 半導体装置 |