JPH02248104A - ショック音防止回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ〉産業上の利用分野 本発明は、電源投入時に増幅回路からショック音が発生
するのを防止する為のショック音防止回路に関するもの
で、特に負帰還コンデンサを有さない型の増幅回路に適
用して好適なショック音防止回路に関する。

（ロ）従来の技術 前段増幅回路と後段増幅回路とを備え、前記後段増幅回
路の出力端から前段増幅回路に負帰還コンデンサを用い
て負帰還を施こして成る増幅回路が周知である。その様
な増幅回路においては、急速充電回路を設は前記負帰還
コンデンサを急速光一 電することにより電源投入時のショック音発生を防止し
ている。

（ハ）発明が解決しようとする課題 しかしながら、その様なショック音防止回路は、電源電
圧の急激な変化等が生じた場合誤動作し易く、音切れ等
の副作用を起し易いという問題があった。また、前記シ
ョック音陣止回路は、フィルタコンデンサや負帰還コン
デンサの時定数を利用するものである為、前記フィルタ
コンデンサや負帰還コンデンサを有さない増幅回路に対
して適用することが出来なかった。

（ニ）課題を解決するための手段 本発明は、上述の点に鑑み成されたもので、電源投入時
にプリドライバトランジスタを強制駆動して増幅回路の
出力中点電圧を所定期間低い値に保ち、ショック音の発
生を防止するとともに、前記プリドライバトランジスタ
のコレクタの残り電圧に起因して発生するショック音を
、入力結合コンデンサの立上り時定数に応じて前記コレ
クタの電圧を残り電圧迄なめらかに立上げる手段によっ
て防止したことを特徴とする。

（ホ）作用 本発明に依れば、電源投入時にまず前記なめらかに立上
げる手段を作動させ、プリドライバトランジスタのコレ
クタ電圧を強制的に低下させる。

その後、入力結合コンデンサの充電に応じて、前記なめ
らかに立上げる手段を動作させ、プリドライバトランジ
スタのコレクタ電圧を残り電圧迄徐々に上昇させる。更
にその後、入力結合コンデンサの更なる充電に応じて、
プリドライバトランジスタの強制駆動を解除し、出力結
合コンデンサの充電を開始する。前記出力結合コンデン
サは、自己の充電時定数に従って充電されるので、増幅
回路の出力中点電圧は徐々に上昇し、バイアス点に到達
する。従って、増幅回路の出力中点電圧が急激に変化す
ることが無く、ショック音の発生を防止し得る。

くべ）実施例 第１図は、本発明の一実施例を示す回路図で、（１）は
増幅されるべき入力信号が印加される入力端子、（２）
は該入力端子（１）に接続された入力結合コンデンサ、
（３）は第１乃至第４トランジスタ（４）乃至（７）か
ら成る前段増幅回路、（８〉は第５乃至第８トランジス
タ（９）乃至（１２）から成り、前記前段増幅回路（３
）と路間−の構成を有するバイアス回路、（１３）はプ
リドライバトランジスタ（１４）と、第１乃至第４ドラ
イバトランジスタ（１５〉乃至（１８〉と、第１及び第
２出力トランジスタ（１９）及び（２０）とから成り、
前記前段増幅回路（３）の出力信号をプッシュプル増幅
する後段増幅回路、（２１）は該後段増幅回路（１３）
の出力中点に接続された出力結合コンデンサ、（２２）
は前記後段増幅回路（１３）の出力信号により駆動され
るスピーカ、及び（２３）はベースが入力結合コンデン
サ（２）に接続され、前記プリドライバトランジスタ（
１４）のコレクタ電圧をなめらかに残り電圧迄移行させ
る制御トランジスタである。

入力端子（１）に印加きれる増幅されるべき信号は、入
力結合コンデンサ（２）を介して前段増幅回路（３）を
構成する第１トランジスタ（４）のベースに印加され、
前記前段増幅回路（３）で増幅される。

その際、前段増幅回路（３）には、略等しい構成のバイ
アス回路（８）が配置され、前段増幅回路（３〉の第１
トランジスタ（４）のベースとバイアス回路（８〉の第
５トランジスタ（９）のベースには、電源トランジスタ
（２４）から等しい電圧が印加されているので、前段増
幅回路（３）のバイアスは安定に定まる。そして、前段
増幅回路（３）の第１トランジスタ（４）のベースに印
加された信号は、第１乃至第４トランジスタ（４）乃至
（７）で増幅された後、第４トランジスタ（７）のコレ
クタから後段増幅回路（１３）を構成するプリドライバ
トランジスタ（１４）のベースに印加される。その際、
入力端子（１）に印加される入力信号に対し、前記第４
トランジスタ（７）のコレクタに、増幅され反転された
出力信号が発生する。

後段増幅回路（１３）は、プリドライバトランジスタ（
１４）のベースに印加される信号を増幅し、出力中点に
発生する出力信号によりスピーカ（２２）を駆動する。

いま、前記プリドライバトランジスタ（１４）のベース
に負の信号が印加されたとすれば、そのコレクタ電圧が
上昇するので、第２ドライバトランジスタ（１６）及び
第２出力トランジスタ（２０）がオフになり、ＰＮＰ型
の第３ドライバトランジスタ（１７）もオフになる。そ
の為、ＮＰＮ型の第４ドライバトランジスタ（１８）の
エミッタ電圧が低下し、前記第４ドライバトランジスタ
（１８）のコレクタ電圧も低下して、第１ドライバトラ
ンジスタ（１５）がオンになり、第１出力トランジスタ
（１９）もオンになる。従って、後段増幅回路（１３）
の出力中点には、正極性の増幅された出力信号が発生し
、スピーカに印加される。一方、プリドライバトランジ
スタ（１４）のベースに正の信号が印加されると、その
コレクタ電圧が低くなり、第３ドライバトランジスタ（
１７〉がオンして、第４ドライバトランジスタ（１８）
のエミッタ電圧を上昇させる。その為、第４ドライバト
ランジスタ（１８）、第１ドライバトランジスタ（１５
）及び第１出力トランジスタ（１９）がオフになる。同
時に、第２ドライバトランジスタ（１６）及び第２出力
トランジスタ（２０）がオンになり、後段増幅回路（１
３）の出力中点には、負極性の出力電圧が発生し、スピ
ーカ（２２）に印加される。

従って、スピーカ（２２）は後段増幅回路（１３）の出
力中点に得られる出力信号により、プッシュプルの関係
で駆動される。

尚、後段増幅回路（１３）の出力中点とアースとの間に
は、第１及び第２負帰還抵抗（２５）及び（２６）が直
列接続されており、前記第１及び第２負帰還抵抗（２５
）及び（２６）の接続点は第３及び第４トランジスタ（
６）及び（７）のエミッタに接続されている。

従って、第１図の増幅回路は、負帰還型の増幅回路とし
て動作する。

次に電源投入時の動作について説明する。電源を投入す
ると、トランジスタ（２７）　、　（２８）　、　（２
９）及び（３０）が直ちにオンし、ダイオード（３１）
及び（３２）に所定の電流が供給される。いま、制御ト
ランジスタ（２３）が接続されていないとすれば、ダイ
オード（３１）及び（３２）の導通により第４ドライバ
トランジスタ（１８）のベース電圧が直ちに１．６ｖに
なる。しかして、前記ダイオード（３１）及び（３２）
と第４ドライバトランジスタ（１８）とのエミツタ面積
比を１０：１とすれば、前記第４ドライバトランジスタ
（１８）のベース・エミッタ間電圧はＯ．ＳＶ程度にな
り、そのエミッタ電圧は約１．１ｖになる。一方、電源
投入時においては、入力結合コンデンサ（２）が放電状
態にあるので、前段増幅回路（３）を構成する第１及び
第２トランジスタ（４）及び（５）のベースが略零電位
となり、前段増幅回路（３）は不動作状態にある。従っ
て、プリドライバトランジスタ（１４）のベース電圧は
上昇し、該プリドライバトランジスタ（１４）はオン状
態にある。その状態においては、第３ドライバトランジ
スタ（１７）のコレクタ・ベースが順バイアスされるの
で、コレクタ・ベース間電圧を０．７Ｖとすれば、プリ
ドライバトランジスタ（１４）のコレクタ電圧は、直ち
に約０．４Ｖ（残り電圧）となる。そして、この残り電
圧は、第２ドライバトランジスタ（１６）、バイアス用
トランジスタ（３３）、ダイオード（３４）及び（３５
〉を介して出力中点に伝達されるので、後段増幅回路（
１３）の出力中点電圧も直ちに約０．４■となる。時間
が経過し、入力結合コンデンサ（２）の充電が完了する
と、前段増幅回路（３）の第１及び第２トランジスタ（
４）及び（５）のベース電圧が２ｖ■となり、プリドラ
イバトランジスタ（１４）のベースに所定のバイアスが
与えられる。すると、第１ドライバトランジスタ（１５
）及び第１出力トランジスタ（１９）がオンとなり、出
力結合コンデンサ（２１）の充電が開始され、後段増幅
回路（１３）の出力中点電圧が１／２Ｖ　Ｃｏ（　ｖ　
ｃｃは電源電圧）に向かって上昇する。第２図は、制御
トランジスタ（２３）が存在しない場合の電源投入時に
おける出力中点電圧の変化を示すものである。時刻ｔ０
で電源を投入すると、出力中点電圧は直ちに残り電圧Ｖ
　Ｘ　（約０。

４Ｖ）に上昇し、入力結合コンデンサ（２）の充電が終
了する時刻ｔｌ迄、出力中点電圧が残り電圧■８に維持
され、前記時刻ｔ，になると出力結合コンデンサ（２１
）の充電が開始され出力中点電圧が１／２Ｖ　ｃｃに向
かって上昇することをを示している。しかして、制御ト
ランジスタ（２３）が存在しない場合、時刻１＋以降に
おける出力中点電圧の上昇はなめらかである為、そこで
はショック音が発生しない。しかしながら、時刻ｔ０に
おいて出力中点電圧が残り電圧迄急激に立ち上る為、前
記時刻ｔ０でショック音が発生するという問題があった
。

次に、制御トランジスタ（２３）が存在する場合の動作
について、第３図を参照しながら説明する。

時刻ｔ０に電源が投入されたとすれば、入力結合コンデ
ンサ（２）が放電状態にある為、制御トランジスタ（２
３）のベース電圧は略ＯＶとなる。一方、電源が投入さ
れると、トランジスタ（３０〉がオンになるので、前記
制御トランジスタ（２３）が直ちにオンし、第４ドライ
バトランジスタ（１８）のベース電圧を、前記制御トラ
ンジスタ（２３）のベース・エミッタ電圧（＝０．８Ｖ
）に固定する。その為、前記第４ドライバトランジスタ
（１８）のエミッタ電圧が低い値になり、第３ドライバ
トランジスタ（１７）のコレクタ・ベース間が順バイア
スされない。また、オン状態にあるプリドライバトラン
ジスタ（１４）のコレクタ電圧はその飽和電圧に応じて
極く低い値（０，１■程度）に保たれる。入力結合コン
デンサ（２）の充電が進み、時刻ｔ、に制御トランジス
タ（２３）のベース電圧が所定値に達すると、それに応
じて前記制御トランジスタ（２３）のエミッタ電圧、第
４ドライバトランジスタ（１８）のエミッタ電圧も所定
値となり、第３ドライバトランジスタ（１７）のコレク
タ・ベース間が順バイアスされ、プリドライバトランジ
スタ（１４）のコレクタ電圧が上昇を開始する。入力結
合コンデンサ（２）の充電が更に進み、制御トランジス
タ（２３）のベース電圧が０．８ｖになる迄プリドライ
バトランジスタ（１４）のコレクタ電圧が上昇する。そ
して、前記制御トランジスタ（２３）のベース電圧が時
刻ｔ、に０．８ｖに達すると、第４ドライバトランジス
タ（１８〉のベース電圧が１．６Ｖになり、該ベース電
圧はダイオード（３１）及び（３２〉の作用によりそれ
以上は上昇しなくなり、前記第４ドライバトランジスタ
（１８）のエミッタ電圧は１．１■に固定され、プリド
ライバトランジスタ（１４）のコレクタ電圧は残り電圧
Ｖｘ（＝０．４Ｖ）に固定される。制御トランジスタ（
２３）は、時刻ｔ３以降は回路動作に影響を及ぼさず、
当然定常状態においても逆バイアスきれて動作しない。

入力結合コンデンサ（２）の充電が更に進み、制御トラ
ンジスタ（２３〉のベース電圧の略１．６ｖになる頃（
時刻１．）には、前段増幅回路（３）が順バイアスされ
、プリドライバトランジスタ（１４）のベースにも適正
なバイアス電圧が印加されるので、前記プリドライバト
ランジスタ（１４）が正常な動作状態になり、第１ドラ
イバトランジスタ（１５）及び第１出力トランジスタ（
１９）がオンし、出力結合コンデンサ（２１）の充電が
開始される。従って、出力中点電圧は、時刻ｔ、以降１
／２ｖｃｃに向かって上昇する。

第３図から明らかな如く、時刻ｔ２からｔ、迄の出力中
点電圧の上昇は、入力結合コンデンサ（２）の充電カー
ブに依存するのでなめらかな変化となり、時刻ｔ１以降
の出力中点電圧の上昇は、出力結合コンデンサ（２１）
の充電カーブに依存するのでこれもなめらかとなる。従
って、第１図の回路を用いれば、電源投入時のショック
音の発生を防止し得る。

（ト）発明の効果 以上述べた如く、本発明に依れば、電源投入時のショッ
ク音の発生を確実に防止し得るショック音防止回路を提
供出来る。特に制御トランジスタを設けることにより、
設ける以前に比べ１０ｄＢから１５ｄＢの改善を計るこ
とが出来る。

【図面の簡単な説明】

第１図は、本発明の一実施例を示す回路図、第２図及び
第３図は第１図の説明に供する為の特性図である。 （２）・・・入力結合コンデンサ、（３）・・・前段増
幅回路、　（１３）・・・後段増幅回路、　（１４）・
・・プリドライバトランジスタ、　（１５）　、　（１
６）　、　（１７）　、　（１８）・・・ドライバトラ
ンジスタ、（１９）、（２０）・・・出力トランジスタ
、　（２１）・・・出力結合コンデンサ、（２３）・・
・制御トランジスタ。

Claims (2)

【特許請求の範囲】
1. （１）プッシュプル接続された一対の出力トランジスタ
   と、該出力トランジスタを駆動するドライバトランジス
   タと、該ドライバトランジスタを駆動するプリドライバ
   トランジスタとを備える増幅回路において、電源投入時
   に前記プリドライバトランジスタを強制駆動して前記増
   幅回路の出力中点電圧を低い値に保つとともに、前記プ
   リドライバトランジスタのコレクタ電圧を残り電圧迄、
   入力結合コンデンサの立上り時定数に応じてなめらかに
   立上げる手段を設けたことを特徴とするショック音防止
   回路。
2. （２）前記手段は、ベースが入力結合コンデンサに接続
   され、エミッタが基準バイアス点に接続されたＰＮＰ型
   の制御トランジスタから成り、電源投入時に前記制御ト
   ランジスタを直ちにオンさせることにより、前記基準バ
   イアス点の電圧を低下させ、それに応じてプリドライバ
   トランジスタのコレクタ電圧を低い値に保ち、入力結合
   コンデンサの充電に応じて前記制御トランジスタのエミ
   ッタ電圧を上昇させ、プリドライバトランジスタのコレ
   クタ電圧を前記低い値から残り電圧迄徐々に上昇させる
   様にしたことを特徴とする請求項第１項記載のショック
   音防止回路。